WO1981001339A1 - Control device for read-out clock pulses - Google Patents

Control device for read-out clock pulses Download PDF

Info

Publication number
WO1981001339A1
WO1981001339A1 PCT/JP1979/000277 JP7900277W WO8101339A1 WO 1981001339 A1 WO1981001339 A1 WO 1981001339A1 JP 7900277 W JP7900277 W JP 7900277W WO 8101339 A1 WO8101339 A1 WO 8101339A1
Authority
WO
WIPO (PCT)
Prior art keywords
read
counter
switch
output
signal
Prior art date
Application number
PCT/JP1979/000277
Other languages
French (fr)
Japanese (ja)
Inventor
Y Kuze
Original Assignee
Y Kuze
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Y Kuze filed Critical Y Kuze
Priority to PCT/JP1979/000277 priority Critical patent/WO1981001339A1/en
Publication of WO1981001339A1 publication Critical patent/WO1981001339A1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/045—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using logic state machines, consisting only of a memory or a programmable logic device containing the logic for the controlled machine and in which the state of its outputs is dependent on the state of its inputs or part of its own output states, e.g. binary decision controllers, finite state controllers

Definitions

  • the present invention relates to a read-only sequence controller configured by attaching an EP R.0M to an output relay unit and reading the data from the read / write port. Readout to supply pulse. D Cook • Related to pulse control device.
  • the output relay control unit is integrated with the output relay unit by mounting the EP R0M, it is not possible to output the data itself by itself, but the present invention
  • a read pulse is applied to the pulse control device, a very small read-only sequence controller is applied. -.
  • the EP ROAi to be attached to this ultra-compact read-only sequence controller is an n-word x 8-bit configuration, and the output relay is 8
  • the criterion is based on When this ultra-small read-only sequence controller is denoted by A, and the read-out opening / pulse control device of the present invention is denoted by B, 8 strokes A + B for low power, 2A + B for 16 strokes, 3A + B for 24 strokes, 4A + B for 32 strokes, and so on, 10A for 80 strokes + B
  • the advantage of the screw control device is extremely large because 0 of A can be driven by 1 of B.
  • the total weight of the readout mouthpiece and panoramic control device of the present invention obtained by promoting the simplification of the conventional sequence controller is 280 ⁇ r. It is just a matter of fact.
  • FIG. 1 shows a read-out clock device according to the present invention.
  • Nores f [J shows a plan view of the control device;
  • Figure 2 shows a side view
  • FIG. 3 shows a side sectional view
  • FIG. 4 shows the circuit diagram
  • FIG. 5 shows a read-only sequence of the contactless relay system connected to the readout panoramic raij 1lS device 1 according to the present invention >> ⁇ Controller Show;
  • FIG. 6 shows a read-only sequence of a contact relay system in which the present invention is applied to the readout / noise ⁇ fj equipment value.
  • Fig. 7 shows a side view of a 3 ⁇ 4 "contact relay type output relay control unit.
  • FIG. 1 is a plan view of the present invention, in which a case is formed by combining left and right panel boards 1 and 2 with upper and lower shells 3 made of a metal plate described later.
  • 4 and 5 are reset code switches. Two-digit (not necessarily two-digit) numbers indicate the cycle time. 6 is a select switch, 7 is a start * switch, 8 is a stop switch, and 9 is a read-only switch. Ribbon cable connected to
  • 10 is the connector and 11 is the power indicator.
  • 1 2 U ne click te be connected to a DC power source
  • 15 is the same as the stop connector connected to the external controller
  • 16 is the same as the start switch for the external remote control.
  • 17 is a connector to be connected to the external remote control stop switch.
  • Reference numeral 18 indicates a reset switch
  • reference numeral 19 indicates a switching switch.When the switch is set to the OFF side, the output stops at the end of one cycle, and when the switch is set to the ⁇ N side. Output?]? Return and output. 19 is a reset * switch,
  • V IPO- Figure 2 is a side view.
  • Fig. 3 is a cross-sectional view in which the left and right panel boards 1 and 2 also function as a printed wiring board 20 and a heat sink on the inner surfaces of the left and right panel boards. Id portions 21 and 22 are formed / &.
  • the two panels 3 and 3 are bent obliquely outward and bent, and their tips 23 are sharply bent inward to strengthen them. It fits into the guide 22 of the panel board.
  • the L member 24 and the screw 25 fixed to the seal 3 hold the seals 3 and 3 between the left and right panel boards 1 and 2 so that the case is firmly constructed. You. There is also a simple and easy to assemble and disassemble.
  • the required cycle time can be determined by the preset code switches 4 and 5 and the select switch 6.
  • the cycle and time are 5.8 seconds with the value of 58 shown in the figure. It takes 58 seconds to set, and 58 minutes to 1 MIN. Since each digit of the reset code switch can be changed from 0 to 9, a total of 297 kinds of cycle time can be obtained.
  • FIG. 4 is a circuit diagram of the present invention.
  • the output “1” outputs a short-circuit pulse of 0 to the output of the short-circuit pulse generation circuit 27, and the inverter 28 To change to a one-shot pulse.
  • the clock pulse divides the oscillation frequency of the crystal oscillator 35 into 1000 Hz, 100 Hz, and 53 Hz by the divider circuit 30. One of the three divided outputs is selected. Select with cut switch 6.
  • the divided output is input to the clock line C of the resettable counter via select switch 6, OMPI
  • the address of the binary counter-29 is required. 3, the input of the Q s ⁇ beauty Q 7 a 3-input NAND gate 41.
  • the resettable stop counter stops the counting, the stop of the data stops, and the machine stops in 5.S seconds. Then check that the machine works properly.
  • the collector of the phototransistor of 48 is connected to the ground via an emitter, and the light emitting diode is connected. Is connected to a connector 13 via a diode with a polarity shown and a resistor, and is connected to the output of an external abnormality detector via this connector.
  • the photo coupler 48 turns on. Therefore, the "0" force is applied to the 3-input NAND gate 42; the printing force B is applied, so the resettable and downcounter stops counting and the machine stops. There, force to check for abnormal spots; first, stop switch 8 and press switch 8 to reset through the second flip-flop 46. Hold down the count of the table down counter, and then press the reset switch 18.
  • Inspection and repair can be performed with confidence by the flip / flop status holding circuit of 2.
  • Connector 15 connected in parallel with connector 13 is another external
  • CMPI _ VVIrO Stop connector connected to the controller.
  • the photo coupler 48 turns ON.] Stops the machine.
  • the collector of the phototransistor of the photobra 50 which is pulled up by the resistor 49, is connected to the ground via an emitter.
  • the light emitting diode is connected to the connector 14 via a diode of the polarity shown and a resistor.
  • the circuit connected to connector 14 is for remote control automatic start], and the circuit connected to connector 15 is remote. Automated control For automatic stop
  • System power is derived from an external power source via connector 12.
  • FIG. 5 is a circuit diagram of a read-only sequencer controller of the contactless relay system connected to the read clock pulse control device of the present invention. It is.
  • EPROM53 is an n-word x 8-bit memory, and its VDD, VBB, VCC, and VSS lines are connected to an external power supply via a connector 54. Each is supplied with a DC voltage.
  • the start switch 7 of the read clock pulse control device of the present invention is pressed, the signal CS / WE of "0" is manually input and the EPROM is selected. And Then, read and synchronize the clock pulse with the address pulse force s Ribbon cable
  • a de Re vinegar La Lee emissions A have A 2, and input power to the A 7 to EPROM 53 profile grams is not that data over the data of the EPROM 53 - Turn-output D have D 2, ... ... Output 8-bit parallel ij.
  • FIG. 6 is a circuit diagram of a read-only sequence controller of the contact relay type connected to the read-out clock pulse control device of the present invention. It is.
  • a DC voltage is supplied to VDD, VBB, Vcc, and Vss of the EPROM 53 from the external power supply via the connector 54, respectively.
  • the manpower and EPR.OM the CS / 7i r E; signal strength of the scan te Bok scan I Tsu switch 7 read out Shi click lock-Pulse control apparatus of the present invention is Ru is press "0" Selected state. Then read out the clock, no. EP R0M 5 3 of ⁇ de Re vinegar La Lee emissions A have A 2, up outlet g to EP ROM If you enter in > A 7; ⁇ de Re vinegar carbonochloridate ls e mosquitoes to be synchronized in Le scan What is the data! 8 bits are output in parallel from D 2 ,.... Then, it is supplied to the coil 62 of the lead relay 61 which controls the output relay 60 of the corresponding contact via the inverter 57. .
  • a lead switch circuit is used as an isolation circuit between DC and AC!
  • a known circuit such as a photocoupler circuit, a photodetector thyristor circuit or a Cds circuit that can be isolated between DC and AC is used. Choose the best thing I do.
  • the readout pulse control device of the present invention has a total amount of only 280 ⁇ r, and is therefore inexpensive, and it is possible to use only one 8K bit (or 16K bit). ), Which can drive 10 or more read-only sequence-con- trollers with built-in memory from small businesses to large companies. It greatly contributes to energy saving by making it easy to automate and save labor in all machines and devices in a wide range of fields.

Abstract

A clock pulse control device for address allocation of a read-only memory in a small size sequence controller in which data stored in the read-only memory are read out sequentially to operate an output relay during a time interval in accordance with the stored data, and the relay controls a load. Clock pulses generated by a frequency-dividing clock pulse generator (30) are applied to presetable down counters (33) and (34) in which the clock pulses are divided down to pulses each having a time period corresponding to the preset value. The divided pulses are applied to a binary counter (29). The outputs of the binary counter (29) are delivered to the read-only memory provided outside from address lines (Q1) - (Q7) via a connector (10) to allocated addresses of the read-only memory sequentially. Predetermined data are stored in the read-only memory in advance and the data of the allocated addresses are delivered to operated the output relay. The time period of the pulses to be applied to the binary counter (29) may be varied by changing-over a selecting switch (6) or changing the preset value of the pre-setable down counters (33) and (34).

Description

明 細 読み 出 しク ロ ッ ク · パ ル ス 制御装置 技 術 分 野  Detailed readout clock pulse controller Technical field
本発明は 出力 リ レ ー ' ユ ニ ッ ト に EP R.0M を装着して構 する読み 出 し専用の シ ー ケ ン ス · コ ン ト ロ ー ラ 一 に ¾ し 読み出 しク 口 ッ ク · パ ル ス を供給する読み 出 し ク D ッ ク • パ ル ス制御装置に 関す る。  The present invention relates to a read-only sequence controller configured by attaching an EP R.0M to an output relay unit and reading the data from the read / write port. Readout to supply pulse. D Cook • Related to pulse control device.
背 景 技 ，術  Background technique
デー タ ー が書 き 込ま れた あ と は殆ん ど読み 出 し専用 と して使用 され る にかかわ らず眷 き 込み機能 と 読み 出 し機 能 と を兼ね備えて一体に構成する 従来の萬能型シ ー ケ ン ス · コ ン ト 口 一 ラ ー は極めて不合理、 不経済で あ る。 こ の不合理、 不経済を解消する た めに従来の萬能型か ら単 能型に転換をはか ら ねばな ら ない  Most of the time when data is written, it is used as a read-only device, but it has a read / write function and a read-only function. The mold sequence / contractor is extremely irrational and uneconomical. In order to eliminate this irrational and uneconomical situation, it is necessary to switch from the conventional all-purpose type to the single-function type
発 明 の 開示  Disclosure of the invention
シ ー ケ ン ス · コ ン ト ロ ー ラ ー を書 き 込み専用 と 読み 出 し専用 と に分け、 書 き 込み専用 シ ー ^ r ン ス · コ ン ト 口Shea over Quai down vinegar co-emissions collected by filtration over divided the La over to the dedicated and Shi read out and a private writes, only writes sheet over ^ r down vinegar co-down door opening
— ラ ー は E P ROM に デ ー タ ー を ブ ！: ' グ ラ ム する だけ と し、 読み出 し専用 シ ー ケ ン ス · コ ン ト ロ ー ラ — はその EPROM を装着 して デー タ ー を 出 力す る だけ と する。 そ う する と 1 ケの謇 き 込み専用 シ ー ケ ン ス · コ ン ト ロ ー ラ ー で無数 の EP R0Mにデー ターを書 き 込む こ と が出来るか ら一事業 場に簪 き 込み専用 シ ー ケ ン ス · コ ン ト ロ 一 ラ ー は 1 ケ ぁ れば充分で筷めて合理的で絰済的 と な る。 — Ler writes data to EP ROM! : 'Only program, read-only sequence controller only mounts its EPROM and outputs data. Then you can write data to countless EP R0Ms with a single sequencer-only sequence controller. The sequence controller is 1 page If it is enough, it will be reasonable and economical.
一事業場で使用する読み 出 し専用 シ ー ケ ン ス · コ ン ト ロ ー ラ — は 1 0 ケ で も 1 0 0 0ケで も 書 き 込み専用 シー ケ ン ス · コ ン ト ロ ー ラ 一 は 1 ケ で済む こ と にな る。 書 き 込 み と 読み 出 し と 一体不可分の従来の シ ー ケ ン ス · コ ソ 卜 ロ ー ラ — を使用する場合 と 比鲛すればその メ リ ッ ト は莫 大で 。  A read-only sequence controller used at one business site—whether it is 10 or 100 write-only sequence controllers One lap is required. Compared to using a conventional sequence controller that is inseparable from writing and reading, the benefits are enormous.
又、 更に読み 出 し専用 シ ー ケ ン ス · コ ン ト D — ラ ー も In addition, read-only sequence sequence D-
A 出 力 リ レ ー制御ュ 二 ソ ト と A Output relay control unit
B 読み出 しク ロ ッ ク · パ ル ス制御ュ ニ ッ ト  B Read clock pulse control unit
に分け られ る。 It is divided into
出カ リ レ ー制御ュ ニ ッ ト は出 カ リ レ ー · ュ ニ ッ 卜 に、 E P R0M を装着 して一体化 した も のでそれ 自 体ではデータ 一 の出力は 出来ないが これに本発明の読み出 しク 口 ック · パ ル ス制御装置の読み出 しク cr ッ ク · パ ル ス を 印加する と 超小型の読み 出 し専用の シ ー ケ ン ス · コ ン ト 口 一 ラ ー と な る。  Since the output relay control unit is integrated with the output relay unit by mounting the EP R0M, it is not possible to output the data itself by itself, but the present invention When a read pulse is applied to the pulse control device, a very small read-only sequence controller is applied. -.
こ の超小型の読み 出 し専用 シ ー ケ ン ス · コ ン ト ロ ー ラ 一 に装着する EP ROAiは n ワ ー ド X 8 ビ ッ ト 構成の も の と し、 出力 リ レ ー は 8 ケ の も のを基準 と する。 こ の超小型の読み 出 し専用 シ ー ケ ン ス · コ ン 卜 ロ ー ラ — を A と し、 本発明の読み 出 しク 口 ッ ク · パ ル ス制御装 置を B と する と 、 8 行程 岀力の場合は A + B 、 1 6 行程 の場合は 2A+B、 2 4 行程では 3A+B、 3 2 行程で 4 A+B、 以 下同様に して 8 0 行程で 1 0A+B の糸日合せ な る  The EP ROAi to be attached to this ultra-compact read-only sequence controller is an n-word x 8-bit configuration, and the output relay is 8 The criterion is based on When this ultra-small read-only sequence controller is denoted by A, and the read-out opening / pulse control device of the present invention is denoted by B, 8 strokes A + B for low power, 2A + B for 16 strokes, 3A + B for 24 strokes, 4A + B for 32 strokes, and so on, 10A for 80 strokes + B
/·>, ν,Ί?ο 、 B 1 ケ で A を 0 ケは駆動出来るか ら 本発明 の読み出 し用ク ロ ッ ク · : ル ス制御装置の メ リ ッ ト は極めて大 き い o / ·>, Ν, Ί? Ο, The clock for reading of the present invention : the advantage of the screw control device is extremely large because 0 of A can be driven by 1 of B.
従来の シ ー ケ ン ス · コ ン ト ロ ー ラ ー の単能化を進めて 得た本発明の読み出 し用 ク 口 ッ ク • パ ノレ ス制御装置の総 重量は 2 8 0 ^ r に過 ぎない。  The total weight of the readout mouthpiece and panoramic control device of the present invention obtained by promoting the simplification of the conventional sequence controller is 280 ^ r. It is just a matter of fact.
本発明が あ っ て前記超小型 シ ー ケ ン ス · コ ン ト ロ ー ラ 一が生れた と 云っ て も 過言ではない。  It is no exaggeration to say that the present invention produced the microminiature sequence controller.
これ ら を利用すればすでに使用 してい る機械、 装置等 を 才 ー ト メ 一 シ ヨ ン に グ レ ー ド · ア ッ プする こ と も 亦 自 動機械、 省力機械等を 自 製する こ と も 容易 と な る o  By using these, it is possible to upgrade the machines and equipment that are already in use to smart machines, and also to make automatic machines and labor-saving machines. O
従 っ て零細企業か ら大企業に亘る広範囲な 野の あ ら ゆ る機械、 装置等の 自 動化、 省力化が容易 と な 、 ェ ネ ル ギ —節約に貢献する こ と が大で ¾>る。  Therefore, it is easy to automate and save labor in all machines and devices in a wide range of fields, from micro enterprises to large enterprises, and it is very important to contribute to energy saving. >
図 面 の 簡 単 な 説 明  Brief explanation of drawings
第 1 図は本発明 にか ゝ る読み出 し ク ロ ッ ク · ハ。 ノレ ス f[J 御装置の平面図を示 し ；  FIG. 1 shows a read-out clock device according to the present invention. Nores f [J shows a plan view of the control device;
第 2 図は側面図を示 し ；  Figure 2 shows a side view;
第 3 図は側断面図 を示 し ；  FIG. 3 shows a side sectional view;
第 4 図 は回路図 を示 し ；  Figure 4 shows the circuit diagram;
第 5 図は本発明の読み 出 し ク 口 ッ ク · パ ノレ ス raij 1lS装 1 に接続する無接点 リ レ ー 方式の読み出 し専用 シ 一 ケ ンス》■ コ ン ト ロ ー ラ ー を示 し ；  FIG. 5 shows a read-only sequence of the contactless relay system connected to the readout panoramic raij 1lS device 1 according to the present invention >> ■ Controller Show;
第 6 図は本発明の読み 出 し ク 口 ッ ク · 、 ノレ ス ^fj御装價 に接絞する 有接点 リ レ ー 方式の読み出 し專用 シ 一 ケ ンス'  FIG. 6 shows a read-only sequence of a contact relay system in which the present invention is applied to the readout / noise ^ fj equipment value.
C' . PI /,, 7I?0 コ ン ト ロ ー ラ 一 を示 し ； C '. PI / ,, 7I? 0 Indicate the controller;
第 7 図は ¾"接点 リ レ ー方式の出カ リ レ ー制御ュ ニ ッ ト の側面図を示す。  Fig. 7 shows a side view of a ¾ "contact relay type output relay control unit.
発明を実施するための最良の形態  BEST MODE FOR CARRYING OUT THE INVENTION
以下に本発明の読み出 しク 口 ッ ク パ ル ス制御装置の 実施例につ き 説明する。  An embodiment of the readout pulse control device of the present invention will be described below.
第 1 図は本発明の平面図でケー スは左右のパ ネ ル盤 1 及び 2 と後述する金属板 よ なる上下 2妆の シ ェ ル 3 を 組み合せて構成する。 4 及び 5 はブ リ セ ッ ト · コ ー ド ス ィ ツ チ で 2 桁 （ 2桁と は限 らない ） の数値はサ イ ク ル · タ イ ム を表わす。 6 はセ レ ク ト . ス ィ ッ チ 、 7 はス タ ー ト * ス ィ ッ チ 、 8 は停止ス ィ ッ チ 、 9 は読み出 し専用シ — ケ ノ ス · コ ン ト 口 — ラ ー に接続する リ ボ ン · ケ ー ブル FIG. 1 is a plan view of the present invention, in which a case is formed by combining left and right panel boards 1 and 2 with upper and lower shells 3 made of a metal plate described later. 4 and 5 are reset code switches. Two-digit (not necessarily two-digit) numbers indicate the cycle time. 6 is a select switch, 7 is a start * switch, 8 is a stop switch, and 9 is a read-only switch. Ribbon cable connected to
1 0 はそのコ ネク タ ー、 1 1 は電源表示灯である。 10 is the connector and 11 is the power indicator.
1 2 は D C電源に接続する コ ネ ク タ ー、 1 3 は外部異常 検出器に接続する異常検出用 ジ ャ ッ ク 、 1 4 は外部制御 器に接続する 自動ス タ ー ト 用コ ネ ク タ ー 、 1 5 は同 じ く 外部制御器に接続する停止用 コ ネ ク タ ー 、 1 6 は外部 リ モ ー ト · コ ン ト ロ ー ル用ス タ ー ト · ス ィ ツ チ に接続する コ ネ ク タ ー 、 1 7 は外部 リ モ ー ト · コ ン ト ロ ー ル用停止 ス ィ ッ チ に接続する コ ネ ク タ ー である。 1 8 は リ セ ッ 卜 ス ィ ツ チ、 1 9 は切替ス ィ ツ チ で OFF 側 にセ ッ ト する と 出力は 1 サ イ ク ル終了で停止 し、 〇N側に セ ッ ト する と 出力は く ]? 返 し く 返 し出力する。 1 9 は リ セ ッ ト * ス イ ッ チ 、 1 2 U ne click te be connected to a DC power source, 1 3 external fault detector to connect abnormality detection di catcher click, 1 4 U ne click for automatic scan te that you want to connect to an external controller 15 is the same as the stop connector connected to the external controller, and 16 is the same as the start switch for the external remote control. 17 is a connector to be connected to the external remote control stop switch. Reference numeral 18 indicates a reset switch, and reference numeral 19 indicates a switching switch.When the switch is set to the OFF side, the output stops at the end of one cycle, and when the switch is set to the 〇N side. Output?]? Return and output. 19 is a reset * switch,
tr-, V IPO - 第 2 図は側面図で あ る。 t r- , V IPO- Figure 2 is a side view.
第 3 図は横断面図 で左右の パ ネ ル盤 1 、 及び 2 の内面 に ブ リ ン ト 配線基板 2 0 、 及び放熱盤を兼ねる.上下 2 枚 の シ ヱ ルを夫 々 挿入保持する ガ イ ド部 2 1 、 2 2 が形成 し / & 。  Fig. 3 is a cross-sectional view in which the left and right panel boards 1 and 2 also function as a printed wiring board 20 and a heat sink on the inner surfaces of the left and right panel boards. Id portions 21 and 22 are formed / &.
2 枚の シ ヱ ノレ 3 、 3 は外側向 つ てゎづか傾斜 して 曲げ られ、 その先端 2 3 を 内側に鋭 く 曲げて強化 し、 その 強 化部分を互に衝 sき 合せ、 左ものパネ ル盤の ガ イ ド部 2 2 に嵌入する 。 そ して シ ヱ ル 3 に固定する L 部材 2 4 及び ね じ 2 5 で左右のパ ネ ル盤 1 及び 2 の間に シ ヱ ル 3 、 3 を挾持 して ケ ー ス は堅固に構成される。 組立、 分解 も 簡 単でシ ン ブルな稱成美 も あ る。  The two panels 3 and 3 are bent obliquely outward and bent, and their tips 23 are sharply bent inward to strengthen them. It fits into the guide 22 of the panel board. The L member 24 and the screw 25 fixed to the seal 3 hold the seals 3 and 3 between the left and right panel boards 1 and 2 so that the case is firmly constructed. You. There is also a simple and easy to assemble and disassemble.
読み出 し用ク ロ ク · ノく ノレ ス を 出力する と き は先づサ ィ ク ル · タ ィ ム を決め る。 それには プ リ セ ッ ト · コ 一 ド' ス ィ ッ チ 4 及び 5 と セ レ ク ト · ス ィ ツ チ 6 に よ っ て必要 なサ イ ク ル • タ ィ ム が撰定で き る  When outputting clocks and clocks for reading, determine the cycle time first. The required cycle time can be determined by the preset code switches 4 and 5 and the select switch 6.
セ レ ク ト • ス ィ ツ チ 6 を 0. 1 S E C 側に セ ッ ト する と 図 示の 5 8 の数値でサ イ ク ル ， タ ィ ム は 5. 8 秒 と な 、 1 S E C 側に セ ッ 卜 す る と 5 8 秒、 1 M I N側では 5 8 分 と な る。 ブ リ セ 'ッ 卜 · コ ー ド · ス ィ ツ チの各桁は 0 か ら 9 ま で変え られるか ら合計' 2 9 7種類の サ イ ク ル · タ イ ム 力；得 られる。  When select switch 6 is set to the 0.1 SEC side, the cycle and time are 5.8 seconds with the value of 58 shown in the figure. It takes 58 seconds to set, and 58 minutes to 1 MIN. Since each digit of the reset code switch can be changed from 0 to 9, a total of 297 kinds of cycle time can be obtained.
第 4 図は本発明の回路図で ある。  FIG. 4 is a circuit diagram of the present invention.
リ ボ ン . ケ ー ブ ル 1 0 を後述する読み出 し専用 シ ー ケ ン ス コ ン ト ロ ー ラ ー に接続 し、 サ イ ク ル · タ イ ム を決  Connect the cable 10 to the read-only sequence controller described later to determine the cycle time.
OMPI OMPI
く o め、 切替えス ィ ツ チ 1 9 を 1 サ イ ク ル側 （ OFF )に し、 ス タ ー ト · ス ィ ツ チ 7 を押す。 する と 抵抗、 コ ン.デ ン サ 一 · ダ ィ 才 一 ド よ な る フ ィ ル タ ー 回路、 ゲー ト 保護回 路を経て 3 入力 NAND ゲー ト 2 6 に " 0 " が印加する。 O Set the switching switch 19 to 1 cycle side (OFF) and press the start switch 7. As a result, "0" is applied to the 3-input NAND gate 26 via a filter circuit and a gate protection circuit which are based on a resistor, a capacitor, and a diode.
従っ てその 出力 " 1 に よ ワ ン シ ョ ッ ト · パ ル ス 発生 回路 2 7 の 出力に 0 の ワ ン シ ョ ッ ト · パ ル スか-出力 し、 イ ン バ 一 タ ー 2 8 で反転 し 1 の ワ ン シ ョ ッ ト · パ ルス に変る。 Accordingly, the output “1” outputs a short-circuit pulse of 0 to the output of the short-circuit pulse generation circuit 27, and the inverter 28 To change to a one-shot pulse.
こ の 1 の ワ ン シ ョ ッ ト · ノヽ。 ノレ ス は  This one-shot shot. Noreth is
A. バ イ ナ リ · 力- ゥ ン タ 一 2 9 の リ セ ッ ト Rに入力  A. Binary force-Input to reset R of counter 29
して カ ウ ン タ 一 を ゼ ロ に ク リ ア し、  To clear the counter to zero,
B. 分周 ^ 口 ッ ク · パ ル ス 発生回路 3 0 の リ セ ッ ト  B. Divide ^ Reset of pulse generator 30
Rに入力 して分周 ク 口 ッ ク · パ ル ス を ゼ ロ にク リ ァ し、  Input to R to clear the dividing pulse to zero,
C. イ ン バ ー タ ー 3 1 、 2入力 NAND ゲー ト 3 2 を  C. Inverters 31 and 2-input NAND gate 32
介 して プ リ セ ッ タ ブ ル · カ ウ ン タ 一 3 3 、 3 4 の PE に " 1 を人力 し プ リ セ ッ ト · コ ー ド · ス ィ ツ チ 4及び 5 の設定値 5 8 を カ ウ ン タ 一 3 3 及び 3 4 に プ リ セ ッ ト する。  Set the preset code switches 4 and 5 to "1" by manually inputting "1" to the PEs of the presettable counters 33, 34 via the Preset 8 into counters 33 and 34.
ク ロ ッ ク · パ ル ス は水晶発振器 3 5 の発振周波数を分 周回路 3 0 で 1000Hz、 100Hz、 5 3Hz に分周 出力する， こ の 3 つの分周 出力の う ち 1 つを セ レ ク ト · ス ィ ツ チ 6 で撰択する。  The clock pulse divides the oscillation frequency of the crystal oscillator 35 into 1000 Hz, 100 Hz, and 53 Hz by the divider circuit 30. One of the three divided outputs is selected. Select with cut switch 6.
分周 出力はセ レ ク ト · ス ィ ツ チ 6 を介 して ブ リ セ ッ タ ブル ' カ ウ ン タ ー の ク ロ ッ ク · ラ イ ン C に夫 々 入力する ， OMPI The divided output is input to the clock line C of the resettable counter via select switch 6, OMPI
WIPO ' . ブ リ セ ッ タ ブ ノレ · カ ウ ン タ 一 の フ。 リ セ ッ ト · ラ イ ン Ρ ι 、 P2 、 P3 、 ·Ρ4は こ れに対応する プ リ セ ッ ト · コ — ド • ス ィ ツ チ 4 及び 5 の B CD ラ イ ン に接続される 。 こ に ブ リ セ ッ タ ブル · カ ウ ン タ 一 の UPZDOWN 入力 を ア ー ス に接続 して （ 図示せず ） ダ ウ ン · カ ウ ン タ 一 と して使用する。 WIPO '. Blissette counter The reset lines ιι, P 2 , P 3 , and Ρ 4 are assigned to the corresponding preset code switches 4 and 5 BCD lines. Connected. Connect the UPZDOWN input of the resettable counter to the ground (not shown) and use it as a downcounter.
ク ロ ッ ク · パ ル ス が 1 ケ入力する ご と に ブ リ セ ッ タ ブ ル ' カ ウ ン タ 一 3 3 の 内容は 1 つづつ減っ て行 き 0 にな る と 上位桁は 5 か ら 4 に変 j9 、 下位桁は 9 にな る。 こ の よ う に して プ リ セ ッ タ ブ ル · カ ウ ン タ 一 に 5 8 ケのク ロ ッ ク · パ ル ス が入力する と 2 人力 NO Rゲ一 ト 3 6 の 2 入 力共 " 0 " な り 、 読み出 しク ロ ッ ク · パ ル ス を 1 ケ 出 力する。 これ力； イ ン バー タ ー 3 7 を介 してバ イ ナ リ · 力 ウ ノ タ ー 2 9 の ク ロ ッ ク · ラ イ ン C に入力 し、 その ァ ド レ ス . ラ イ ン Qい Q2 、 … -· ' Q7を介 して 出力する。 そ して バ ッ フ ァ ー 3 8 で増巾 され抵抗 3 9 で ブ ル ア ッ プされコ ネ ク タ ー 1 0 に現われる。 Each time a clock pulse is input, the contents of the counter are decremented one by one, and when it reaches 0, the upper digit is 5 This changes from j4 to 4, and the lower digit becomes 9. In this way, when 58 clock pulses are input to the pre-settable counter, 2 human power NOR gates 36, 2 inputs Both become "0" and one read clock pulse is output. This power is input to the clock line C of the binary power notor 29 via the inverter 37 and its address line Q is input. Q 2 ,…-· 'Output via Q 7 . Then, the signal is amplified by the buffer 38 and is boosted by the resistor 39 to appear on the connector 10.
一方 2 入力 NOR ゲ一 ト 3 6 の 出 力が " 1 " にな る と 2 入力 NAND ゲ一 ト 4 0 は ク ロ ッ ク · パ ル ス の立ち下 ！） で イ ン バー タ ー 4 1 力； " 1 " を 出力する のを待っ て " 0 " を 出力 し、 2 入力 NAND ゲー ト 3 2 を介 して プ リ セ ッ タ ブル · ダ ウ ン ' カ ウ ン タ 一 に 、 ブ リ セ ッ ト · コ 一 ド、 · ス ィ ツ チ の設定値 5 8 を再び ブ リ セ ッ ト する。  On the other hand, when the output of the 2-input NOR gate 36 becomes "1", the 2-input NAND gate 40 falls to the clock pulse! ) And outputs “0” after outputting “1”, and outputs a presettable down via two-input NAND gate 32. The reset code 58 of the reset code and switch is reset on the counter.
以後 プ リ セ ッ タ ブ ル · ダ ウ ン カ ウ ン タ ー に ク 口 シ ク パ ル ス が 5 8 ケ人力する毎に読み出 しク 口 ッ ク · ノレ ス を 1 ケ 出 力する。  After that, every time 58 pulses are input to the presettable down-counter, one readout is output for each readout pulse.
C :？ I さて 1 サ イ ク ル に要する 時間は読み出 しク ロ ッ ク · パ ル ス の数で決ま る の で以下 1 サ イ ク ル の読み 出 しク ロ ッ ク · パ ル ス の数を仮 ]? に 100ケ と して説明を進め る。 C :? I Since the time required for one cycle is determined by the number of clock pulses read, the number of clock pulses read for one cycle is calculated as follows. ]?
100ケの読み出 しク 口 ッ ク · パ ル ス で 1 サ イ ク ル終了 信号を 出力 させる ため にはバ イ ナ リ · カ ウ ン タ 一 2 9 の ア ド レ ス . ラ イ ン Q3、 Qs及 び Q7を 3 入力 NAND ゲー ト 41 の入力 と する。 In order to output one cycle end signal with 100 readout pulses, the address of the binary counter-29 is required. 3, the input of the Q s及beauty Q 7 a 3-input NAND gate 41.
100の 2 進数は 1100100 で あ る か ら読み出 しク ロ ッ ク · パ ル ス 100 ケカ；バイ ナ リ · カ ウ ン タ 一 に人力する と Q3、 Q6及び Q7は " 1 " と な i? 3 入力 NAND ゲー ト 4 1 は 1 サ イ ク ル終了信号 '' 0 " を 出 力する 。 こ の 1 サ イ ク ル 終了信号が Binary number of 100 Ah Ru or al Shi read out click lock-Pulse 100 Keka at 1100100; and manpower to by Na Li Ka c te one Q 3, Q 6 and Q 7 is "1" The 3-input NAND gate 41 outputs a 1-cycle end signal '' 0. This 1-cycle end signal
A. 3 人力 NAND ゲ一 ト 4 2 を介 して ブ リ セ ッ タ ブ ノレ · ダ ウ ン · カ ウ ン タ ー 3 3 の C IN ラ イ ン に " 1 " を印力 0 してその カ ウ ン ト を停止させ、  A. Apply "1" to the CIN line of the brisseta b / no / counter / counter 33 via the three-man NAND gate 42 Stop counting,
B. 2 入力 NAND ゲ ー ト 4 3 、 イ ン バー タ 一 4 4 を 介 して第 1 フ リ ッ ブ · フ ロ ッ プ 4 5 の セ ッ ト 入力 S に " 0 " を 印力 D し、 その 出 力 Qの " 1 " をバ ッ フ ァ 3 8 、 コ ネ ク タ 一 1 0 、 リ ボ ン · ケ ー ブ ル 9 を介 して外部読み 出 し専用 シ ー ケ ン ス · コ ン ト 口 B. Apply "0" to the set input S of the first flip-flop 45 via the 2-input NAND gate 43 and the inverter 144. The output Q is set to "1" by buffer 38, connector 10 and ribbon cable 9 for external readout and dedicated sequence code. Mouth
— ラ ー の EPBOMの CS/WE に、 印加 し該 ΕΡΒΟλί を非撰択 と する。 — Apply to the CS / WE of the EPBOM of the error and deselect the {λ}.
従っ て ブ リ セ ッ タ ブ ル · タ- ゥ ン · カ ウ ン タ 一 は カ ウ ン ト を停止 し、 ΕΡΒΟΜ はデー タ — の出力 を止め機械は、 5. S 秒で停止する。 そ こ で檨械が正 し く 作動する のを確  Therefore, the resettable stop counter stops the counting, the stop of the data stops, and the machine stops in 5.S seconds. Then check that the machine works properly.
C .iPI 認 した上で切眷ス ィ ツ チ 1 9 を ONにする。 する と 1 サ ィ ク ル終了信号 '' 0 " が 3 入力 NANDゲ一 卜 2 6 に入 力 するの で、 ス タ ー ト • ス ィ ツ チを押 した と 同様で C .iPI After confirmation, turn on the first switch 19. Then, the 1-cycle end signal '' 0 '' is input to the 3-input NAND gate 26, which is the same as pressing the start switch.
A. バ イ ナ リ · カ ウ ン タ 一 2 9 を ク リ ア し、  A. Clear Binary Counter 29
B. 分周 ク ロ ッ ク · パ ル ス 発生回路 3 0 を ク リ ア し B. Clear the divided clock pulse generator circuit 30
C. プ リ セ ッ タ ブ ノレ · タ - ゥ ン · カ ウ ン タ ー に ブ リ セ ッ ト · コ 一 ド • ス ィ ツ チ の設定値を プ リ セ ッ ト しC. Preset The preset value of the preset code switch is set to the preset-counter.
D. 第 1 フ リ ツ プ · フ 口 ッ ブ 4 5 の リ セ ッ ト Rに" 0， を 印力 Q して、 その 出 力 Q の " 0 " を外部読み出 し 専用 シ ー ケ ン ス * コ ン ト 口 一 ラ ー の EPROM の - C S WE に人力 して該 を選択状態 と する。 そ こ で ブ リ セ ッ タ ブル . ダ ウ ン · カ ウ ン タ 一 は計数を 開始 し、 読み出 しク 口 ッ ク · ノヽ。 ノレ ス は ノ イ ナ リ · カ ウ ン タ ー に入力 し、 その ア ド レ ス · ラ イ ン Qい Q 2…… Q7は対 応する前記 EPROM の ァ ド レ ス · セ ルを指定 しそこ に ブ ロ グ ラ ム されてい る デー タ 一 を 出力 し、 機械は 5. 8 秒サ ィ ク ル で く ]9 返 し く ]9 返 し作業を継続する。 D. Apply "0" to the reset R of the first flip-flop 45 and apply Q to the output R, and read out "0" of the output Q externally and use the dedicated sequence. Enter the selected status by manually inputting the -CS WE of the EPROM of the color * counter, so that the resettable downcounter starts counting. , Readout and readout No. The input to the counter is input to the address counter, and the address line Q 2 …… Q 7 is the corresponding Specify the EPROM address cell and output the programmed data there, and the machine will return [9] in a 5.8 second cycle. Continue working.
作業を 中止 したい時は切替ス ィ ッ チ 1 9 を OFF側にす る。 作業は 1 サ イ ク ル終っ た と こ ろ で停止する。 又停止 ス ィ ツ チ 8 を押す と 第 2 フ リ ッ ブ ， フ ロ ッ ブ 4 6 の セ ッ ト 入力 S に " 0 " か"印カ卩 し、 その ¾ 出 力の " 0 " が 3 入 力 NAND ゲー ト 4 2 に入力 し、 その 出 力 " 1 " でブ リ セ ッ タ フ ノレ · タ' ゥ ン カ ウ ン タ ー の カ ウ ン ト を停止させ機 械を止め る。  To stop the work, set the switching switch 19 to OFF. Work stops at the end of one cycle. When the stop switch 8 is pressed, the set input S of the second flip-flop 46 is set to "0" or "0", and the output "0" is set to "3". Input Input to NAND gate 4 2, and output “1” stops the count of the bridge counter and stops the machine.
次に異常停止回路につ き 説明する。 抵抗 4 7 で プ リ 了  Next, the abnormal stop circuit will be described. Complete with resistance 4 7
ΟΜΡΙ ΟΜΡΙ
Vv IFO Vv IFO
、 ッ プさ れる フ 才 卜 力 ブ ラ 一 4 8 の フ ォ ト · ト ラ ン ジ ス タ の コ レ ク タ 一 は ェ ク タ を介 して ア ー ス へ接続さ れ、 発光ダイ ォ ドは図示極性のダ イ 才 ー ド と 抵抗を介 して コ ネ ク タ ー 1 3 に接続され、 この コ ネ ク タ 一 を介 し て外部異常検出器の 出力に接続され る。 外部異常検出器 が異常 を検出する と フ ォ ト · カ プ ラ ー 4 8 は ON と な る。 従っ て 3 入力 NAND ゲート 4 2 に " 0 " 力；印力 Bされる ので ブ リ セ ッ タ ブル ， ダ ウ ン · カ ウ ン タ 一 は カ ウ ン ト を停止 し機械は止ま る。 そこ で異常個処を点検する ので ある 力；、 先づス ト ッ プ . ス ィ ツ チ 8 を押 して第 2 フ リ ッ プ · フ ロ ッ ブ 4 6 を介 して プ リ セ ッ タ ブル · ダ ウ ン ' カ ウ ン タ ー の カ ウ ン ト を停止状態に保持 してお き 、 次に リ セ ッ ト · ス ィ ツ チ 1 8 を押す。 する と 2 入力 NAND ゲ ー ト 4 9 の 出力は " 0 " と な 、 その 出力は 2 入力 NANDゲ 一 ト 4 3 、 イ ン ■? ー タ — 4 4 、 フ リ ッ プ · フ ロ ッ プ 4 5 、 コ ネ クタ一 1 0 を介 して外部読み 出 し専用 シ ー ケ ン ス · コ ン ト ロ ー ラ ー の EP ROM の に " 1 " を 印カ卩 して ΕΡ Ε Μ を 非撰択状態に保持する。 従 っ て加工途中の部品は簡単に 取 ]? 外すこ と が出来る よ う に な る。 こ の場合第 1 及び笋, The collector of the phototransistor of 48 is connected to the ground via an emitter, and the light emitting diode is connected. Is connected to a connector 13 via a diode with a polarity shown and a resistor, and is connected to the output of an external abnormality detector via this connector. When the external error detector detects an error, the photo coupler 48 turns on. Therefore, the "0" force is applied to the 3-input NAND gate 42; the printing force B is applied, so the resettable and downcounter stops counting and the machine stops. There, force to check for abnormal spots; first, stop switch 8 and press switch 8 to reset through the second flip-flop 46. Hold down the count of the table down counter, and then press the reset switch 18. Then, the output of the two-input NAND gate 49 becomes “0”, and the output is the two-input NAND gate 43, the input port 44, and the flip-flop. 45, Indicate "1" to the EPROM of the dedicated sequence controller for external readout via connector 10 and deselect ΕΡ Ε Μ. Keep selected. Therefore, parts that are being processed can be easily removed]. In this case, 1st and 2nd
2 の フ リ ッ プ · フ ロ ッ プの状態保持回路に よ 安心 して 点検、 修理にかかる こ と が出来る。 Inspection and repair can be performed with confidence by the flip / flop status holding circuit of 2.
異常点検、 修理が終っ てか らス タ ー ト · ス ィ ツ チ 7 を 押す。 第 1 及び第 2 の フ リ ッ プ ， フ π ッ プに よ る保持状 態が解除されて元に復 し、 作業は再び開始される。 コ ネ ク タ 一 1 3 に並列接続され る コ ネ ク タ ー 1 5 は別の外部  Press start switch 7 after abnormal inspection and repair. The holding state by the first and second flips and flips is released, and the operation is resumed. Connector 15 connected in parallel with connector 13 is another external
CMPI _ VVIrO 制御器に接続する停止用 コ ネ ク タ ー で ある。 外部制御器 が信号を発する と フ ォ ト · カ プ ラ ー 4 8 は ON と な ]? 機 械を止め る。 CMPI _ VVIrO Stop connector connected to the controller. When the external controller issues a signal, the photo coupler 48 turns ON.] Stops the machine.
又抵抗 4 9 で ブ ル ア ッ プ される フ ォ 力 ブ ラ 5 0 の フ ォ ト · ト ラ ン ジ ス タ 一 の コ レク タ はェ タ ー を介 して ア ー ス へ接続され、 発光ダ イ オ ー ドは図示 極性のダイ ォ ー ド と 抵抗を介 して コ ネ ク タ 一 1 4 に接続 される。 外部制御器が信号を発する と フ ォ ト · カ プ ラ ー 5 0 は ON と な 3 入力 NAND ゲ一 ト 2 6 に " 0 " 力 印 カロされる の で、 ス タ ー ト · ス ィ ツ チ 7 を押 した と 同様に な ]? 機械はサ イ ク ル · タ イ ム 5. 8 秒で作動を 開始する。  In addition, the collector of the phototransistor of the photobra 50, which is pulled up by the resistor 49, is connected to the ground via an emitter. The light emitting diode is connected to the connector 14 via a diode of the polarity shown and a resistor. When the external controller issues a signal, the photocoupler 50 is turned on, and a "0" force is applied to the three-input NAND gate 26, so that the start switch is turned on. Same as pressing switch 7]? The machine starts running at cycle time 5.8 seconds.
以上コ ネ ク タ ー 1 4 に接続する 回路は リ モ ー ト · コ ン ト ロ ー ル 自 動ス タ ー ト 用で あ ]? 、 コ ネ ク タ 一 1 5 に接続 する 回路は リ モ ー ト · コ ン ト ロ ー ル 自 動ス ト ッ ブ用で あ る  The circuit connected to connector 14 is for remote control automatic start], and the circuit connected to connector 15 is remote. Automated control For automatic stop
次に手動用 リ モ ー ト · コ ン 卜 ロ ー ル回路につ き 説明す る 。 ス タ ー 卜 · ス ィ ツ チ 7 の両極に コ ネ ク タ ー 1 6 を接 続 し、 これに外部ス タ ー ト · ス ィ ッ チ 5 1 を接続する。 又停止ス ィ ツ チ 8 の両極に コ ネ ク タ ー 1 7 を接続 し、 こ れに外部停止ス イ ッ チ 5 2 を接続する Ο  Next, the manual remote control circuit will be described. Connect the connector 16 to both poles of the start switch 7, and connect the external start switch 51 to it. Also, connect the connector 17 to both poles of the stop switch 8, and connect the external stop switch 52 to this.
シス テ ム 電源は コ ネ ク タ ー 1 2 を介 して外部電源か ら 導人される。  System power is derived from an external power source via connector 12.
第 5 図は本発明の読み出 し ク ロ ッ ク • パ ル ス制御装置 に接続する 無接点 リ レ ー 方式の読み 出 し專用 シ 一 ケ ン ス' コ ン ト ロ ー ラ ー の回路図 で あ る。 .EPROM5 3 は n ワ ー ド X 8 ビ ッ ト の メ モ リ ー で そ の VDD、 VB B、 VC C、 VS S ラ イ ン に コ ネ ク タ ー 5 4 を介 して 外部電源装置か ら夫 々 DC 電圧が供給される。 本発明の 読み出 しク ロ ッ ク · パ ル ス制御装置のス タ ー ト · ス ィ ッ チ 7 が押 され る と " 0 " の信号カ CS/WE に人力 し、 EPROM を撰択状態 と する。 そ して読み出 しク ロ ッ ク · パ ル ス に同期する ァ ド レ ス · パ ル ス 力 s リ ボ ン · ケ 一 ブルFIG. 5 is a circuit diagram of a read-only sequencer controller of the contactless relay system connected to the read clock pulse control device of the present invention. It is. EPROM53 is an n-word x 8-bit memory, and its VDD, VBB, VCC, and VSS lines are connected to an external power supply via a connector 54. Each is supplied with a DC voltage. When the start switch 7 of the read clock pulse control device of the present invention is pressed, the signal CS / WE of "0" is manually input and the EPROM is selected. And Then, read and synchronize the clock pulse with the address pulse force s Ribbon cable
9 を介 して読み 出 し専用 シ ー ケ ン ス · コ ン ト 口 一 ラ ー の コ ネ ク タ 一 5 5 に入力 し、 バ ッ フ ァ 一 回路 5 6 を介 して9 and input to the dedicated sequence connector port 55, and the buffer circuit 56.
EPROM 53の ア ド レ ス · ラ イ ン Aい A2、 A7に入力 し 力 して EPROM 53 に プ ロ グ ラ ム されてい る デー タ ー をデ — タ ー 出力 Dい D2、 …… 力 ら 8 ビ ッ ト 並歹 ij出力する。 A de Re vinegar La Lee emissions A have A 2, and input power to the A 7 to EPROM 53 profile grams is not that data over the data of the EPROM 53 - Turn-output D have D 2, ... … Output 8-bit parallel ij.
8 ケ の 出力 リ レ ー 駆動回路は蒈同一の回路構成である か ら No. 1 の 出カ リ レ ー ，駆動回路につ き 説明する。 EPROM 5 3 の 出カ 01に " 1 " の信号が現れる と ィ ン バ ー タ ー 57 で反転 して " 0 " と な VD D力ゝ ら無接点 リ レ ー 5 8 の入 力 b か ら a に シ ン ク 電流が流れて リ レ ー 5 8 は ON と な る。 する と リ レ ー 5 8 の 出力に接続される 負荷 5 9 は駆 動され る。 Aの 出力が " 0 " に変る と無接点 リ レ ー 5 8 は OFFと な 負荷の駆動は止む。 Since the eight output relay drive circuits have the same circuit configuration, only the No. 1 output relay drive circuit will be described. Or input b of EPROM 5 3 deca 0 1 to "1" inverted and with fin bar COMPUTER 57 a signal appears in the "0" and Do VD D forceゝLuo contactless Re Re -5 8 A sink current flows through a and relay 58 turns ON. Then, the load 59 connected to the output of the relay 58 is driven. When the output of A changes to "0", the non-contact relay 58 turns off and the drive of the load stops.
第 6 図は本発明の読み 出 しク ロ ッ ク · パ ル ス制御装置 に接続する 有接点 リ レ ー 方式の読み出 し専用 シ ー ケ ン ス · コ ン ト ロ ー ラ ー の回路図 であ る。  FIG. 6 is a circuit diagram of a read-only sequence controller of the contact relay type connected to the read-out clock pulse control device of the present invention. It is.
EPROM 53 の VD D、 VB B、 Vc c、 Vs s に コ ネ ク タ ー 5 4 を介 して外部電源装置か ら夫 々 DC 電圧が供給される。 本発明の読み 出 しク ロ ッ ク · パ ル ス 制御装置のス タ ー 卜 ス ィ ツ チ 7 が押 され る と " 0 " の信号力； C S/7irE に人力 し EPR.OM を撰択状態 と する。 そ して読み 出 し ク ロ ッ ク， ノヽ。 ル ス に同期する ァ ド レ ス · ノく ル ス カ； EP R0M 5 3 の ァ ド レ ス · ラ イ ン Aい A2、 …… A7に入力する と EP ROM に プ 口 グ ラ ム されている デー タ は ！)い D2、 …… か ら 8 ビ ツ ト 並列出力する。 そ して イ ン バー タ ー 5 7 を介 して夫 々 対応する有接点の 出カ リ レ ー 6 0 を制御する リ ー ド · リ レ ー 6 1 の コ イ ル 6 2 に供給される。 A DC voltage is supplied to VDD, VBB, Vcc, and Vss of the EPROM 53 from the external power supply via the connector 54, respectively. The manpower and EPR.OM the CS / 7i r E; signal strength of the scan te Bok scan I Tsu switch 7 read out Shi click lock-Pulse control apparatus of the present invention is Ru is press "0" Selected state. Then read out the clock, no. EP R0M 5 3 of § de Re vinegar La Lee emissions A have A 2, up outlet g to EP ROM If you enter in ...... A 7; § de Re vinegar carbonochloridate ls e mosquitoes to be synchronized in Le scan What is the data! 8 bits are output in parallel from D 2 ,…. Then, it is supplied to the coil 62 of the lead relay 61 which controls the output relay 60 of the corresponding contact via the inverter 57. .
8 ケの 出力 リ レ ー駆動回路は皆同一回路構成で ある か ら 1 の 出力 リ レ ー 駆動回路につ き 説明する。 EP R.0M 5 3 の 出 力 0 に '， 1 " の信号が現れる と イ ンバー タ ー 57 で反転 して " 0 " と な 、 V D Dか ら リ ー ド · リ レ ー 6 1 の コ ィ ノレ 6 2 を通 っ て シ ン ク 電流が流れ、 リ ー ド · リ レ- 6 1 は ON と な る。 する と AC 端子か ら 出力 リ レ ー 6 0 コ ィ ノレ 6 3 に電流が流れ出カ リ レ ー 6 0 は ON と な ]9 これに接続される 負荷 5 9 は駆動さ る。  Since all eight output relay drive circuits have the same circuit configuration, only one output relay drive circuit will be described. When a signal of ', 1' appears at the output 0 of EP R.0M 53, it is inverted by the inverter 57 and becomes '0'. The lead-relay 61 from the VDD A sink current flows through the relay 62 and the lead relay 61 turns ON, so that a current flows from the AC terminal to the output relay 60 3. Carry 60 is turned on.] 9 The load 59 connected to this is driven.
の出力が " 0 " に変る と リ ー ド · リ レ ー 6 1 は OFF と な る。 従 つ て 出力 リ レ ー 6 0 は OFFどな 負荷の駆動 は止む。  When the output of changes to “0”, lead relay 61 turns off. Therefore, output relay 60 is OFF. Driving of any load stops.
以上第 6 図の回路では説明 を簡単にする ため、 DC— AC 間の ア イ ソ レ 一 シ ヨ ン 回路 と して リ 一 ド · ス ィ ツ チ 回路 を取 ！） あげて説明 したが、 実際は公知の フ ォ ト · カ プラー 回路、 フ 才 ト ' サ イ リ ス タ ー 回路或は C d s回路 等 DC— AC 間を ア イ ソ レ ー ト 出来る 回路の う ちか ら最適な も のを撰 する。 In the circuit shown in Fig. 6, for the sake of simplicity, a lead switch circuit is used as an isolation circuit between DC and AC! Although it has been described above, in actuality, a known circuit such as a photocoupler circuit, a photodetector thyristor circuit or a Cds circuit that can be isolated between DC and AC is used. Choose the best thing I do.
又第 5 図、 第 6 図の回路では 3 電源の ΕΡΕ Μ を使用 するが実際は単一電源の EP ROM を使用する。 又 EPROM ばか でな く PROM、 EEPROM、 MASK ROM を夫々 状況に 応 じて使い分ける。  In the circuits shown in Figs. 5 and 6, three power supplies are used, but in practice, a single power supply EPROM is used. In addition to EPROM fools, PROM, EEPROM, and MASK ROM are used depending on the situation.
産業上の利用可能性 .  Industrial applicability.
本発明の読み 出 しク 口 ッ ク · パ ル ス制御装置はその全 量 280^r に過ぎず、 従っ て安価で あ 、 これ 1 ケで 8 K ビ ッ ト （ 或は 1 6 K ビ ッ ト ） の メ モ リ ー を 内蔵する読み 出 し専用の シ ー ケ ン ス · コ ン ト 口 一 ラ ー を 1 0 ケ或はそ れ以上 も 駆動可能で あ 、 零細企業-か ら大企業に及ぶ広 範囲な分野の あ らゆ る機械、 装置の 自 動化、 省力化が容 易 と な 、 エ ネ ル ギ ー節約に貢献する こ と が大で あ る。  The readout pulse control device of the present invention has a total amount of only 280 ^ r, and is therefore inexpensive, and it is possible to use only one 8K bit (or 16K bit). ), Which can drive 10 or more read-only sequence-con- trollers with built-in memory from small businesses to large companies. It greatly contributes to energy saving by making it easy to automate and save labor in all machines and devices in a wide range of fields.
O FIO FI
、 ,

Claims

λ 0 81/01339  λ 0 81/01339
(1 5 ) (1 5)
請 求 の 範 囲  The scope of the claims
1. 読み 出 しク ロ ッ ク · パ ル ス発生装置は分周 ク ロ ッ ク < パ ノレ ス 発生回路 と セ レ ク ト · ス ィ ツ チ 、 ブ リ セ ッ 卜 * コ 1. Read-out clock pulse generator is divided clock <panorase generation circuit and select switch, reset *
— ド · ス ィ ッ チ 、 ブ リ セ ッ タ ブ ル · ダ ウ ン · 力 ゥ ン タ 一 バイ ナ リ · カ ウ ン タ 一 及び ゲ一 ト 回路 よ な 、 分周 ク 口 ッ ク ' パ ル ス はセ レ ク ト · ィ ツ チ を介 して プ リ セ ッ タ ブル · ダ ウ ン カ ウ ン タ 一 に入力 し、 プ リ セ ッ ト · コ 一 ド . ス ィ ツ チ の 設定値を該カ ウ ン タ 一 に ブ リ セ ッ ト し、 該設定値の数だけ カ ウ ン ト する と 1 ケの読み 出 し ク ロ ッ ク · パ ル ス を 出力する。 そ c 出 力 を バ.イ ナ リ · 力 ゥ ンター を介 して外部の読み出 し専用 シ ー ケ ン ス · コ ン ト ロ 一 ラ — の E P R M の ァ ド レ ス . ラ イ ン へ供給 し、 又ス タ ー ト · ス ィ ツ チ で " 0 " の信号を、 1 サ イ ク ル終了信号 " 0 " で " 1 " の信号を 出 力する フ リ ッ ブ · フ ロ ッ プの 出 力 を 前記読み 出 し専用の シー ケ ン ス · コ ン ト ロ ー ラ ― の — Dividers, such as de-switches, bristable double down-counters, binary counters and gate circuits. The pulse is input to the presettable down counter via the select switch, and the preset code switch is set. The value is reset to the counter, and when the number of the set value is counted, one readout pulse is output. The output is supplied to an external read-only sequence controller EPRM address line via a binary power counter. The flip-flop outputs a signal of "0" at the start switch and a signal of "1" at the end of one cycle "0". Read the output from the dedicated sequence controller
C S/VVG ラ イ ン に 印力 Q して E P 'ROM の 出 力 を制御 してな る 読み出 しク □ ッ ク · パ ル ス制御装置。  Readout pulse control device that controls the output of the EP'ROM by applying Q to the CS / VVG line.
2. ス タ ー ト · ス ィ ツ チ を ON にする こ と に よ り 、 バ イ ナ リ · カ ウ ン タ 一 を ク リ ア し、 ク ロ ッ ク · ノ ル ス 発生回 铬を ク リ ア し、 ブ リ セ ッ タ ブル · ダ ウ ン · カ ウ ン タ 一 を ク リ ア し、 更に第 1 フ リ ッ プ · フ 口 ッ プを リ セ ッ ト して 外部の読み 出 し専用 シ ー ケ ン ス · コ ン ト ロ ー ラ 一 の  2. By turning on the start switch, the binary counter is cleared and the clock / noise occurrence is cleared. Reset, clear the resettable counter, reset the first flip-flop, and read it out from the outside. Dedicated sequence controller
CS/WE ラ イ ン に信号 " 0 " を人力 して S P ROM を撰択状 態 と してな る請求の範囲 1 記載の読み出 しク α ッ ク · パ ル ス制御装置。  2. The read pulse control device according to claim 1, wherein the SPROM is selected by manually inputting a signal "0" to the CS / WE line.
Ο ΛΠ 81/01339 Ο ΛΠ 81/01339
(16) (16)
3. ス ト ッ ブ ' ス ィ ツ チ で第 2 フ 'リ ッ プ ' フ ロ ッ ブ 3 人 力 NAND ゲ 一 ト を介 して プ リ セ ッ タ ブ ル · ダ ウ ン · カ ウ ン タ ー の C I Nに信号 " 1 " を 印力 B して該ブ リ セ ッ タ ブ ル ダ ウ ン . カ ウ ン タ 一 の カ ウ ン ト を停止状態に保持 し、 更 に リ セ ッ ト · ス ィ ツ チ に よ ！） 第 1 フ リ ッ ブ ' フ ロ ッ ブを 介 して外部読み 出 し専用 シ ー ケ ン ス · コ ン ト 口 一 ラ ー の CS/WE ラ イ ン に信号 " 1 " を 印力 Π して該 EPROM を非 撰択状態に保持 してな る異常点検保安回路を備えた請求 範囲 1.記载の読み出 しク 口 ッ ク · パ ル ス制御装置。  3. 2nd 'flip' floppy at switch 'switch' Presettable down -counter via 3 person NAND gate Apply a signal "1" to the CIN of the printer, apply B to the resetter, hold the counter in the stopped state, and reset it again. · It's a switch! 1) The signal “1” is applied to the CS / WE line of the exclusive sequence readout via the 1st FLIVE 'Flob. Claims 1. A readout / pulse control device according to claim 1, further comprising an abnormality check and safety circuit that holds the EPROM in a non-selected state.
4. 1 サ イ ク ル終了信号 " 0 " で 3 人力 NAND ゲ ー ト を 介 して ブ リ セ ッ タ ブ ル · ダ ウ ン · カ ウ ン タ ー の C I Nに信 号 " 1 " を 印力 [1 して該カ ウ ン タ 一 の カ ウ ン ト を停止 し、 又 2 人力 NAND ゲ一 ト 4 3 、 イ ン バ 一 タ 一 、 第 1 フ リ ツ ブ . フ ロ ッ プを介 して外部読み出 し専用 シ ー ケ ン ス · コ ン ト ロ ー ラ ー の ^§/W£ ラ イ ン に信号 " 1 " を 印力 Π して EPROM を非選択状態 と してな る請求範囲 1 記載の読み 出 しク ロ ッ ク · パ ル ス制御装置。  4.1 The cycle end signal "0" is used to output the signal "1" to the CRI of the resettable down counter via the 3-man NAND gate. The counter of the counter is stopped by the force [1], and the two-man NAND gate 43, the inverter, and the first flip-flop are connected. The signal "1" is applied to the ^ § / W £ line of the external read-only sequence controller and the EPROM is deselected. The readout clock pulse control device according to claim 1.
5. ケ ー ス を構成する 2 枚の シ ： n ルは長手方向外側に向 つ てゎづか傾斜 して 曲 げ られ、 更にその先端部を 内側に 曲げて強化 し、 その強化部分を互に衝 き 合せて左右のパ ネ ル盤の内側に形成する ガ イ ド濞に嵌入拘束 して構成す る ケ ー ス を備えた請求範囲 1 記載の読み 出 しク ロ ッ ク · パ ル ス制御装置。  5. The two shells that make up the case are bent at a slight angle toward the outside in the longitudinal direction, and are further strengthened by bending their tips inward and joining the reinforced parts together. The read-out clock pulse control according to claim 1, comprising a case configured to be fitted and restrained in guides (2) formed inside the left and right panel boards in contact with each other. apparatus.
/,、 _ / ,, _
PCT/JP1979/000277 1979-10-30 1979-10-30 Control device for read-out clock pulses WO1981001339A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP1979/000277 WO1981001339A1 (en) 1979-10-30 1979-10-30 Control device for read-out clock pulses

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOJP79/00277 1979-10-30
PCT/JP1979/000277 WO1981001339A1 (en) 1979-10-30 1979-10-30 Control device for read-out clock pulses

Publications (1)

Publication Number Publication Date
WO1981001339A1 true WO1981001339A1 (en) 1981-05-14

Family

ID=13677730

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1979/000277 WO1981001339A1 (en) 1979-10-30 1979-10-30 Control device for read-out clock pulses

Country Status (1)

Country Link
WO (1) WO1981001339A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001557A (en) * 1975-10-14 1977-01-04 The United States Of America As Represented By The United States Energy Research And Development Administration Stored program digital process controller
US4068155A (en) * 1977-01-31 1978-01-10 Robbins Roscoe S Control system for operating machine
JPS5428983A (en) * 1977-08-08 1979-03-03 Giichi Kuze Sequence controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001557A (en) * 1975-10-14 1977-01-04 The United States Of America As Represented By The United States Energy Research And Development Administration Stored program digital process controller
US4068155A (en) * 1977-01-31 1978-01-10 Robbins Roscoe S Control system for operating machine
JPS5428983A (en) * 1977-08-08 1979-03-03 Giichi Kuze Sequence controller

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Transactions on Broadcast and Television Receivers, BTR-Vol. 15, No. 3 (1969-10), J. STINEHELFER and J. NICHOLS , "A Digital Frequency Synthesizer for an AM and FM Receiver", see p. 235 - p. 243, p. 235, right column, line 38 to p. 236, left column, line 4, Fig. 3. *

Similar Documents

Publication Publication Date Title
DE60103960T2 (en) Inverter control circuit of a motor-driven fan for electric vacuum cleaner, the same use drive control circuit, and this drive control circuit using electric vacuum cleaner
DE59203329D1 (en) Blower driven by a brushless DC motor with a spiral housing.
CN103281035A (en) Automatic motor identification method and variable frequency motor driving circuit
WO1981001339A1 (en) Control device for read-out clock pulses
US3510069A (en) Water flow and garbage disposal control system
JP2008506348A (en) Inverter driving method and inverter suitable for this method
WO1983000708A1 (en) Device for driving sewing machine
US5086265A (en) Electrical circuit for a centrifuge
US4377002A (en) X-Ray diagnostic generator comprising an inverter circuit feeding the high voltage transformer
WO1981002937A1 (en) Read-only sequence control system
CN207625947U (en) A kind of control panel of the convenient positioning of buckle
JP2003230286A (en) Power conversion module
CN218633718U (en) Explosion-proof safety casing for AC frequency converter
US4435827A (en) Read clock pulse controller
JP4999242B2 (en) Resistive blood cell counter
WO1981001338A1 (en) Sequence controller for read-only memory
JP6906457B2 (en) Actuator control device, motor and blower
CN116631958B (en) Diamond material as semiconductor power device and control method thereof
CN216412210U (en) Novel attendance machine
JPH0947034A (en) Inverter and transducer module with current sensor
JP4089700B2 (en) Electronic timer switch
WO1981001337A1 (en) Sequence controller for read only memory
JPS5812204Y2 (en) Plasma display board drive circuit
WO1980001854A1 (en) Photoelectric write-only sequence controller
JP2978071B2 (en) Control circuit device for vacuum cleaner

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): JP US

AL Designated countries for regional patents

Designated state(s): CH DE FR GB NL SE