Детермінований генератор псевдовипадкових послідовностей для потокового шифрування містить перший регістр зсуву, мультиплексор, інформаційні входи якого у довільному порядку підключені до виходів першого регістра зсуву, а вихід мультиплексора з'єднаний з першим входом першого елемента "ВИКЛЮЧНЕ АБО", другий вхід якого підключено до останнього виходу першого регістра зсуву, а вихід першого елемента "ВИКЛЮЧНЕ АБО" з'єднано з послідовним входом першого регістра зсуву, другий регістр зсуву, виходи якого підключені до входів паралельного завантаження першого регістра зсуву, тактовий генератор, вихід якого з'єднаний з синхровходами першого та другого регістрів зсуву, паралельний регістр, виходи якого з'єднані з адресними входами мультиплексора, а інформаційні входи паралельного регістра підключені у довільному порядку до виходів першого регістра зсуву, блок формування випадкового значення ініціалізації, вихід якого з'єднаний з третім входом першого елемента "ВИКЛЮЧНЕ АБО", блок формування сеансових ключів, вихід якого підключено до послідовного входу другого регістра зсуву, та блок керування, перший вихід якого з'єднано з входом керування другого регістра зсуву, а другий вихід блока керування підключено до входу скидання паралельного регістра, а також до входу керування першого регістра зсуву, другий елемент "ВИКЛЮЧНЕ АБО", входи якого у довільному порядку з'єднані з виходами першого регістра зсуву, а вихід цього елемента є виходом пристрою. Додатково введений лічильник з програмованим коефіцієнтом ділення, у якого синхровхід з'єднано з виходом тактового генератора, вхід дозволу паралельного завантаженнThe deterministic pseudorandom sequence generator for streaming encryption comprises a first shift register, a multiplexer whose information inputs are arbitrarily connected to the outputs of the first shift register, and the output of the multiplexer is connected to the first input of the first element "OFF or OFF". the first shift register and the output of the first element "OFF OR" is connected to the serial input of the first shift register, the second shift register, the outputs of which are connected to the inputs parallel to loading of the first shift register, a clock generator whose output is connected to the clock inputs of the first and second shift registers, a parallel register whose outputs are connected to the multiplexer address inputs, and the parallel register information inputs are arbitrarily connected to the outputs of the first shift register formation of a random initialization value, the output of which is connected to the third input of the first element "EXCEPT OR", the block of formation of session keys, the output of which is connected to the serial input of the second register with yy, and the control unit, the first output of which is connected to the control input of the second shift register, and the second output of the control unit is connected to the reset input of the parallel register, as well as to the control input of the first shift register, the second element "OFF OR" arbitrarily connected to the outputs of the first shift register, and the output of this element is the output of the device. Additionally introduced counter with programmable partition coefficient, which synchronization is connected to the output of the clock generator, the input of the parallel load resolution