Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filedfiledCritical
Priority to UAU201412911UpriorityCriticalpatent/UA98047U/en
Publication of UA98047UpublicationCriticalpatent/UA98047U/en
Пристрій для виконання двомісних операцій містить перший, другий і третій n-розрядні суматори та (n+1)-розрядний комутатор, де n-розрядність операндів, перші доданкі першого, другого та третьего суматорів, n-1 старші розряди 1…n-1 першого інформаційного входу пристрою, розряди 2…n другого доданку другого, третього суматора, виходи розрядів 0…n другого та третього суматорів. Введено суматор за модулем два.The device for performing double operations contains the first, second and third n-bit adders and (n + 1) -bit switch, where the n-bit operands, the first additions of the first, second and third adders, n-1 higher digits 1 ... n-1 of the first information input of the device, digits 2… n of the second addition of the second, third adder, the outputs of digits 0… n of the second and third adders. The adder for module two is introduced.
UAU201412911U2014-12-022014-12-02
DEVICES FOR PERFORMANCE OF DOUBLE OPERATIONS
UA98047U
(en)