UA93733U - Формувач симетричної одиночної триімпульсної кодової серії з програмованими часовими параметрами - Google Patents

Abstract

Формувач симетричної одиночної триімпульсної кодової серії з програмованими часовими параметрами, який містить: два реверсивні двійкові лічильники, які мають вхід подачі імпульсів синхронізації, вхід налагодження на режим підсумовування/віднімання, вхід дозволу синхронного паралельного завантаження і входи подачі даних, вхід дозволу режиму рахування, вхід асинхронної установки у нульовий стан, вихід переповнювання; інвертор; перший і другий елементи АБО; ланцюжок, що складається з послідовно поєднаних резистора і конденсатора; синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І. Введено: третій і четвертий елементи АБО; перший і другий елементи І-НІ; другий інвертор; елемент АБО-НІ; третій елемент І; перший і другий JK-тригери зі входом асинхронної установки у нульовий стан, другий D-тригер зі входом асинхронної установки у нульовий стан, при цьому входи другого елемента АБО з'єднано з виходами другого, четвертого розрядів першого лічильника і виходом елемента АБО-НІ; вихід першого інвертора з'єднано зі входом третього елемента І, з першими входами першого і другого елементів І-НІ і другим входом першого елемента І; вихід переповнення другого лічильника з'єднано з другим входом першого елемента І-НІ, зі входом четвертого елемента АБО, входом другого інвертора, вихід якого з'єднано з другим входом другого елемента І-НІ; вихід першого елемента І-НІ з'єднано зі входом дозволу режиму лічби другого лічильника; вихід другого елемента І-НІ з'єднано зі входами J і К першого JK-тригера, першим входом третього елемента АБО і першим входом елемента АБО-НІ; другий вхід елемента АБО-НІ з'єднано з інверсним виходом першого JK-тригера; прямий вихід першого JK-тригера з'єднано з другим входом третього елемента АБО і входом дозволу синхронного паралельного завантаження другого лічильника; прямий вихід другого JK-тригера з'єднано зі входом D другого D-тригера, вихід якого з'єднано зі входом першого елемента АБО і першим входом четвертого елемента АБО, вихід якого з'єднано зі входом третього елемента І; вихід третього елемента І утворює вихід формувача; вихід третього елемента АБО з'єднано зі входами J і К другого JK-тригера; тактові входи другого D-тригера і JK-тригерів з'єднано зі входом формувача; входи асинхронної установки у нульовий стан другого D-тригера і JK-тригерів з'єднано з виходом другого елемента І.