UA91444U - Система обробки знань - Google Patents

Abstract

Система обробки знань містить головний комп'ютер, оперативну пам'ять, блок управління, арифметико-логічний блок, робочу пам'ять та перший блок вводу-виводу, перший вхід-вихід якого підключений до системної шини пристрою. Додатково містить універсальний процесор, пам'ять програм та даних, другий блок вводу-виводу, перший та другий мультиплексори, перший та другий буферні регістри, регістр адреси оперативної пам'яті, регістр даних, п'ять регістрів управління та дешифратор команд, при цьому головний комп'ютер через другий блок вводу-виводу, універсальний процесор і пам'ять програм та даних підключені до системної шини пристрою, другий вихід першого блока вводу-виводу підключено до першого входу блока управління, чий перший вихід підключено до другого входу першого блока вводу-виводу, третій вихід якого підключено до другого входу блока управління та третього входу першого мультиплексора, чий перший вхід разом із третім входом першого блока вводу-виводу і третім входом блока управління підключено до виходу оперативної пам'яті, вихід першого мультиплексора підключений до входу першого буферного регістра, вихід якого підключений до перших входів робочої пам'яті, чиї виходи підключені до входів другого мультиплексора, другий вхід першого мультиплексора з'єднаний із виходом арифметико-логічного блока, чий вхід разом із четвертим входом першого блока вводу-виводу та першими входами регістра адреси оперативної пам'яті та регістра даних підключений до виходу другого буферного регістра, чий вхід з'єднаний із виходом другого мультиплексора, а вхід управління першого мультиплексора з'єднаний із першим виходом першого регістра управління, вхід якого з'єднаний із другим виходом блока управління, а другий вихід підключений до входу другого регістра управління, чий перший вихід через дешифратор підключений до входів управління робочої пам'яті, а другий вихід підключений до входу третього регістра управління, чий перший вихід підключений до входу управління другого мультиплексора, а другий вихід підключений до входу четвертого регістра управління, чий перший вихід підключений до входів управління регістра адреси оперативної пам'яті та регістра даних, а другий вихід з'єднаний із входом п'ятого регістра управління, чий вихід підключений до входів управління оперативної пам'яті, чиї входи адреси і даних з'єднані із виходами регістра адреси оперативної пам'яті та регістра даних відповідно.