UA141851U - Двотактний підсилювач постійного струму - Google Patents

Abstract

Двотактний підсилювач постійного струму містить сім джерел струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, двадцять вісім транзисторів, резистор масштабу та резистор шини нульового потенціалу. При цьому вхідну шину з'єднано з емітерами третього і четвертого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно. Перший вивід першого джерела струму з'єднано з базою сьомого та колектором третього транзисторів, перший вивід другого джерела струму з'єднано з базою восьмого та колектором четвертого транзисторів, емітер сьомого транзистора з'єднано з колектором першого транзистора, емітер восьмого транзистора з'єднано з колектором другого транзистора, перший вивід четвертого та шостого джерел струму з'єднано з шиною від'ємного живлення, другий вивід третього та п'ятого джерел струму з'єднано з шиною додатного живлення, емітер сімнадцятого транзистора з'єднано з шиною додатного живлення, емітер двадцятого транзистора з'єднано з шиною від'ємного живлення, перший вивід третього джерела струму з'єднано з колекторами сьомого та дев'ятого транзисторів та базою тринадцятого транзистора, другий вивід четвертого джерела струму з'єднано з колекторами восьмого та десятого транзисторів.

Description

Корисна модель належить до імпульсної техніки і може бути використана в аналого- цифрових перетворювачах і цифрових вимірювальних приладах.

Як аналог вибрано двотактний симетричний підсилювач струму (патент України Мо 69736,

НОЗК 5/24, 2058 1/01, 2011), який містить перше та друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, вісімнадцять транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів та з колекторами сьомого та восьмого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, другі виводи першого і другого джерел струму з'єднано з шинами додатного і від'ємного живлення відповідно, бази сьомого та восьмого транзисторів з'єднано з колекторами та базами дев'ятого та десятого транзисторів відповідно, а також з колекторами одинадцятого та дванадцятого транзисторів, а також з базами п'ятнадцятого та шістнадцятого транзисторів відповідно, емітери одинадцятого та дванадцятого транзисторів об'єднано між собою, бази одинадцятого та дванадцятого транзисторів з'єднано з емітерами тринадцятого та чотирнадцятого транзисторів, а також з колекторами п'ятою та шостого транзисторів відповідно, бази тринадцятого та чотирнадцятого транзисторів з'єднано з шиною нульового потенціалу, емітери п'ятнадцятого та шістнадцятого транзисторів з'єднано з колекторами чотирнадцятого та тринадцятого транзисторів відповідно, колектори сімнадцятого та вісімнадцятого транзисторів з'єднано з вихідною шиною, бази сімнадцятого та вісімнадцятого транзисторів з'єднано з базами п'ятого та шостого транзисторів відповідно, емітери сьомого, дев'ятого, п'ятого та сімнадцятого транзисторів, а також колектор п'ятнадцятого транзистора підключено до шини додатного живлення, емітери восьмого, десятого, шостого та вісімнадцятого транзисторів, а також колектор шістнадцятого транзистора підключено до шини від'ємного живлення.

Недоліком аналогу є недостатньо високий коефіцієнт підсилення, що призводить до збільшення похибок при роботі схеми.

Як найближчий аналог вибрано підсилювач постійного струму (РизН-риїЇ атрійієг м/йй ситепі

Зо тігтогв ог аєїеттіпіпуд Ше диїезсепі орегаїйпу роіпі. Опней 5іаїез Раїєпі 3,852,678, Оеєс.3, 1974), який містить перше і друге джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього четвертого транзисторів відповідно, колектори третього і четвертого транзисторів з'єднано з базами п'ятого і шостого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, а також з першими виводами першого і другого джерел струму, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, колектори п'ятого і шостого транзисторів з'єднано з вихідною шиною.

Недоліком найближчого аналога є недостатньо високий коефіцієнт підсилення та низький вихідний опір, що призводить до збільшення похибок при роботі пристрою.

В основу корисної моделі поставлено задачу створення двотактного підсилювача постійного струму, в якому за рахунок введення нових елементів та зв'язків між ними підвищується точність роботи пристрою за рахунок зменшення похибки лінійності передатної характеристики та збільшення вихідного опору, що розширює галузь використання корисної моделі у різноманітних пристроях імпульсної та обчислювальної техніки, автоматики тощо.

Поставлена задача вирішується тим, що у двотактному підсилювачі постійного струму, який містить сім джерел струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, двадцять вісім транзисторів, резистор масштабу та резистор шини нульового потенціалу, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, причому перший вивід першого джерела струму з'єднано з базою сьомого та колектором третього транзисторів, перший вивід другого джерела струму з'єднано з базою восьмого та колектором четвертого транзисторів, емітер сьомого транзистора з'єднано з колектором першого транзистора, емітер восьмого транзистора з'єднано з колектором другого 60 транзистора, перший вивід четвертого та шостого джерел струму з'єднано з шиною від'ємного живлення, другий вивід третього та п'ятого джерел струму з'єднано з шиною додатного живлення, емітер сімнадцятого транзистора з'єднано з шиною додатного живлення, емітер двадцятого транзистора з'єднано з шиною від'ємного живлення, перший вивід третього джерела струму з'єднано з колекторами сьомого та дев'ятого транзисторів та базою тринадцятого транзистора, другий вивід четвертого джерела струму з'єднано з колекторами восьмого та десятого транзисторів та базою шістнадцятого транзистора, емітери дев'ятого та десятого транзисторів об'єднані між собою, база дев'ятого транзистора з'єднана з емітерами одинадцятого, тринадцятого та чотирнадцятого транзисторів, база десятого транзистора з'єднана з емітерами дванадцятого, п'ятнадцятого та шістнадцятого транзисторів, бази одинадцятого та дванадцятого транзисторів об'єднані та з'єднані з шиною нульового потенціалу, колектори одинадцятого, чотирнадцятого, двадцять другого транзисторів об'єднано та з'єднано з базою двадцять сьомого транзистора та першим виводом сьомого джерела струму, колектори дванадцятого, п'ятнадцятого та двадцять першого транзисторів об'єднані та з'єднані з базою двадцять четвертого транзистора та другим виводом сьомого джерела струму, колектори тринадцятого, двадцять третього, двадцять п'ятого транзисторів об'єднано та з'єднано з базами двадцять першого і двадцять третього та емітером двадцять четвертого транзисторів та з'єднані з першим виводом п'ятого джерела струму, колектор двадцять четвертого транзистора з'єднаний з базою двадцять п'ятого транзистора, колектори шістнадцятого, двадцять шостого, двадцять восьмого транзисторів об'єднані та з'єднані з базами двадцять другого, двадцять восьмого транзисторів та емітером двадцять сьомого транзистора та з'єднані з другим виводом шостого джерела струму, база двадцять шостого транзистора з'єднана з колектором двадцять сьомого транзистора, емітери двадцять другого та двадцять восьмого транзисторів об'єднано та з'єднано з колектором шостого транзистора та базою дев'ятнадцятого транзистора, бази шостого та двадцятого транзисторів об'єднано та з'єднано з емітером дев'ятнадцятого та колектором двадцятого транзисторів, емітери двадцять першого, двадцять третього транзисторів об'єднано та з'єднано з базою вісімнадцятого та колектором п'ятого транзисторів, бази п'ятого та сімнадцятого транзисторів об'єднано та з'єднано з колектором сімнадцятого та емітером вісімнадцятого транзисторів, колектори вісімнадцятого та дев'ятнадцятого транзисторів об'єднані та з'єднані з резистором шини

Зо нульового потенціалу та резистором масштабу, резистор шини нульового потенціалу з'єднаний з шиною нульового потенціалу, резистор масштабу з'єднано з вхідною шиною, емітери двадцять п'ятого та двадцять шостого транзисторів об'єднані та з'єднані з вихідною шиною.

На кресленні представлено принципову схему двотактного підсилювача постійного струму.

Пристрій містить перше 2, друге 5, третє 11, четверте 14, п'яте 18, шосте 23, сьоме 31 джерела струму, шини додатного 38 і від'ємного живлення 41, вхідну 1 і вихідну шини 42, шину нульового потенціалу 8, двадцять вісім транзисторів, резистор масштабу 15 та резистор шини нульового потенціалу 24, причому вхідну шину 1 з'єднано з емітерами третього 3, четвертого 4 транзисторів відповідно, бази третього З і четвертого 4 транзисторів з'єднано з базами та колекторами першого 7 і другого 9 транзисторів відповідно, емітери першого 7 і другого 9 транзисторів об'єднано та з'єднано з шиною нульового потенціалу 8, другі виводи першого 2 і другого 5 джерел струму та емітери п'ятого 29 і шостого 33 транзисторів з'єднано з шинами додатного 38 і від'ємного 41 живлення відповідно, причому перший вивід першого джерела струму 2 з'єднано з базою сьомого б та колектором третього З транзисторів, перший вивід другого джерела струму 5 з'єднано з базою восьмого 10 та колектором четвертого 4 транзисторів, емітер сьомого б транзистора з'єднано з колектором першого 7 транзистора, емітер восьмого 10 транзистора з'єднано з колектором другого 9 транзистора, перший вивід четвертого 14 та шостого 23 джерел струму з'єднано з шиною від'ємного живлення 41, другий вивід третього 11 та п'ятого 18 джерел струму з'єднано з шиною додатного живлення 38, емітер сімнадцятого 25 транзистора з'єднано з шиною додатного живлення 38, емітер двадцятого 28 транзистора з'єднано з шиною від'ємного живлення 41, перший вивід третього джерела струму 11 з'єднано з колекторами сьомого 6 та дев'ятого 12 транзисторів та базою тринадцятого 19 транзистора, другий вивід четвертого джерела струму 14 з'єднано з колекторами восьмого 10 та десятого 13 транзисторів та базою шістнадцятого 22 транзистора, емітери дев'ятого 12 та десятого 13 транзисторів об'єднані між собою, база дев'ятого транзистора 12 з'єднана з емітерами одинадцятого 16, тринадцятого 19 та чотирнадцятого 20 транзисторів, база десятого 13 транзистора з'єднана з емітерами дванадцятого 17, п'ятнадцятого 21 та шістнадцятого 22 транзисторів, бази одинадцятого 16 та дванадцятого 17 транзисторів об'єднані та з'єднані з шиною нульового потенціалу 8, колектори одинадцятого 16, чотирнадцятого 20, двадцять другого 32 транзисторів об'єднано та з'єднано з базою двадцять сьомого 36 транзистора та бо першим виводом сьомого джерела струму 31, колектори дванадцятого 17, п'ятнадцятого 21 та двадцять першого 30 транзисторів об'єднані та з'єднані з базою двадцять четвертого 35 транзистора та другим виводом сьомого джерела струму 31, колектори тринадцятого 19, двадцять третього 34, двадцять п'ятого 39 транзисторів об'єднано та з'єднано з базами двадцять першого 30 і двадцять третього 34 та емітером двадцять четвертого 35 транзисторів та з'єднані з першим виводом п'ятого джерела струму 18, колектор двадцять четвертого транзистора 35 з'єднаний з базою двадцять п'ятого транзистора 39, колектори шістнадцятого 22, двадцять шостого 40, двадцять восьмого 37 транзисторів об'єднані та з'єднані з базами двадцять другого 32, двадцять восьмого 37 транзисторів та емітером двадцять сьомого 36 транзистора та з'єднані з другим виводом шостого джерела струму 23, база двадцять шостого транзистора 40 з'єднана з колектором двадцять сьомого транзистора 36, емітери двадцять другого 32 та двадцять восьмого 37 транзисторів об'єднано та з'єднано з колектором шостого 33 транзистора та базою дев'ятнадцятого 27 транзистора, бази шостого 33 та двадцятого 28 транзисторів об'єднано та з'єднано з емітером дев'ятнадцятого 27 та колектором двадцятого 28 транзисторів, емітери двадцять першого 30, двадцять третього 34 транзисторів об'єднано та з'єднано з базою вісімнадцятого 26 та колектором п'ятого 29 транзисторів, бази п'ятого 29 та сімнадцятого 25 транзисторів об'єднано та з'єднано з колектором сімнадцятого 25 та емітером вісімнадцятого 26 транзисторів, колектори вісімнадцятого 26 та дев'ятнадцятого 27 транзисторів об'єднані та з'єднані з резистором шини нульового потенціалу 24 та резистором масштабу 15, резистор шини нульового потенціалу 24 з'єднаний з шиною нульового потенціалу 8, резистор масштабу 15 з'єднано з вхідною шиною 1, емітери двадцять п'ятого 39 та двадцять шостого 40 транзисторів об'єднані та з'єднані з вихідною шиною 42.

Пристрій працює таким чином.

Вхідний сигнал у вигляді струму надходить на вхідну шину 1.

Якщо вхідний струм втікає через вхідну шину на вхід, то четвертий 4 транзистор частково закривається, а третій З транзистор частково відкривається, при цьому базовий струм восьмого 10 транзистора зменшується і він частково закривається, а базовий струм сьомого 6 транзистора збільшується і він частково відкривається, відповідно шістнадцятий 22 транзистор частково відкривається, а тринадцятий 19 транзистор частково закривається, при цьому базовий струм одинадцятого 16, чотирнадцятого 20 транзисторів зменшується і вони частково

Зо закривається, а базовий струм дванадцятого 17, п'ятнадцятого 21 транзисторів збільшується і вони відповідно частково відкриваються, при цьому двадцять п'ятий 39 транзистор частково відкривається, а двадцять шостий 40 транзистор частково закривається, різницевий колекторний струм двадцять п'ятого 39 і двадцять шостого 40 транзисторів протікає на вихід через вихідну шину 42, відповідно вісімнадцятий 26 транзистор частково відкривається, а дев'ятнадцятий 27 транзистор частково закривається, при цьому різницевий колекторний струм вісімнадцятого 26 і дев'ятнадцятого 27 транзисторів через шину зворотного зв'язку потрапляє на до резистора шини нульового потенціалу 24, а далі через резистор масштабу повертається на вхід схеми 1.

Якщо вхідний струм витікає через вхідну шину на вхід, то четвертий 4 транзистор частково відкривається, а третій З транзистор частково закривається, при цьому базовий струм сьомого 6 транзистора зменшується і він частково закривається, а базовий струм восьмого 10 транзистора збільшується і він частково відкривається, тринадцятий 19 транзистор частково відкривається, а шістнадцятий 22 транзистор частково закривається, при цьому базовий струм одинадцятого 16, чотирнадцятого 20 транзисторів збільшується і вони частково відкриваються, а базовий струм дванадцятого 17, п'ятнадцятого 21 транзисторів зменшується і вони відповідно частково закриваються, при цьому двадцять шостий 40 транзистор частково відкривається, а двадцять п'ятий 39 транзистор частково закривається, різницевий колекторний струм двадцять п'ятого 39 і двадцять шостого 40 транзисторів протікає на вихід через вихідну шину 42, відповідно дев'ятнадцятий 27 транзистор частково відкривається, а вісімнадцятий 26 транзистор частково закривається, при цьому різницевий колекторний струм вісімнадцятого 26 і дев'ятнадцятого 27 транзисторів через шину зворотного зв'язку потрапляє на до резистора шини нульового потенціалу 24, а далі через резистор масштабу повертається на вхід схеми 1.

Перше 2, друге 5, третье 11, четверте 14, п'яте 18, шосте 23, сьоме 31 джерела струму утворюють схему задання режимів по постійному струму каскадів схеми.

Перший 7, третій 3, сьомий 6 та другий 9, четвертий 4 та восьмий 10 транзистори утворюють вхідний каскад на основі відбивачів Вілсона. Дев'ятий 12, десятий 13, одинадцятий 16, дванадцятий 17, тринадцятий 19, чотирнадцятий 20, п'ятнадцятий 21, шістнадцятий 22 транзистори утворюють проміжний підсилювальний каскад.

Відбивачі Вілсона, які утворені на п'ятому 29, сімнадцятому 25, вісімнадцятому 26 та бо шостому 33, дев'ятнадцятому 27, двадцятому 28 транзисторах слугують для роботи від'ємного зовнішнього зворотного зв'язку та за рахунок його глибини дозволяють масштабувати коефіцієнт передачі по струму, який задається на резисторі масштабу 15 та резисторі шини нульового потенціалу 24.

Двадцять перший 30, двадцять третій 34, двадцять четвертий 35, двадцять п'ятий 39 та двадцять другий 32, двадцять шостий 40, двадцять сьомий 36, двадцять восьмий 37 транзистори утворюють модифіковані відбивачі Вілсона, з яких складається вихідний каскад, по якому сигнал прямує до вихідної шини 42, шина нульового потенціалу 8 та шина додатного живлення 38 та шина від'ємного живлення 41 слугують для забезпечення режиму по напрузі каскадів схеми.

Claims (1)

1. ФОРМУЛА КОРИСНОЇ МОДЕЛІ Двотактний підсилювач постійного струму, що містить два джерела струму, шини додатного і від'ємного живлення, вхідну і вихідну шини, шину нульового потенціалу, шість транзисторів, причому вхідну шину з'єднано з емітерами третього і четвертого транзисторів відповідно, бази третього і четвертого транзисторів з'єднано з базами та колекторами першого і другого транзисторів відповідно, емітери першого і другого транзисторів об'єднано та з'єднано з шиною нульового потенціалу, другі виводи першого і другого джерел струму та емітери п'ятого і шостого транзисторів з'єднано з шинами додатного і від'ємного живлення відповідно, який відрізняється тим, що введено двадцять два транзистори та п'ять джерел струму, резистор масштабу та резистор шини нульового потенціалу, причому перший вивід першого джерела струму з'єднано з базою сьомого та колектором третього транзисторів, перший вивід другого джерела струму з'єднано з базою восьмого та колектором четвертого транзисторів, емітер сьомого транзистора з'єднано з колектором першого транзистора, емітер восьмого транзистора з'єднано з колектором другого транзистора, перший вивід четвертого та шостого джерел струму з'єднано з шиною від'ємного живлення, другий вивід третього та п'ятого джерел струму з'єднано з шиною додатного живлення, емітер сімнадцятого транзистора з'єднано з шиною додатного живлення, емітер двадцятого транзистора з'єднано з шиною від'ємного живлення, перший вивід третього джерела струму з'єднано з колекторами сьомого та дев'ятого транзисторів та базою тринадцятого транзистора, другий вивід четвертого джерела струму з'єднано з колекторами восьмого та десятого транзисторів та базою шістнадцятого транзистора, емітери дев'ятого та десятого транзисторів об'єднані між собою, база дев'ятого транзистора з'єднана з емітерами одинадцятого, тринадцятого та чотирнадцятого транзисторів, база десятого транзистора з'єднана з емітерами дванадцятого, п'ятнадцятого та шістнадцятого транзисторів, бази одинадцятого та дванадцятого транзисторів об'єднані та з'єднані з шиною нульового потенціалу, колектори одинадцятого, чотирнадцятого, двадцять другого транзисторів об'єднано та з'єднано з базою двадцять сьомого транзистора та першим виводом сьомого джерела струму, колектори дванадцятого, п'ятнадцятого та двадцять першого транзисторів об'єднані та з'єднані з базою двадцять четвертого транзистора та другим виводом сьомого джерела струму, колектори тринадцятого, двадцять третього, двадцять п'ятого транзисторів об'єднано та з'єднано з базами двадцять першого і двадцять третього та емітером двадцять четвертого транзисторів та з'єднані з першим виводом п'ятого джерела струму, колектор двадцять четвертого транзистора з'єднаний з базою двадцять п'ятого транзистора, колектори шістнадцятого, двадцять шостого, двадцять восьмого транзисторів об'єднані та з'єднані з базами двадцять другого, двадцять восьмого транзисторів та емітером двадцять сьомого транзистора та з'єднані з другим виводом шостого джерела струму, база двадцять шостого транзистора з'єднана з колектором двадцять сьомого транзистора, емітери двадцять другого та двадцять восьмого транзисторів об'єднано та з'єднано з колектором шостого транзистора та базою дев'ятнадцятого транзистора, бази шостого та двадцятого транзисторів об'єднано та з'єднано з емітером дев'ятнадцятого та колектором двадцятого транзисторів, емітери двадцять першого, двадцять третього транзисторів об'єднано та з'єднано з базою вісімнадцятого та колектором п'ятого транзисторів, бази п'ятого та сімнадцятого транзисторів об'єднано та з'єднано з колектором сімнадцятого та емітером вісімнадцятого транзисторів, колектори вісімнадцятого та дев'ятнадцятого транзисторів об'єднані та з'єднані з резистором шини нульового потенціалу та резистором масштабу, резистор шини нульового потенціалу з'єднаний з шиною нульового потенціалу, резистор масштабу з'єднано з вхідною шиною, емітери двадцять п'ятого та двадцять шостого транзисторів об'єднані та з'єднані з вихідною шиною.