UA141391U - Буфер напруги - Google Patents

Буфер напруги Download PDF

Info

Publication number
UA141391U
UA141391U UAU201908721U UAU201908721U UA141391U UA 141391 U UA141391 U UA 141391U UA U201908721 U UAU201908721 U UA U201908721U UA U201908721 U UAU201908721 U UA U201908721U UA 141391 U UA141391 U UA 141391U
Authority
UA
Ukraine
Prior art keywords
transistors
transistor
base
collector
emitters
Prior art date
Application number
UAU201908721U
Other languages
English (en)
Inventor
Олексій Дмитрович Азаров
Максим Романович Обертюх
Олексій Ярославович Стахов
Денис Володимирович Лизогуб
Original Assignee
Вінницький Національний Технічний Університет
Винницкий Национальний Технический Университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Вінницький Національний Технічний Університет, Винницкий Национальний Технический Университет filed Critical Вінницький Національний Технічний Університет
Priority to UAU201908721U priority Critical patent/UA141391U/uk
Publication of UA141391U publication Critical patent/UA141391U/uk

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Буфер напруги містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, Бази другого та третього транзисторів з'єднані з вхідною шиною, а емітери другого та третього транзисторів з'єднано з емітерами першого та четвертого транзисторів відповідно. Колектори першого та четвертого транзисторів з'єднано з шинами додатного та від'ємного живлення через перше та друге джерела струму та базами п'ятого та восьмого транзисторів відповідно. Колектори п'ятого та восьмого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно. Колектор шостого транзистора з'єднано з емітером п'ятого, а колектор сьомого транзистора з'єднано з емітером восьмого. Додатково введено ще вісім транзисторів. Бази другого та третього транзисторів з'єднано з колекторами дев'ятого та десятого транзисторів відповідно. Колектори другого та третього транзисторів з'єднано з емітерами чотирнадцятого та тринадцятого транзисторів відповідно. Базу першого транзистора, емітери дев'ятого та одинадцятого, колектор тринадцятого, базу та емітер шостого з'єднано між собою. База та колектор одинадцятого транзистора з'єднані з базою тринадцятого та дев'ятого, емітер шостого та п'ятнадцятого з'єднано між собою. Базу та колектор п'ятнадцятого транзистора з'єднано з базою та колектором шістнадцятого транзистора та вихідною шиною. Базу четвертого транзистора, емітери десятого та дванадцятого, колектор чотирнадцятого, база та колектор сьомого транзистора з'єднано між собою, базу та колектор дванадцятого транзистора - з базою десятого та чотирнадцятого транзисторів, емітери сьомого та шістнадцятого транзисторів з'єднано між собою.

Description

Корисна модель належить до імпульсної техніки і може бути використана в аналого- цифрових перетворювачах і цифрових вимірювальних приладах.
Відомий буферний каскад (патент України Мо 1589, МПК НОЗК 5/22, 2058 1/00, опубл. 17.06.2006, бюл. Мо 7), який містить дванадцять транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини. Вхідна шина з'єднана з базами четвертого та п'ятого транзисторів, колектори яких з'єднані з колекторами шостого та третього транзисторів відповідно та емітерами сьомого та другого транзисторів відповідно. База та колектор першого транзистора об'єднані і приєднані до шини додатного живлення через перше джерело струму, а також до бази другого транзистора. База сьомого транзистора з'єднана з шиною від'ємного живлення через друге джерело струму. Колектори другого та сьомого транзисторів з'єднані з шинами додатного та від'ємного живлення відповідно. Емітер восьмого транзистора з'єднаний з базою сьомого транзистора та першим виводом другого джерела струму. Емітери дев'ятого та десятого транзисторів з'єднані з емітерами четвертого та п'ятого транзисторів відповідно. Бази та колектори дев'ятого та десятого транзисторів з'єднані з базами третього та шостого транзисторів відповідно. База та колектор дев'ятого транзистора з'єднані з емітером першого транзистора. База та колектор десятого транзистора з'єднані з базою та колектором восьмого транзистора. Емітери третього та шостого транзисторів з'єднані з емітерами одинадцятого та дванадцятого транзисторів відповідно. Бази і колектори одинадцятого та дванадцятого транзисторів з'єднані з вихідною шиною.
Недоліком цього технічного рішення є низька точність роботи, обумовлена різницею базових струмів вхідного каскаду.
Найближчим аналогом є буферний пристрій (Бахтиаров Г.Д., Малинин В.В., Школин В.П.
Аналого-цифровье преобразователи / Под ред. Г.Д. Бахтиарова. - М.: Советское радио, 1980. - 280 с. ил. Рис. 6.28 на сторінці 150), який містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини. Бази другою та третього транзисторів з'єднано з вхідною шиною. Емітери другого та третього транзисторів з'єднано з емітерами першого та четвертого транзисторів відповідно, та з базами шостого та сьомого транзисторів відповідно, колектори другого та третього транзисторів з'єднано з колекторами сьомого та шостого транзисторів відповідно, а також з емітерами восьмого та п'ятого
Зо транзисторів відповідно. Бази та колектори першого та четвертого транзисторів з'єднано з базами п'ятого та восьмого транзисторів відповідно, а також з'єднано з шинами додатного та від'ємного живлення через перше та друге джерела струму відповідно. Колектори п'ятого та восьмого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно. Емітери шостого та сьомого транзисторів з'єднано з вихідною шиною.
Недоліком технічного рішення є низька точність роботи, що обмежує галузь використання пристрою.
В основу корисної моделі поставлено задачу створення буфера напруги, в якому за рахунок введення нових елементів і зв'язків між ними підвищується навантажувальна здатність та точність роботи пристрою, що розширює функціональні можливості.
Поставлена задача вирішується тим, що в буфер напруги, який містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому бази другого та третього транзисторів з'єднані з вхідною шиною, а емітери другого та третього транзисторів з'єднано з емітерами першого та четвертого транзисторів відповідно, колектори першого та четвертого транзисторів з'єднано з шинами додатного та від'ємного живлення через перше та друге джерела струму та базами п'ятого та восьмого транзисторів відповідно, колектори п'ятого та восьмого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, колектор шостого транзистора з'єднано з емітером п'ятого, а колектор сьомого транзистора з'єднано з емітером восьмого, згідно з корисною моделлю, введено вісім транзисторів, причому бази другого та третього транзисторів з'єднано з колекторами дев'ятого та десятого транзисторів відповідно, колектори другого та третього транзисторів з'єднано з емітерами чотирнадцятого та тринадцятого транзисторів відповідно, базу першого транзистора, емітери дев'ятого та одинадцятого, колектор тринадцятого, базу та емітер шостого з'єднано між собою, база та колектор одинадцятого транзистора з'єднані з базою тринадцятого та дев'ятого.
Емітер шостого та п'ятнадцятого з'єднано між собою, базу та колектор п'ятнадцятого транзистора з'єднано з базою та колектором шістнадцятого транзистора та вихідною шиною, базу четвертого транзистора, емітери десятого та дванадцятого, колектор чотирнадцятого базу та колектор сьомого транзистора з'єднано між собою, база та колектор дванадцятого транзистора з'єднані з базою десятого та чотирнадцятого транзисторів, емітери сьомого та шістнадцятого транзисторів з'єднано між собою. 60 Корисна модель пояснюється кресленням, на якому зображена схема буфера напруги.
Буфер напруги містить вхідну 21 та вихідну 22 шини, шістнадцять транзисторів та шини додатного 19 та від'ємного 20 живлення. Бази другого З та третього 4 транзисторів з'єднані з вхідною шиною 21, а емітери другого З та третього 4 транзисторів з'єднано з емітерами першого 2 та четвертого 5 транзисторів відповідно. Колектори першого 2 та четвертого 5 транзисторів з'єднано з шинами додатного 19 та від'ємного 20 живлення через перше 1 та друге 6 джерела струму та базами п'ятого 13 та восьмого 18 транзисторів відповідно. Колектори п'ятого 13 та восьмого 18 транзисторів з'єднано з шинами додатного 19 та від'ємного 20 живлення відповідно. Колектор шостого 14 транзистора з'єднано з емітером п'ятого 13, а колектор сьомого 17 транзистора з'єднано з емітером восьмого 18, введено вісім транзисторів, причому бази другого З та третього 4 транзисторів з'єднано з колекторами дев'ятого 7 та десятого 8 транзисторів відповідно. Колектори другого З та третього 4 транзисторів з'єднано з емітерами чотирнадцятого 12 та тринадцятого 11 транзисторів відповідно. Базу першого 2 транзистора, емітери дев'ятого 7 та одинадцятого 9, колектор тринадцятого 11, базу та емітер шостого 14 з'єднано між собою. База та колектор одинадцятого 9 транзистора з'єднані з базою тринадцятого 11 та дев'ятого 7. Емітер шостого 12 та п'ятнадцятого 15 з'єднано між собою. Базу та колектор п'ятнадцятого 15 транзистора з'єднано з базою та колектором шістнадцятого 16 транзистора та вихідною шиною 22. Базу четвертого 5 транзистора, емітери десятого 8 та дванадцятого 10, колектор чотирнадцятого 12 база та колектор сьомого 17 транзистора з'єднано між собою. База та колектор дванадцятого 10 транзистора з'єднані з базою десятого 8 та чотирнадцятого 12 транзисторів. Емітери сьомого 17 та шістнадцятого 16 транзисторів з'єднано між собою.
Працює пристрій таким чином: вхідний сигнал від джерела вхідної напруги подається на вхідну шину 21. При цьому, якщо ця напруга збільшується, то другий транзистор З призакривається, а третій транзистор 4 привідкривається. При цьому перший транзистор 2 призакривається, а четвертий транзистор 5 привідкривається. Це призведе до того, що струм з першого джерела струму 1 перерозподіляється в базу одинадцятого транзистора 13 і привідкриває його. Струм від другого джерела струму 6 розподіляється в базу шістнадцятого транзистора 18 і призакриває його. При цьому струм від шини додатного живлення 19 через одинадцятий транзистор 13 збільшується, привідкриває дванадцятий 14 та тринадцятий 15
Зо транзистори і витікає через вихідну шину 22. Потенціал вихідної шини 22 збільшується. Через призакритий шістнадцятий транзистор 18, струм з шини від'ємного живлення 20 зменшується і відповідно струм через призакриті чотирнадцятий 16 та п'ятнадцятий 17 транзистори також зменшується. Колекторний струм від другого транзистора З протікає через емітерний перехід десятого транзистора 12 і через колектор восьмого транзистора 10. Відбивач струму, побудований на шостому 8 та восьмому 10 транзисторах, генерує колекторний струм який витікає з бази другого транзистора 3. Колекторний струм другого транзистора 3 витікає з емітера дев'ятого транзистора 11 і формує його базовий струм, який протікає через сьомий транзистор 9. Далі колекторний струм відбивача струму, побудованого на п'ятому 7 та сьомому 9 транзисторах, втікає в базу другого транзистора 3. Точність компенсації базових струмів другого З та третього 4 транзисторів залежить від ідентичності статичних характеристик третього 4 та дев'ятого 11, п'ятого 7 та сьомого 9 транзисторів, а також ідентичності другого 3, десятого 12, шостого 8 та восьмого 10 транзисторів.
Шини додатного 19 та від'ємного 20 живлення забезпечують живлення схеми напругою 10
В та -10 В відповідно.

Claims (1)

  1. ФОРМУЛА КОРИСНОЇ МОДЕЛІ Буфер напруги, який містить вісім транзисторів, два джерела струму, шини додатного та від'ємного живлення, вхідну та вихідну шини, причому бази другого та третього транзисторів з'єднані з вхідною шиною, а емітери другого та третього транзисторів з'єднано з емітерами першого та четвертого транзисторів відповідно, колектори першого та четвертого транзисторів з'єднано з шинами додатного та від'ємного живлення через перше та друге джерела струму та базами п'ятого та восьмого транзисторів відповідно, колектори п'ятого та восьмого транзисторів з'єднано з шинами додатного та від'ємного живлення відповідно, колектор шостого транзистора з'єднано з емітером п'ятого, а колектор сьомого транзистора з'єднано з емітером восьмого, який відрізняється тим, що введено вісім транзисторів, причому бази другого та третього транзисторів з'єднано з колекторами дев'ятого та десятого транзисторів відповідно, колектори другого та третього транзисторів з'єднано з емітерами чотирнадцятого та тринадцятого транзисторів відповідно, база першого транзистора, емітери дев'ятого та одинадцятого, 60 колектор тринадцятого, базу та емітер шостого з'єднано між собою, база та колектор одинадцятого транзистора з'єднані з базою тринадцятого та дев'ятого, емітер шостого та п'ятнадцятого з'єднано між собою, базу та колектор п'ятнадцятого транзистора з'єднано з базою та колектором шістнадцятого транзистора та вихідною шиною, базу четвертого транзистора, емітери десятого та дванадцятого, колектор чотирнадцятого, базу та колектор сьомого транзистора з'єднано між собою, базу та колектор дванадцятого транзистора - з базою десятого та чотирнадцятого транзисторів, емітери сьомого та шістнадцятого транзисторів з'єднано між собою. ї Не а виникне М 1 Х гання зд в ГонН-» 1 З ож ше ОК Н 1 Н і м В : | Ка і Ні ! В ли юю ! ! Ь, г копне спевекнєкеннкя Я її в Ф с. :
UAU201908721U 2019-07-19 2019-07-19 Буфер напруги UA141391U (uk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
UAU201908721U UA141391U (uk) 2019-07-19 2019-07-19 Буфер напруги

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
UAU201908721U UA141391U (uk) 2019-07-19 2019-07-19 Буфер напруги

Publications (1)

Publication Number Publication Date
UA141391U true UA141391U (uk) 2020-04-10

Family

ID=71118264

Family Applications (1)

Application Number Title Priority Date Filing Date
UAU201908721U UA141391U (uk) 2019-07-19 2019-07-19 Буфер напруги

Country Status (1)

Country Link
UA (1) UA141391U (uk)

Similar Documents

Publication Publication Date Title
UA141391U (uk) Буфер напруги
UA140196U (uk) Буфер напруги
UA140786U (uk) Буфер напруги
UA140843U (uk) Двотактний симетричний підсилювач струму
UA126456U (uk) Двотактний підсилювач постійного струму
UA135679U (uk) Буферний каскад
UA135903U (uk) Буферний каскад
UA133085U (uk) Буферний каскад
UA133088U (uk) Буферний каскад
UA127376U (uk) Двотактний підсилювач постійного струму
UA120004U (uk) Двотактний симетричний підсилювач струму
UA120008U (uk) Двотактний симетричний підсилювач струму
UA119336U (uk) Двотактний симетричний підсилювач струму
UA127217U (uk) Двотактний підсилювач постійного струму
UA134625U (uk) Двотактний симетричний підсилювач струму
UA136106U (uk) Підсилювач постійного струму
UA142772U (uk) Буферний каскад
UA119997U (uk) Двотактний симетричний підсилювач струму
UA24882U (en) Buffer amplifier
UA120312U (uk) Двотактний симетричний підсилювач струму
UA129201U (uk) Двотактний симетричний підсилювач струму
UA134626U (uk) Двотактний симетричний підсилювач струму
UA134415U (uk) Двотактний симетричний підсилювач струму
UA30183U (en) Buffer cascade
UA140841U (uk) Буферний каскад