UA118713U

UA118713U - Формувач послідовності імпульсів типу меандр з програмованою тривалістю

Info

Publication number: UA118713U
Application number: UAU201701448U
Authority: UA
Inventors: Микола Григорович Коробков; Олена Миколаївна Коробкова; Васілій Грігорьєвіч Рубанов; Вячеслав Сергійович Харченко
Original assignee: Національний Аерокосмічний Університет Ім. М.Є. Жуковського "Харківський Авіаційний Інститут"
Priority date: 2017-02-16
Filing date: 2017-02-16
Publication date: 2017-08-28

Abstract

Формувач послідовності імпульсів типу меандр з програмованою тривалістю, який містить два двійкових лічильники, перший із яких налагоджено на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; два елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; стартостопний пристрій, який містить синхронний D-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому перший вхід першого елемента АБО з'єднано з виходом D-тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом D-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І сполучений зі входом асинхронної установки D-тригера в нульовий стан; вихід другого елемента І з'єднаний зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід першого лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід D-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника утворюють входи програмування формувача на задані часові параметри вихідних імпульсів, причому введено перший, другий і третій елементи XOR, які утворюють перетворювач двійкового коду 8421 у код Грея, а перший лічильник виконаний за схемою лічильника з послідовністю сусідніх станів, закодованих у коді Грея (0000-1000-1001-1011-1010-1110-1111-1101-1100-0100-0101-0111-0110-0010-0011-0001-0000), сумарна кількість переходів елементів якого із одного стану у протилежний у циклі приблизно у два рази менше; другий лічильник виконаний однорозрядним (JK- тригер зі входом асинхронної установки у нульовий стан), при цьому перший вхід першого елемента XOR утворює вхід молодшого розряду програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід першого елемента XOR і перший вхід другого елемента XOR утворюють вхід другого розряду програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід другого елемента XOR і перший вхід третього елемента XOR утворюють вхід третього розряду програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід третього елемента XOR і вхід старшого розряду даних при синхронному завантаженні першого лічильника утворюють вхід старшого розряду програмування формувача на задану тривалість вихідних імпульсів, вихід першого елемента XOR з'єднано зі входом молодшого розряду даних при синхронному завантаженні першого лічильника, вихід другого елемента XOR з'єднано зі входом другого розряду даних при синхронному завантаженні першого лічильника, вихід третього елемента XOR з'єднано зі входом третього розряду даних при синхронному завантаженні першого лічильника; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу переходу другого лічильника (входами J і K JK-тригера) і входом дозволу синхронного паралельного завантаження першого лічильника; вихід JK-тригера, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО; тактовий вхід JK-тригера з'єднано зі входом формувача; вхід асинхронної установки JK-тригера у нульовий стан з'єднано з виходом другого елемента І.

Description

на задану тривалість вихідних імпульсів, вихід першого елемента ХОР з'єднано зі входом молодшого розряду даних при синхронному завантаженні першого лічильника, вихід другого елемента ХОВ з'єднано зі входом другого розряду даних при синхронному завантаженні першого лічильника, вихід третього елемента ХОВ з'єднано зі входом третього розряду даних при синхронному завантаженні першого лічильника; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу переходу другого лічильника (входами . і К УК-тригера) і входом дозволу синхронного паралельного завантаження першого лічильника; вихід УК-тригера, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО; тактовий вхід ОК-тригера з'єднано зі входом формувача; вхід асинхронної установки УК-тригера у нульовий стан з'єднано з виходом другого елемента І.

І з о СНО си Ше

В Б Ши ре їх У т 2 ії фей » кВ їх рені

ОВТ Мою З І

ШІ ШИ» ЖЕ

К І дджюжннй ЯН: Ї їі : ше ш

НН. ср рення

СЯ ДН

Ше З Її ще й. шк

СБ лях ТУ Е ЩЕ інн ТУ : :

Що Ге 1 і зу ік ні :

ФГ. ї

Корисна модель належить до імпульсної техніки і призначена для формування імпульсів типу меандр з програмованою тривалістю.

Відомі формувачі імпульсів типу меандр з програмованою тривалістю (патенти України на корисну модель Мо Мо 57976, 5797, 58272, 59473, 59481, 62967, 63177). Недолік відомих пристроїв - складність внутрішньої структури, що обумовлено необхідністю використання двох багаторозрядних двійкових лічильників.

Найбільш близьким за технічною суттю і результатом, що досягається, є формувач послідовності імпульсів типу меандр з програмованою тривалістю (патент України на корисну модель Мо 53542, бюл. Мо 19, 2010), який містить два двійкових лічильники, перший з яких налагоджено на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; два елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; стартостопний пристрій, який містить синхронний Ю-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому перший вхід першого елемента АБО з'єднано з виходом Ю-тригера; вихід першого елемента

АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом О-тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента І сполучений зі входом асинхронної установки ЮО-тригера у нульовий стан; вихід другого елемента | з'єднаний зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід першого лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід Ю-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів.

Недолік відомого пристрою обумовлено використанням двійкових лічильників, споживана потужність яких залежить від сумарної кількості переходів його елементів із одного стану у протилежний у циклі і сумарної кількості розрядів.

В основу корисної моделі поставлено задачу зменшення споживаної потужності.

Поставлена задача вирішується тим, що в формувач послідовності імпульсів типу меандр з програмованою тривалістю, який містить два двійкових лічильники, перший із яких має вхід подачі імпульсів синхронізації, вхід дозволу паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; два елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; стартостопний пристрій, який містить синхронний О-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому перший вхід першого елемента АБО з'єднано з виходом ЮО- тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом О- тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента | сполучений зі входом асинхронної установки Ю-тригера у нульовий стан; вихід другого елемента І! з'єднаний зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід першого лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід ЮО-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника утворюють входи програмування формувача на задані часові параметри вихідних імпульсів, відповідно до корисної моделі введено перший, другий і третій елементи ХОВ, які утворюють перетворювач двійкового коду 8421 у код Грея, а перший лічильник виконаний за схемою лічильника з послідовністю сусідніх станів, закодованих у коді Грея (0000-1000-1001-1011-1010- 1110-1111-1101-1100-0100-0101-0111-0110-0010-0011-0001-0000), сумарна кількість переходів елементів якого із одного стану у протилежний у циклі приблизно у два рази менше; другий лічильник виконаний однорозрядним (УК-тригер зі входом асинхронної установки у нульовий стан), при цьому перший вхід першого елемента ХОВ утворює вхід молодшого розряду програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід першого елемента ХОМ і перший вхід другого елемента ХОМК утворюють вхід другого розряду програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід другого елемента ХОК і перший вхід третього елемента ХОКВ утворюють вхід третього розряду програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід третього елемента ХОРВ і вхід старшого розряду даних при синхронному бо завантаженні першого лічильника утворюють вхід старшого розряду програмування формувача на задану тривалість вихідних імпульсів, вихід першого елемента ХОВ з'єднано зі входом молодшого розряду даних при синхронному завантаженні першого лічильника, вихід другого елемента ХОВ з'єднано зі входом другого розряду даних при синхронному завантаженні першого лічильника, вихід третього елемента ХОВ з'єднано зі входом третього розряду даних при синхронному завантаженні першого лічильника; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу переходу другого лічильника (входами . і К ОК-тригера) і входом дозволу синхронного паралельного завантаження першого лічильника; вихід дК-тригера, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО; тактовий вхід УК-тригера з'єднано зі входом формувача; вхід асинхронної установки УК-тригера у нульовий стан з'єднано з виходом другого елемента І.

На фіг. 1 приведена схема формувача.

Формувач містить: лічильник, виконаний за схемою лічильника з послідовністю сусідніх станів, закодованих у коді Грея з послідовністю переходів 0000-1000-1001-1011-1010-1110-1111- 1101-1100-0100-0101-0111-0110-0010-0011-0001-0000, який має вхід подачі тактових імпульсів

С, вхід дозволу синхронного паралельного завантаження | і входи подачі завантажуваних даних 03020100, вхід дозволу режиму лічби Ро, вхід асинхронної установки у нульовий стан В, вихід переповнювання Ра; ОК-тригер 2 зі входом асинхронної установки у нульовий стан В; синхронний ЮО-тригер З зі входом асинхронної установки у нульовий стан В; перший 4 і другий 5 елементи І; перший 6 і другий 7 елементи АБО; перший 8, другий 9 і третій 10 елементи ХОВ; ланцюжок, що складається з послідовно з'єднаних резистора 11 і конденсатора 12.

Загальна точка послідовно сполучених резистора 11 і конденсатора 12 сполучена з інформаційним входом ЮО-тригера 3, з одним входом елемента 4 і з одним входом елемента 5.

Другий вхід елемента 4 утворює вхід подачі імпульсів зупинки (Сіор) формування вихідних імпульсів; вихід елемента 4 з'єднано зі входом асинхронної установки Ю-тригера З у нульовий стан. Другий вхід елемента 5 з'єднано з виходом елемента 6, один зі входів якого з'єднано з виходом /К- тригера 2, а другий - з виходом Ю-тригера 3.

Виходи другого (С1), третього (02) і четвертого (Оз) розрядів лічильника 1 з'єднано зі входами елемента АБО 7, вихід якого з'єднано зі входом дозволу переходу лічильника 2

Зо (входами У і К ОК-тригера) і входом дозволу синхронного паралельного завантаження (Її) лічильника 1. Вихід УК-тригера 2, який утворює вихід (Е) формувача, з'єднано з другим входом елемента АБО 6.

Входи В-Бзр2бібо утворюють входи програмування формувача на задану тривалість імпульсів і паузи на виході формувача.

Перший вхід елемента ХО 8 утворює вхід молодшого розряду (бо) програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід елемента

ХО 8 і перший вхід елемента ХОН 9 утворюють вхід другого розряду (бі) програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід елемента

ХО 9 і перший вхід елемента ХОВ 10 утворюють вхід третього розряду (рг2) програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід елемента

ХО 10 і вхід старшого розряду (Оз) даних при синхронному завантаженні першого лічильника утворюють вхід старшого розряду (бз) програмування формувача на задану тривалість вихідних імпульсів, вихід елемента ХОВ 8 з'єднано зі входом о даних при синхронному завантаженні першого лічильника, вихід елемента ХОН 9 з'єднано зі входом Ої даних при синхронному завантаженні першого лічильника, вихід елемента ХОВ 10 з'єднано зі входом О2 даних при синхронному завантаженні першого лічильника.

Тактові входи С лічильника 1 і ОК-тригера 2 сполучені між собою, утворюючи вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора.

Тактовий вхід С тригера З утворює вхід подачі імпульсів запуску (їай) формування вихідних імпульсів

Формувач призначений для формування послідовності імпульсів типу меандр з перенастроюваною тривалістю.

Працює формувач в наступній послідовності. Наявність ланцюжка, що складається із поєднаних послідовно резистора 11 і конденсатора 12, підключеного до шини живлячої напруги

ЖЕ, при включенні джерела живлення протягом деякого проміжку часу формує рівень логічного нуля на входах елементів 4 та 5, забезпечуючи формування рівня логічного нуля на їхніх виходах, приєднаних до входів Р асинхронної установки у нульовий стан лічильника 1 і тригерів 2, З.

Після закінчення перехідного процесу, пов'язаного з включенням джерела живлення, бо тригери і лічильник переходять у нульовий стан, формуючи рівень логічного нуля відповідно на виходах тригерів 2, З і на виходах лічильника 1, що веде до формування рівня логічного нуля на виході елемента АБО 6, який з'єднано зі входом елемента 5, що забезпечує рівень логічного нуля на входах В асинхронної установки у нульовий стан лічильника 1 і тригера 2 і по закінченні перехідного процесу, пов'язаного із зарядом конденсатора 12. Оскільки режим асинхронної установки лічильника 1 і тригера 2 у нульовий стан має пріоритет відносно до всіх останніх режимів, то доти, поки на вході елемента 6 (а отже і на його виході) зберігатиметься рівень логічного нуля, нульовий стан лічильника і тригера 2 залишатиметься незмінним, тобто залишатиметься незмінним нульове значення на виході формувача.

Під час вступу імпульсу запуску (5іап) на тактовий вхід С тригера З по його фронту тригер переходить в одиничний стан (0-1), формуючи рівень логічної одиниці на виході елемента АБО б, а отже на вході та виході елемента 5, що забезпечує рівень логічної одиниці на входах В лічильника 1 і тригера 2, знімаючи блокування. Нульове значення сигналу з виходу елемента 7, яке надходить на входи 0) і К ОК-тригера 2 і вхід дозволу синхронного паралельного завантаження (І) лічильника 1, готує ОК-тригер до переходу в одиничний стан, а лічильник 1 до прийому інформації зі входів Юо-Юз.

І тоді під час вступу першого (після закінчення перехідного процесу, пов'язаного із зняттям блокування) тактового імпульсу С по його фронту відбувається паралельне завантаження лічильника 1 значеннями сигналів, що сформовані на виходах елементів ХОН. У результаті цього переходу сигнал на виході елемента 7 дорівнює рівню логічної одиниці, що веде до заборони режиму синхронного паралельного завантаження, дозволу режиму лічби (переходу) лічильника І і до заборони переходу тригера 2. Під час вступу подальших тактових імпульсів, вміст лічильника 1 змінюється в відповідності до алгоритму його функціонування, а одиничний стан тригера 2 залишається незмінним, доти, поки вміст лічильника 1 не стане рівним 0001, що веде до формування нульового значення на виході елемента 7. В результаті цього переходу лічильник 1 знову перейде у режим завантаження, а тригер 2-у режим переходу. І тоді під час вступу наступного тактового імпульсу по його фронту знову відбувається паралельне завантаження лічильника 1 значеннями сигналів, що сформовані на входах Оо-ЮОз, і перехід тригера 2 у нульовий стан, формуючи нульове значення на виході формувача. Надалі всі процеси повторюються.

Таким чином, після закінчення перехідного процесу, пов'язаного із зняттям блокування, під час вступу на вхід С формувача періодичної послідовності імпульсів з періодом Т на прямому виході тригера 2, тобто на виході формувача, генерується періодична послідовність імпульсів типу меандр, кратних періоду вхідних імпульсів, часові параметри яких (тривалість імпульсу, що дорівнює тривалості паузи) визначаються значенням управляючого слова В.

Зупинка процесу формування вихідної послідовності імпульсів здійснюється подачею імпульсу, відповідного рівню логічного нуля, на вхід зупинки (Стор), що формує активний рівень сигналу на вході А асинхронної установки Ю-тригера З, що призводить до переходу його у нульовий стан (0-0). Імпульс 5іор, як правило, асинхронний відносно до імпульсів зовнішнього генератора і до стану тригера 2.

Якщо у момент вступу тактового імпульсу тригер 2 знаходитиметься у нульовому стані, то при переході ЮО-тригера З у нульовий стан на входах елемента б і його виході буде сформований рівень логічного 0, обумовлюючи рівень логічного нуля на вході та виході елемента 5, що призведе до переходу лічильника 1 у нульовий стан, а отже, до припинення процесу генерації.

Якщо у момент вступу тригер 2 знаходитиметься в одиничному стані, формуючи рівень логічної одиниці на виході формувача, з'єднаного зі входом елемента 6, обумовлюючи рівень логічної одиниці на його виході, приєднаного до входу елемента 5, припинення генерації не станеться, оскільки на другому вході цього елемента також рівень логічної одиниці, визначуваний напругою на конденсаторі 11, який зарядився при включенні джерела живлення, то на виході елемента 5, а отже, і на входах КВ лічильника 1 буде рівень логічної одиниці. Звідси витікає, що у момент вступу імпульсу припинення генерації не станеться, обумовлюючи тим самим запобігання спотворенню останнього імпульсу у вихідній послідовності. | тільки зі вступом подальших імпульсів, коли відбуватиметься перехід тригера 2 у нульовий стан, на виході елемента 6 буде сформований рівень логічного 0, обумовлюючи рівень 0 на вході та виході елемента 5, що приведе до переходу лічильника 1 у нульовий стан, а отже, до припинення процесу генерації. Зі вступом наступного імпульсу запуску усі процеси повторюються.

На фіг. 2 приведений граф переходів формувача, що складається з двох кілець (верхнє кільце - граф переходів лічильника 1, нижнє кільце - граф переходів тригера 2) із загальною бо вершиною, відповідною нульовому стану лічильника і тригера 2, а на фіг. З - епюри, що пояснюють роботу для варіанта програмування 8-4, визначаючого часові параметри вихідної періодичної послідовності імпульсів -- ї-їи-4т.

На відміну від відомого пристрою зменшення кількості (до одного) розрядів другого лічильника і заміна першого лічильника на лічильник, працюючий у коді Грея, дозволило знизити споживану потужність.

Claims

ФОРМУЛА КОРИСНОЇ МОДЕЛІ Формувач послідовності імпульсів типу меандр з програмованою тривалістю, який містить два двійкових лічильники, перший із яких налагоджено на режим віднімання, що має вхід подачі імпульсів синхронізації, вхід дозволу паралельного завантаження і входи подачі даних при завантаженні, вхід дозволу режиму лічби, вхід асинхронної установки у нульовий стан, вихід переповнювання; два елементи АБО; ланцюжок, що складається з послідовно з'єднаних резистора і конденсатора, підключеного до джерела живлення; стартостопний пристрій, який містить синхронний О-тригер зі входом асинхронної установки у нульовий стан, перший і другий двовходові елементи І; при цьому перший вхід першого елемента АБО з'єднано з виходом ЮО- тригера; вихід першого елемента АБО з'єднано з першим входом другого елемента І; загальна точка послідовно сполучених резистора і конденсатора з'єднана з інформаційним входом О- тригера, з одним входом першого та другим входом другого елементів І; вихід першого елемента | сполучений зі входом асинхронної установки Ю-тригера в нульовий стан; вихід другого елемента І! з'єднаний зі входами асинхронної установки лічильника у нульовий стан; тактовий вхід першого лічильника утворює вхід формувача - вхід подачі періодичної послідовності імпульсів з виходу зовнішнього генератора; тактовий вхід ЮО-тригера утворює вхід подачі імпульсів запуску; другий вхід першого елемента І утворює вхід подачі імпульсів зупинки формування вихідних імпульсів; входи паралельного завантаження першого лічильника утворюють входи програмування формувача на задані часові параметри вихідних імпульсів, який відрізняється тим, що введено перший, другий і третій елементи ХОВ, які утворюють перетворювач двійкового коду 8421 у код Грея, а перший лічильник виконаний за схемою лічильника з послідовністю сусідніх станів, закодованих у коді Грея (0000-1000-1001-1011-1010- Зо 1110-1111-1101-1100-0100-0101-0111-0110-0010-0011-0001-0000), сумарна кількість переходів елементів якого із одного стану у протилежний у циклі приблизно у два рази менше; другий лічильник виконаний однорозрядним (УК-тригер зі входом асинхронної установки у нульовий стан), при цьому перший вхід першого елемента ХОВ утворює вхід молодшого розряду програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід першого елемента ХОМ і перший вхід другого елемента ХОМК утворюють вхід другого розряду програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід другого елемента ХОК і перший вхід третього елемента ХОК утворюють вхід третього розряду програмування формувача на задану тривалість вихідних імпульсів, сполучені між собою другий вхід третього елемента ХОВ і вхід старшого розряду даних при синхронному завантаженні першого лічильника утворюють вхід старшого розряду програмування формувача на задану тривалість вихідних імпульсів, вихід першого елемента ХОВ з'єднано зі входом молодшого розряду даних при синхронному завантаженні першого лічильника, вихід другого елемента ХОНВ з'єднано зі входом другого розряду даних при синхронному завантаженні першого лічильника, вихід третього елемента ХОВ з'єднано зі входом третього розряду даних при синхронному завантаженні першого лічильника; виходи другого, третього і четвертого розрядів першого лічильника з'єднано зі входами другого елемента АБО, вихід якого з'єднано зі входом дозволу переходу другого лічильника (входами . і К ОК-тригера) і входом дозволу синхронного паралельного завантаження першого лічильника; вихід ОК-тригера, який утворює вихід формувача, з'єднано з другим входом першого елемента АБО; тактовий вхід УК-тригера з'єднано зі входом формувача; вхід асинхронної установки УК-тригера у нульовий стан з'єднано з виходом другого елемента І.

ве о ВК г а ей Ь, Я хи ве й 3 з - | и ЕК: ! З Б ех | Ї і се щ у нерв , і є | є щ щи г. терня ша и ка їх ! 77 Е | а а КУ 4 У ; Ї ши ще

Фіг. ї ХХ убухвтужво вн

Фіг. 2 їз Жадії сни дані ий : М пав аз аес3і1553вІ31853 10, вх БІК і вет з ОЇ : їв ВВ,

Фиг. З