UA115416C2

UA115416C2 - DOMESTIC DEVICE FOR SQUADING

Info

Publication number: UA115416C2
Application number: UAA201612073A
Authority: UA
Inventors: Олександр Валентинович Дрозд; Світлана Григорівна Антощук; Мирослав Олександрович Дрозд; Олександр Олександрович Соколов; Валентин Ігорович Грень
Original assignee: Одеський Національний Політехнічний Університет
Priority date: 2016-11-28
Filing date: 2016-11-28
Publication date: 2017-10-25

Abstract

Винахід належить до обчислювальної техніки, а саме до арифметичних цифрових пристроїв, і може бути використаний в машинобудівних технологіях. Матричний пристрій для піднесення в квадрат містить блок обчислення квадрата числа, при цьому n розрядів 1,…, n входу числа пристрою, де n=2X - розрядність числа, X - ціле додатне число, 2n+1 - просте число, підключено відповідно до n розрядів 1,…, n входу блока обчислення квадрата числа, 2n розрядів 1,…, 2n виходу якого підключено відповідно до 2n розрядів 1,…, 2n виходу результату пристрою згідно з винаходом введено: елемент АБО та блок порівняння, при цьому n розрядів 1,…, n входу числа пристрою підключено відповідно до n входів елемента АБО, вихід якого підключено до першого виходу контролю пристрою, n молодших 1,…,n та n старших n+1,…, 2n розрядів виходу блока обчислення квадрата числа підключено відповідно до n розрядів 1,…, n першого та n розрядів 1,…, n другого входів блока порівняння, вихід якого підключено до другого виходу контролю пристрою. Технічний результат полягає в забезпеченні виявлення відмов з переважним ігноруванням збоїв, що у збоєнечутливих пристроях підтримує високу продуктивність, а також спрощення пристрою.The invention relates to computer engineering, namely arithmetic digital devices, and can be used in engineering. The matrix device for squaring contains a block for calculating the square of a number, with n bits 1, ..., n input of the number of the device, where n = 2X is the bit number, X is an integer, 2n + 1 is a prime number connected in accordance with n bits 1,…, n input of the block of calculating the square of a number, 2n bits 1,…, 2n output of which is connected in accordance with 2n bits 1,…, 2n of the output of the result of the device according to the invention are entered: element OR and a comparison block, while n bits 1 , ..., n The input of the device number is connected according to the n inputs of the OR element whose output is below connected to the first control output of the device, n less than 1,…, n and n higher than n + 1,…, 2n digits of the output of the block of calculating the square of a number connected according to n digits 1,…, n of the first and n digits 1,…, n of the second the inputs of the comparison block, the output of which is connected to the second output of the control device. The technical result is to provide fault detection with a predominant failure ignore, which in high-sensitivity devices maintain high performance, as well as simplify the device.