UA103537U - Формирователь периодической последовательности триимпульсних кодовых серий с программируемыми временными параметрами - Google Patents

Abstract

Формирователь периодической последовательности триимпульсних кодовых серий с программируемыми временными параметрами, который содержит два реверсивные двоичные счетчики, каждый из которых имеет вход подачи импульсов синхронизации, вход отладки на режим суммирования / вычитания, вход разрешения режима счета, вход разрешения синхронного параллельного загрузки и входа подачи данных , вход асинхронной установки в нулевое состояние, выход переполнения; инвертор; первый и второй элементы ИЛИ; цепочка, состоящая из последовательно соединенных резистора и конденсатора; синхронный D-триггер со входом асинхронной установки в нулевое состояние, первый и второй двовходови элементы И, при этом общая точка последовательно соединенных резистора и конденсатора соединена с информационным входом D-триггера, с одним входом первого и второго двухвходовый элемента И; выход первого двухвходовый элемента И соединен со входом асинхронной установки D-триггера в нулевое состояние; второй вход второго элемента И соединен с выходом первого элемента ИЛИ, один из входов которого соединен с выходом D-триггера; выход переполнения первого счетчика, который образует выход формирователя, соединен со входом разрешения режима счета второго счетчика, вторым входом первого элемента ИЛИ, с первым входом второго элемента ИЛИ и входом инвертора, выход которого соединен со входом разрешения режима счета первого счетчика; выход переполнения второго счетчика соединен со входом разрешения режима загрузки второго счетчика и вторым входом второго элемента ИЛИ; входы параллельной загрузки данных первого счетчика образуют входы программирования формирователя на заданную длительность импульсов; входы параллельной загрузки данных второго счетчика образуют входы программирования формирователя на заданную продолжительность паузы между импульсами; выход второго элемента И соединен со входами асинхронной установки счетчиков в нулевое состояние; тактовые входы первого и второго счетчиков соединены между собой, создавая вход формирователя - вход подачи непрерывной периодической последовательности импульсов с выхода внешнего генератора; тактовый вход D-триггера создает вход подачи импульсов запуска; второй вход первого элемента И создает вход подачи импульсов остановки формирования импульсов на выходе, при котором введено: циклический устройство (третий счетчик), выполненный на двух JK-триггерах, первый из которых имеет два входа J, один из которых прямой, второй инверсный, о соединенных по и один инверсный вход K и вход асинхронной установки в нулевое состояние, второй JK-триггер имеет два входа K, один из которых прямой, второй инверсный, объединенных по и один инверсный вход J и вход асинхронной установки в нулевое состояние; при этом, инверсный выход первого JK-триггера соединен с прямым входом K второго JK-триггера; инверсный выход второго JK-триггера соединен с прямым входом J первого JK-триггера; первый, второй, третий, четвертый, пятый и шестой драйверы с Z-состоянием (высокоимпедансным) на выходе, каждый из которых имеет инверсный вход разрешения выхода; одноименные выходы первого, второго и третьего драйверов объединены с соответствующими входами параллельной загрузки данных первого счетчика, при этом входы данных первого драйвера образуют входы программирования формирователя на заданную продолжительность первого импульса в кодовой серии на выходе формирователя, входы данных второго драйвера образуют входы программирования формирователя на заданную продолжительность второго импульса в кодовой серии на выходе формирователя, входы данных третьего драйвера образуют входы программирования формирователя на заданную продолжительность третьего импульса в кодовой серии на выходе формирователя; одноименные выходы четвертого, пятого и шестого драйверов объединены с соответствующими входами параллельной загрузки данных второго счетчика, при этом входы четвертого драйвера образуют входы программирования формирователя на заданную продолжительность первой паузы в кодовой серии на выходе формирователя, входы данных пятого драйвера образуют входы программирования формирователя на заданную продолжительность второй паузы в кодовой серии на выходе формирователя, входы данных шестого драйвера образуют входы программирования формирователя на заданную продолжительность паузы между сериями импульсов; первый, второй и третий двовходови элементы И-НЕ, при этом входы первого элемента И-НЕ соединен с инверсными выходами первого и второго JK-триггеров, входы второго элемента И-НЕ соединены с прямыми выходами первого и второго JK-триггеров , входы третьего элемента и-НЕ соединен с инверсным выходом первого JK-триггера и прямым выходом второго JK-триггера; выход первого элемента И-НЕ соединен с инверсными входами разрешения выхода первого и четвертого