TWM545402U

TWM545402U - 電位轉換器

Info

Publication number: TWM545402U
Application number: TW104220971U
Authority: TW
Inventors: 余建政; 林振漢; 林萬琳
Original assignee: 修平學校財團法人修平科技大學
Priority date: 2015-12-29
Filing date: 2015-12-29
Publication date: 2017-07-11

Description

電位轉換器

本創作係有關一種電位轉換器，尤指利用由一振幅轉換電路(1)以及一控制電晶體(2)所組成，以求獲得精確電位轉換，並且兼具電路結構簡單、使用的電晶體數量較少以及有利於裝置之小型化等多重功效。

電位轉換器係一種用來溝通不同的積體電路(Integrated Circuit，簡稱IC)之間的信號傳遞之電子電路。在許多應用中，當應用系統需將信號從電壓位準較低的核心邏輯傳送到電壓位準較高的週邊裝置時，電位轉換器就負責將低電壓工作信號轉換成高電壓工作信號。

第1圖係顯示一先前技藝(prior art)之一閂鎖型電位轉換器電路，其係使用一第一PMOS(P-channel metal oxide semiconductor，P通道金屬氧化物半導體)電晶體(MP1)、一第二PMOS電晶體(MP2)、一第一NMOS(N-channel metal oxide semiconductor，N通道金屬氧化物半導體)電晶體(MN1)、一第二NMOS電晶體(MN2)及一反相器(INV)來構成一電位轉換器電路，其中，該反相器(INV)的偏壓是第二高電位電壓(VDDL)及地(GND)，而輸入電壓(V(IN))的電位亦在地(GND)與第二高電位電壓(VDDL)之間。輸入電壓(V(IN))及經過反相器(INV)輸出的反相輸入電壓信號分別連接至第一NMOS電晶體(MN1)及第二NMOS電晶體(MN2)的閘極(gate)。因此，在同一時間內，第一NMOS電晶體(MN1)及第二NMOS電晶體(MN2)之中只有一個會導通(ON)。此外，由於第一PMOS電晶體(MP1)和第二PMOS電晶體(MP2)的交叉耦合(cross-coupled)方式，使得當電位轉換器的輸出(OUT)處於一個穩定的狀態時，閂鎖型的電位轉換器中沒有靜態電流(static current)產生。尤其，當第一NMOS電晶體(MN1)關閉(OFF)而第二NMOS電晶體(MN2)導通(ON)時，第一PMOS電晶體(MP1)的閘極電位被拉降(pull down)並使得第一PMOS電晶體(MP1)導通，以致拉升(pull up)第二PMOS電晶體(MP2)的閘極電位而關閉第二PMOS電晶體(MP2)；再者，當第一NMOS電晶體(MN1)導通而第二NMOS電晶體(MN2)關閉時，第二PMOS電晶體(MP2)的閘極電位被拉降並使得第二PMOS電晶體(MP2)導通，以致拉升第一PMOS電晶體(MP1)的閘極電位而關閉第一PMOS電晶體(MP1)。因此，在第一PMOS電晶體(MP1)和第一NMOS電晶體(MN1)之間或第二PMOS電晶體(MP2)和第二NMOS電晶體(MN2)之間就不會存在一個電流路徑。

然而，上述習知電位轉換器在第二PMOS電晶體(MP2)趨近於導通(或關閉)與在第二NMOS電晶體(MN2)趨近於關閉(或導通)的過程中，對於輸出端(OUT)上的電位之拉升及拉降有互相競爭(contention)的現象，因此輸出電壓(V(OUT))在轉變成低電位時速度較慢。此外，考慮當輸入電壓(V(IN))由0伏特改變至1.2伏特時，第一NMOS電晶體(MN1)導通，而第二PMOS電晶體(MP2)的閘極變為低電位，使得第二PMOS電晶體(MP2)導通。所以，輸出為一第一高電位電壓(VDDH)。但是，由於0伏特無法瞬間轉換至1.2伏特，因此，在轉換期間的較低輸入電壓(V(IN))可能無法使第一PMOS電晶體(MP1)、第二PMOS電晶體(MP2)、第一NMOS電晶體(MN1) 及第二NMOS電晶體(MN2)達到完全導通或完全關閉，如此會造成在第一高電位電壓(VDDH)與地(GND)之間存在一靜態電流(static current)，此靜態電流會增加功率的損耗。

再者，閂鎖型的電位轉換器的性能是受到第一高電位電壓(VDDH)的影響，由於第一PMOS電晶體(MP1)和第二PMOS電晶體(MP2)的閘-源極電壓為第一高電位電壓(VDDH)，而第一NMOS電晶體(MN1)和第二NMOS電晶體(MN2)的閘-源極電壓是第二高電位電壓(VDDL)。因此，限制了可以使閂鎖型電位轉換器正常運作的第一高電位電壓(VDDH)的範圍。

第2圖係顯示另一先前技藝之一鏡像型電位轉換器電路，該電位轉換器藉由將第一PMOS電晶體(MP1)和第二PMOS電晶體(MP2)的閘極連接在一起並連接到第一PMOS電晶體(MP1)的汲極，使得第一PMOS電晶體(MP1)和第二PMOS電晶體(MP2)形成電流鏡電路，第一PMOS電晶體(MP1)是處於飽和區，並且其閘極電壓使得飽和電流等於流入第一NMOS電晶體(MN1)之電流，而流經第一PMOS電晶體(MP1)和第二PMOS電晶體(MP2)之電流亦相等。由於鏡像型的電位轉換器的性能是由第一PMOS電晶體(MP1)和第一NMOS電晶體(MN1)的電流來決定，因此，即使輸出的第一高電位電壓(VDDH)改變，電位轉換器的性能也不會有太大的改變。因此，鏡像型的電位轉換器可以適用在各種輸出電壓電路。

然而，當第一NMOS電晶體(MN1)導通而第二NMOS電晶體(MN2)關閉時，第一PMOS電晶體(MP1)和第二PMOS電晶體(MP2)的閘極電位被拉降，使得第一PMOS電晶體(MP1)和第二PMOS電晶體(MP2)都導通。如此，在第一PMOS電晶體(MP1)和第一NMOS電晶體(MN1)之間會產生一個靜態電流路徑。

有鑑於此，本創作之主要目的係提出一種電位轉換器，其不但能精確且快速地將第一信號轉換為一第二信號，並且兼具電路結構簡單、使用的電晶體數量較少以及有利於裝置之小型化等多重功效。

本創作提出一種新穎架構之電位轉換器，其係由一振幅轉換電路(1)以及一控制電晶體(2)所組成，其中，該振幅轉換電路(1)係用來做為電位轉換之用；而該控制電晶體(2)係用來控制該振幅轉換電路之不同操作模式。

由模擬結果證實，本創作所提出之電位轉換器，不但能精確且快速地將第一信號轉換為一第二信號，並且兼具電路結構簡單、使用的電晶體數量較少以及有利於裝置之小型化等多重功效。

1‧‧‧振幅轉換電路

2‧‧‧控制電晶體

INV‧‧‧反相器

N1‧‧‧第一節點

N2‧‧‧第二節點

N3‧‧‧第三節點

MP1‧‧‧第一PMOS電晶體

MP2‧‧‧第二PMOS電晶體

MN1‧‧‧第一NMOS電晶體

MN2‧‧‧第二NMOS電晶體

MN3‧‧‧第三NMOS電晶體

MN4‧‧‧第四NMOS電晶體

MN5‧‧‧第五NMOS電晶體

IN‧‧‧第一輸入端

INB‧‧‧第二輸入端

EN‧‧‧致能輸入端

V(IN)‧‧‧輸入電壓

OUT‧‧‧輸出端

V(OUT)‧‧‧輸出電壓

VDDH‧‧‧第一高電位電壓

VDDL‧‧‧第二高電位電壓

GND‧‧‧地

第1圖係顯示第一先前技藝中電位轉換器裝置之電路圖；第2圖係顯示第二先前技藝中電位轉換器裝置之電路圖；第3圖係顯示本創作較佳實施例之電位轉換器裝置之電路圖；第4圖係顯示本創作較佳實施例於主動模式之輸入電壓信號及輸出電壓信號之暫態分析時序圖。

根據上述之目的，本創作提出一種電位轉換器，如第3圖所示，其係由一振幅轉換電路(1)以及一控制電晶體(2)所組成，其中，該振幅轉換電路(1)係用來做為電位轉換之用，其係由一第一PMOS電晶體(MP1)、一第二PMOS電晶體(MP2)、一第一NMOS電晶體(MN1)、一第二NMOS電晶體(MN2)、一第三NMOS電晶體(MN3)、一第四NMOS電晶體(MN4)以及一反相器(INV)所組成，其中，該第一PMOS電晶體(MP1)的源極連接至第一高電位電壓(VDDH)，其閘極連接至該第二節點(N2)，而其汲極則與該第一節點(N1)相連接；該第二PMOS電晶體(MP2)的源極連接至第一高電位電壓(VDDH)，其閘極連接至該第一節點(N1)，而其汲極則與該第二節點(N2)相連接；該第一NMOS電晶體(MN1)的源極與該第二NMOS電晶體(MN2)的源極相連接，並連接至地(GND)，其閘極連接至該第二節點(N2)，而其汲極則與該第一節點(N1)相連接；該第二NMOS電晶體(MN2)的源極與該第一NMOS電晶體(MN1)的源極相連接，並連接至地(GND)，其閘極連接至該第一節點(N1)，而其汲極則與該第二節點(N2)相連接；該第三NMOS電晶體(MN3)的源極連接至該第三節點(N3)，其閘極連接至該第一輸入端(IN)，而其汲極則與該第一節點(N1)相連接；該第四NMOS電晶體(MN4)的源極連接至該第三節點(N3)，其閘極連接至該第二輸入端(INB)，而其汲極則與該第二節點(N2)相連接；該反相器(INV)係用以接受該輸入電壓(V(IN))信號，並提供一個與輸入電壓(V(IN))反相的信號；而該控制電晶體(2)係用來控制該振幅轉換電路(1)之不同操作模式，其係由一第五NMOS電晶體(MN5)所組成，其源極連接至地(GND)，其閘極連接至該致能輸入端(EN)，而其汲極則與該第三節點(N3)相連接。

請再參閱第3圖，茲依電位轉換器之工作模式說明圖3之工作原理如下：

(I)主動模式(Active mode)

該致能輸入端(EN)為邏輯高位準，使得該第五NMOS電晶體(MN5)呈導通(ON)狀態，於是本創作所提出之電位轉換器係處於主動模式。

現在考慮輸入電壓(V(IN))為低電位(0伏特)時，電位轉換器的穩態操作情形：第一輸入端(IN)上的低電位同時傳送到反相器(INV)的輸入端以及第三NMOS電晶體(MN3)的閘極，使得該第三NMOS電晶體(MN3)關閉，而該反相器(INV)傳送第二高電位電壓(VDDL)到第四NMOS電晶體(MN4)的閘極，使得第四NMOS電晶體(MN4)導通，因此，第二節點(N2)的電位會被拉降至一低電位(0伏特)的穩態值，再者，該第二節點(N2)上的低電位傳送到第一PMOS電晶體(MP1)以及第一NMOS電晶體(MN1)的閘極，使得第一PMOS電晶體(MP1)導通，第一NMOS電晶體(MN1)關閉，由於第一PMOS電晶體(MP1)導通，第一NMOS電晶體(MN1)關閉，此時，第一節點(N1)的電位會被拉升至一第一高電位電壓(VDDH)，該第一節點(N1)上的第一高電位電壓(VDDH)傳送到第二PMOS電晶體(MP2)以及第二NMOS電晶體(MN2)的閘極，使得第二PMOS電晶體(MP2)關閉，第二NMOS電晶體(MN2)導通，由於第二NMOS電晶體(MN2)導通，第二PMOS電晶體(MP2)關閉，因此，第二節點(N2)的電位將維持在低電位(0伏特)，而第一節點(N1)的電位維持在第一高電位電壓(VDDH)，因此，輸出端(OUT)的電位會被拉降至一低電位(0伏特)的穩態值。質言之，輸入電壓(V(IN))為低電位(0伏特)時，經過電位轉換器轉換成具低電位(0伏特)的輸出信號，由輸出端(OUT)輸出。

再考慮輸入電壓(V(IN))為第二高電位電壓(VDDL)時，電位轉換器的穩態操作情形：第一輸入端(IN)上的第二高電位電壓(VDDL)同時傳送到反相器(INV)的輸入端以及第三NMOS電晶體(MN3)的閘極，使得該第三NMOS電晶體(MN3)導通，而該反相器(INV)傳送第二高電位電壓(VDDL)到第四NMOS電晶體(MN4)的閘極，使得第四NMOS電晶體(MN4)關閉，因此，第一節點(N1)的電位會被拉降至一低電位(0伏特)的穩態值，再者，該第一節點(N1)上的低電位傳送到第二PMOS電晶體(MP2)以及第二NMOS電晶體(MN2)的閘極，使得第二PMOS電晶體(MP2)導通，第二NMOS電晶體(MN2)關閉，由於第二PMOS電晶體(MP2)導通，第二NMOS電晶體(MN2)關閉，此時，第二節點(N2)的電位會被拉升至一第一高電位電壓(VDDH)，該第二節點(N2)上的第一高電位電壓(VDDH)傳送到第一PMOS電晶體(MP1)以及第一NMOS電晶體(MN1)的閘極，使得第一PMOS電晶體(MP1)關閉，第一NMOS電晶體(MN1)導通，由於第一NMOS電晶體(MN1)導通，第一PMOS電晶體(MP1)關閉，因此，第二節點(N2)的電位將維持在第一高電位電壓(VDDH)，而第一節點(N1)的電位維持在低電位(0伏特)，因此，輸出端(OUT)的電位會被拉升至一第一高電位電壓(VDDH)的穩態值。質言之，輸入電壓(V(IN))為第二高電位電壓(VDDL)時，經過電位轉換器轉換成具第一高電位電壓(VDDH)的輸出信號，由輸出端(OUT)輸出。

綜上所述，輸入電壓(V(IN))為低電位(0伏特)時，輸出電壓(V(OUT))亦為低電位(0伏特)；而輸入電壓(V(IN))為第二高電位電壓(VDDL)時，輸出電壓(V(OUT))為第一高電位電壓(VDDH)。如此，電壓位準轉換的目的便實現。

(II)待機模式(Standby mode)

請再參考圖3。在待機模式下，該控制信號(EN)為邏輯低位準，第五NMOS電晶體(MN5)處於關閉狀態。其工作原理相同於一拴鎖器，於此不再累述。因此，任何輸入電壓(V(IN))之值均不會影響到已被拴鎖住的輸出電壓(V(OUT))值。

雖然本創作特別揭露並描述了所選之最佳實施例，但舉凡熟悉本技術之人士可明瞭任何形式或是細節上可能的變化均未脫離本創作的精神與範圍。因此，所有相關技術範疇內之改變都包括在本創作之申請專利範圍內。