TWM359795U - A deinterlacing type ferroelectric memory - Google Patents
A deinterlacing type ferroelectric memory Download PDFInfo
- Publication number
- TWM359795U TWM359795U TW97221518U TW97221518U TWM359795U TW M359795 U TWM359795 U TW M359795U TW 97221518 U TW97221518 U TW 97221518U TW 97221518 U TW97221518 U TW 97221518U TW M359795 U TWM359795 U TW M359795U
- Authority
- TW
- Taiwan
- Prior art keywords
- ferroelectric
- layer
- staggered
- gate
- semiconductor layer
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Description
* M359795 五、新型說明: 【新型所屬之技術領威】 本創作係有關/種鐵電記憶體’特別係關於一種具有 反交錯型薄膜電晶體結構的非揮發性鐵電記憶體。 【先前技術】 ' 在眾多之記憶體元件中’目前以非揮發性鐵電記憶體 • 元件最受矚目,其不僅兼具非揮發性、寫入資料讀速度 快、低工作電壓、.低工作電流、高積集度、高耐久性及抗 輻射等優點,同時整合動態隨機存取記憶體和快閃記憶體 的優點。 薄膜電晶體(包含非晶矽與多晶矽薄膜電晶體)主動 矩陣液晶顯示器(TFT-LCD)的陣列電子内建包含記憶或計 算的額外功能。由此顯示從驅動積體電路(1C)到完整中央 • 處理器(CPU)均須整合進入系統中。參閱第一圖,顯示一 系統面板(System on panel)的架構,其包含驅動積體電 路(IC)、顯示器(LCD )之外,並進一步包含例如中央處 理器(CPU)、輸入與輸出單元(I/O)、靜態存取記憶體元件 (SRAM)、動態存取記憶體元件(DRAM)、電氣抹除唯讀記憶 體元件(EEPR0M)及轉換電路(D/A)等電子元件。可見記憶 體在系統面板中係為必要的構件。此外,使用非晶石夕薄膜 電晶體的效率遠不及使用多晶矽薄膜電晶體。 M359795 是以,應該有需要一種可與系統面板整合的非揮發性鐵電記憶體 產生,而且該非揮發性鐵電記憶體具有多晶矽薄膜電晶體之結構 優點。 【新型内容】 緣此,本創作之主要目的在提供一種反交錯型鐵電記 憶體,該鐵電記憶體主要係將鐵電材料應用在反交錯型非 晶矽薄膜電晶體中且替代該電晶體之閘極氧化層而形成 在閘極上,以構成一具有薄膜電晶體結構與閘極鐵電電容 的非揮發性鐵電記憶體元件,達成適於整合到系統面板中 藉以提升系統面板之速度、容量及可靠性者。 依據本創作一較佳實施例構成的反交錯型鐵電記憶 體係包含一絕緣基板、形成在該基板上的一絕緣層、形成 在該絕緣層上的一閘極、形成在該閘極上的一鐵電層、形 成在該絕緣層上且覆蓋該鐵電層的一非晶矽薄膜半導體 層、以及形成在該半導體層上的一源極與一汲極;該鐵電 層係由鐵電薄膜濺鍍在該非晶矽薄膜電晶體結構的閘極 上用以構成一閘極鐵電電容,該半導體層係為非晶矽薄膜 且界定一位在該鐵電層上的通道部,該源極與汲極係為該 半導體層的通道部分隔開,又該源極與汲極並個別包含一 與該半導體層電性連接的雜質摻雜區,該雜質摻雜區為 n+摻雜的非晶發層。 M359795 在-實施例中,該基板係-石夕基板或是一玻璃基板, 又該半導體狀通道部上方形成-阻料,該_層位於 該源極與汲極之間。 在一較佳實施例中y該絕緣層為-气儿At "馬一虱化矽薄骐,該閘 極係由銘m)或鉻⑻等抗熱金屬材料構成,該鐵電層 為錯鈦酸鋇(BZT)鐵電_,該源極與該沒極係由銘(A&
金屬材料構成。 最好,該閘極與該絕緣層之問農古丄 J具有一由鈦(Ti)薄膜 構成的緩衝層。 、 將可由以下較佳實施 關於本創作之其他目的、優點及特徵 例的詳細說明並參照所附圖式來了解。 【實施方式】 現將僅為例子但非用以限制Μ M R 制的具體實施例,參照所附 圖式就本創作之較佳結構内容說明如下 參閱第二圖’顯示依據未 交j作一較佳實施例構成的反 人蹲没(inverted staggered)鐵電 4 適於整合到-系統面板中並^意體1〇,該鐵電記憶體1〇 及可靠性等性能。在該較佳貧料統面板之逮度、今里 -人 見施例中,該鐵電記億體1〇 匕含一基板1、一絕緣層2、_ 道 〜閘極5、一鐵電層4、一半 V體層3、一源極7與一沒 後 a 8。本實施例中,該基板1 糸一梦基板或是一玻璃基板, 且具有一清洗過的第一表面 M359795 (上表面)11 ;而該絕緣層2係藉由二氧化矽薄膜沉積在 该基板1之第一表面丨丨上形成,該絕緣層2可用以作為 防止擴散之阻絕層,並可降低該記憶體元件的漏電流,在 本實施例中,該二氧化矽薄膜之厚度約為1〇〇〇埃。 該閘極5位在該絕緣層2上;本實施例中,在形成該 閘極5於該絕緣層2上之前,係先在該絕緣層2上濺鍍一 由鈦(Τι)薄膜構成的緩衝層51,而該閘極5係濺鍍在 該緩衝層51上;在-可選用的實施例中,該閑極5係直 接>儿積或是_在絕緣層2上。又適用做為該閘極5的材 料為鉑(Pt)、鉻(Cr)或鈦(Ti)等抗熱金屬。 該鐵電層4係沉積在該_ 5上形成;在本實施例 中,該鐵電層4為銼鈦酸鋇(BZT)鐵電薄膜,但該鐵電 層4亦可由其它類似性質的鐵電材料構成;形成在該閉極 5上的鐵電薄膜係用以作為閘極鐵電電容,極化該鐵電薄 膜了用來控制電晶體通道的開關β 該半導體層3係沉積在該絕緣層2上並覆蓋該鐵電層 4與該閘極5形成;在本實施例中,該半導體層3係由非 晶石夕薄膜構成;該半導體層3並界定—通道部31,該通 道部31位在該鐵電層4的上方。 該源極7與汲極8係沉積在半導體層3上並為該半導 =層3的通道部31分隔開;在本實施例中,該源極^ 4極8係由銘(Α1)金屬材料構成;又為改善源極7及 M359795 汲極8與該半導體層3之間的導電性,該源極7與該汲極 8並個別包含一雜質摻雜區6 ’在本實施例中,該雜質摻 雜區6係為n+摻雜的非晶石夕層,一般可將磷或珅離子經 由遮罩摻雜入非晶矽薄膜的製程形成該雜質摻雜區6;又 在雜質摻雜區6形成之前,係先沉積一阻擒層9位在該半 導體層3上,以避免該半導體層3在後續的製程中受損。 參閱第三圖,顯示依據本創作構成之鐵電記憶體1 〇 φ 在不同沒極電壓下之閘極電壓對汲極電流的曲線圖(其元 件規格之通道寬W=40//m,通道長L=8/zm),其中,三 組曲線由下而上個別代表使用〇.1、1.5及45¥的沒極電 壓。由該第三圖的三組曲線圖顯示當汲極電壓在〇.卜4.旰 之間’該鐵電記憶體1 〇在1 〇V附近的閘極電壓處都有電 流記憶窗口產生。 鲁本創作之反交錯型鐵電記憶體10係一創新的設計, 其將鐵電薄膜構成的鐵電層4設在一反交錯型薄膜電晶 體的閘極5上用以構成一閘極鐵電電容,且由該鐵電層4
替代該薄膜電晶體的閘極氧化層,使得該鐵電記憶體W 具有反交錯型薄膜電晶體與電容器的作用,而可適於整合 到系統面板中藉以提升系統面板之速度、容量及可靠性: 性能’故本創作已能達成預期的設計目的與實施效果,並 具有進步性。 前述說明書中,本創作般就特定實施例揭示,依本創作的 M359795 設計特徵當可做多種變化或修改是可了解的。是以,對於熟悉此 項技藝人士可作之明顯替換與修改,仍將併入於本創作所主張的 專利範圍之内。 M359795 【圖式簡單說明】 第一圖係一系統面板之結構示意圖; 第二圖係依據本創作一較佳實施例構成的反交錯型鐵電 記憶體的結構示意圖;及 第三圖係顯示本創作之鐵電記憶體在不同汲極電壓下之閘極電壓 對 >及極電流的曲線圖。 【主要元件符號說明】 1. 基板 2. 絕緣層 31.通道部 5. 閘極 6. 雜質摻雜區 8.汲極 11.第一表面 3. 半導體層 4. 鐵電層 51.緩衝層 7.源極 9.阻擋層 10.鐵電記憶體
Claims (1)
- M3 59795 六、申請專利範圍: 1、一種反交錯型鐵電記憶體,包含·· 一基板,其具有一第一表面; -絕緣層’其形成在該基板之第—表面上; 一閘極,其形成在該絕緣層上; 鐵電層,其形成在該閘極上用以構成一閉極鐵 電電容; 半導體層,其形成在該絕緣層上並覆蓋該鐵電 層與該間極’該半導體層並界定一位在該鐵電層 上的通道部;及 一源極與一汲極,該源極與汲極係形成在該半導 體層上並為該通道部分隔開,又該源極與汲極並 個別包含一與該半導體層電性連接的雜質摻雜 區0 如申吻專利範圍第1項所述之反交錯型鐵電記憶 體,其令,該基板係一矽基板或是一玻璃基板· 該半導體層係為非晶矽薄膜,且該半導體層之通 道部上方形成一阻擋層,該阻擋層位於該源極與 汲極之間。 、 3如申請專利範圍第2項所述之反交錯型鐵電記憔 體’其中,該絕緣層為二氧化矽薄膜。 如申凊專利範圍第3項所述之反交錯型鐵電纪十产 M359795 體,其中,該閘極係由鉑(Pt)或鉻(Cr)等抗熱 金屬材料構成。 5、 如申請專利範圍第4項所述之反交錯型鐵電記憶 體,其中,該閘極與該絕緣層之間具有一由鈦 (Ti)薄膜構成的缓衝層。 6、 如申請專利範圍第5項所述之反交錯型鐵電記憶 體,其中,該鐵電層為锆鈦酸鋇(BZT)鐵電薄 膜。 7、 如申請專利範圍第6項所述之反交錯型鐵電記憶體,其 中,該源極與該汲極係由鋁(A1)金屬材料構成,且該 雜質摻雜區為n+摻雜的非晶矽層。 11
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97221518U TWM359795U (en) | 2008-12-01 | 2008-12-01 | A deinterlacing type ferroelectric memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97221518U TWM359795U (en) | 2008-12-01 | 2008-12-01 | A deinterlacing type ferroelectric memory |
Publications (1)
Publication Number | Publication Date |
---|---|
TWM359795U true TWM359795U (en) | 2009-06-21 |
Family
ID=44381962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97221518U TWM359795U (en) | 2008-12-01 | 2008-12-01 | A deinterlacing type ferroelectric memory |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWM359795U (zh) |
-
2008
- 2008-12-01 TW TW97221518U patent/TWM359795U/zh not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6966578B2 (ja) | 半導体装置 | |
JP7508632B2 (ja) | 半導体装置、記憶装置 | |
JP6883038B2 (ja) | 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法 | |
CN100541742C (zh) | 薄膜晶体管及其制造方法和显示器件 | |
JP2024123197A (ja) | 半導体装置 | |
JP6316475B2 (ja) | 半導体装置 | |
TWI406418B (zh) | 薄膜電晶體及其製造方法 | |
JP2023162314A (ja) | 半導体装置 | |
CN103928470A (zh) | 一种氧化物半导体tft阵列基板及其制造方法 | |
JP5824534B2 (ja) | 半導体装置およびその製造方法 | |
JPH08306884A (ja) | コンデンサとその形成方法 | |
TW201248863A (en) | Semiconductor device and manufacturing method thereof | |
US9076871B2 (en) | Semiconductor device and method for manufacturing the same | |
MY141489A (en) | Nonvolatile semiconductor memory device and manufacturing method of the same | |
TW201138120A (en) | Display device and fabrication method of the same | |
TWI700714B (zh) | 鐵電組件及形成鐵電組件之方法 | |
JP2006229185A (ja) | 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置 | |
US20170133383A1 (en) | Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods | |
CN106611815A (zh) | 电阻式随机存取存储器装置 | |
JP2002026312A (ja) | 半導体装置 | |
KR102103428B1 (ko) | 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치 | |
WO2012004920A1 (ja) | 薄膜トランジスタメモリ及びそれを備えた表示装置 | |
TWM359795U (en) | A deinterlacing type ferroelectric memory | |
TWM359796U (en) | A coplanar type ferroelectric memory | |
JP5888929B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4K | Annulment or lapse of a utility model due to non-payment of fees |