TWM309137U - Host bridging device in connection with SATA interface - Google Patents

Description

.M309137 八、新型說明： 【新型所屬之技術領域】 本創作係關於一種SATA介面主機橋接裝置，尤指一種應用於兩 個SATA介面主機間之資料與訊號直接連結的橋接裝置。 【先前技術】

按，習知之電子裝置常用的主機對主機（HOST T0 H〇ST)連 結方式，係透過USB介面來連結，雖然USB介面可以提供普及化之 便利連結功能，但USB介面的問題點是在於傳輪速度與頻寬之問題， 即使是最新的USB2.0介面傳輸速度也僅只能達到約48〇_供左右， 已逐漸無法負荷新如電駐機大容量儲存裝置之高着料或訊號的傳 輸需求，X，具備高速傳輸速度之介面，如習知串列高階連接技術 (SATA，Serial Advanced Tedm〇1〇gyAttachmem)介面雖具備有最高 可達3GbpS讀輸歧，但也Μ娜域職雜讀輸架構， 無法提供錢對域之連賴式，_翁域對主機狀資料或訊 號傳輸速度及效率。 在相關之先前專利前案方面’如中請人前肖釣局中請核准在案 民__ 3_號「_域之USB健裝置」發 =^案’_顿型之USB介面鶴駐精域橋接裝置；另外， 職示1=2! _9號「微妓姻專利案， 機對主機之魏之主機對裝置連賴構與技術’但絲法提供主 【新型内容】 緣此， 本創作之主要 目的’即是在提供一種SATA介面主機橋接 s • M3 09137 裝置’提供SATA介®之雄域對域的連結橋接裝置，可以提供 如電腦主機對電腦主機間之直接龍、訊號傳收連結功能。 本創作之又-目的，即是在於提供—種SATA介面域橋接裝置， 其中’可以躺域裝置對域裝測之SATA介面錢連結，達到 主機對主機之焉速資料或訊號傳輸功能。 為達上述之目的，本創作之SATA介面主機橋接裝置，係包括有 一對實體單兀、鏈接單元、傳輸埠及至少一橋接單元，其中，實體單 το分別供連結-SATA介面域裝置，賴接科賴倾單元與傳 輸埠，並提供傳收資料之解、編碼功能，該傳輸埠控制SATA介面之 主機對裝置賴與SATA介φ之暫柿、狀態鋪，雜接單元連結 於兩傳輸埠間，使上述之兩SATA介面主機間可以進行資料之相互傳 輸與接收，進而令該分別連結於實體單元之SATA介面主機裝置間進 行直接之訊號、資料傳收連結，以達到直接提供兩個SATA介面主機 間直接連結進行資料、訊號高速傳輸之功效。 【實施方式】 首先請參閱第一圖，為本創作之SATA介面主機橋接裝置1〇〇之 第貝施例，其中，該SATA介面主機橋接裝置1〇〇係包括一對實體 單元10及20、鏈接單元30及4〇、傳輸埠5〇及6〇及至少一橋接單元 70，其中，該實體單元1〇及2〇提供SATA介面電氣訊號轉換及連結， 該實體單元10連結一 SATA介面主機裝置200,該實體單元2〇連結一 SATA介面主機裝置3〇〇，該SATA介面主機裝置200及300之型式不 限，在本創作中係以電腦主機為其說明之例，其他如筆記型電腦或遊 戲機主機等具SATA介面之主機裝置當屬本創作之主張範疇。 .M309137 —上述钱接料3〇連結該實鮮元1G，鱗鮮連結實體 早兀20，該鏈料（30及4G提供接收_解傳—料之編蜗功 能’以分縣來自實體單元1G及2Q之SAm介嘯枝訊號作解瑪 • 或編碼功能。 ' 上述讀解5G賴上叙難私30，_鮮6G連結上述 之鏈接單元40 ’該傳輸埠5G及6G提供_ SAm麵之主機對裝置 • 連結與SATA介面之暫存器、狀態控制。 上述之橋接單元70，分別連結上述之傳輸埠5〇及6〇，該橋接單 元70提供SATA介面之主機對主機的資料傳輸控制，使該傳輪璋5〇 及60間之SATA介面資料透過橋接單元7〇傳輸控制而得以相互連通， 即使該SATA介面主機裝置細及3〇〇間得以直接作資料傳輪連結。 上述橋接單元70之型式不限，在本創作之第一實施例中係以一微 處理器為例，其他等效之電路或裝置當不脫本創作之範嘴。 睛再配合第二圖所示，為本創作之SATA介面主機橋接裝置卿 • 帛二實細，即該傳輪埠5G内設有-控制暫存ϋ 51，該傳輸埠6〇内 設有-控㈣存器61，输制暫存器51及61，内部儲存SATA介面 • 控制規範，以執行SATA主機對裝置連結與SATA介面之暫存器、狀態 控制之功能。 請再參閱第三圖所示，為本創作之SATA介面主機橋接裝置1〇〇 第三實施例，其中，該橋接單元7〇係包含一資料緩衝器71、仲裁器 (ARBITER)72及傳/收控制器73，該資料缓衝器71連結上述之傳輪埠 50及60，該資料緩衝器71提供傳輸埠5〇及6〇間之資料傳輸緩衝暫 存’即使資料可以作非同步（耶抑咖⑽·)的先進先出（师〇)緩衝 • M309137 暫存與在不同時脈速度下進行資料讀寫β 上述之仲裁n 72連結該資料緩衝器71，仲裁器72提供仲裁傳輸 埠50及6〇任—者之爾取與如第二圖之控制暫存器&及^ :資料 傳輸順序’以控制傳輸埠5G及6G間之f料傳輸連結之先後順序。 上述之舰㈣n 73賴資倾触71，該#__ 73 _ 貧料緩衝器7!之狀態而控制傳輸埠5〇及6〇間之資料傳送與接收狀

態’例如：當資料緩衝器71爆滿時，則使傳輸埠5〇及6〇間停止傳送 所屬之SATA介面電腦主機細及3〇〇之資料；當資料緩衝器η空缺 時，則使傳輸埠50及60間停止接收所屬之⑽介面電腦主機· 及300之資料。 請再配合第四_示，為摘作之第_應_，其中，該·a 介面主機橋接裝置1G0被規劃整置為„積體電路並且被埋設包藏在一 電纜線400内，該電麟400兩端各設有一 SATA介面接頭·及獅， 該SATA介面接頭410内部連結該SATA介面主機橋接裝置綱之實體 單元10，該SATA介面接頭420内部連結該SATA介面主機橋接裝置 100之實體單元20 ’藉由該SATA介面接頭柳及42〇分別連結至上 述之SATA介面主機裝置200及300，使電腦主機型式之SATA介面主 機裝置200及300可以直接透過本創作之§ατα介面主機橋接裝置1〇〇 而直接作資料或訊號之傳輸連結。

請再參閱第五圖所示，為本創作之第二應用例，其中，該SATA 介面主機橋接裝置100為一中繼連接裝置型態，即實體單元W與2〇 分別連結一 SATA介面插座510及520,該SATA介面插座510與SATA 介面主機裝置200間則透過一 SATA介面電纜530加以連結，該SATA 8 M309137 介面龍530為習知之SATA介面主機對裝置連接電纔，同樣地，該 SATA介面插座520與SATA介面主機裝置3〇〇間則透過一 sata介面 電纔54〇加以連結，同理，可透本創作之SATA介面主機橋接装置觸 達到使SATA介面主機裝置2〇0及3〇〇間之資料傳輸連結功效。 ， 在以上第一圖〜第五圖中所示本創作之SATA介面主機橋接裝置，其 中所揭示__圖式，係僅為便於酬本創作的技術内容及技 φ 術手段，所揭示較佳實施例之一隅，並不而限制其範嘴，並且，舉凡 針對本創作之細部結構修飾或元件之等效替代修 創作精神綱，其範嶋町的申請梅嶋定之__ 【圖式簡單說明】 第-圖係本創作之第_實施例之方塊電路圖； 第二圖係本創作之第二實施例圖； 第三圖係本創作之第三實施圖； 第四圖係本創作之第-應用例圖； • 第五圖係本創作之第二應用例圖。 【主要元件符號說明】 實體單元 30鏈接單元 50傳輸埠 60傳輸埠 70橋接單元 72仲裁器 200 SATA介面主機裝置 100 SATA介面主機橋接裝置 - 20實體單元 40鏈接單元 51控制暫存器 61控制暫存器 71資料緩衝器 73傳/收控制器 9 /M309137 300 SATA介面主機裝置 400 410 SATA介面接頭 420 510 SATA介面插座 520 530 SATA介面電纜 540 電纜線 SATA介面接頭 SATA介面插座 SATA介面電纜 10

Claims (1)

1. M309137 九、申請專利範圍： [種SATA介面主機橋接|置，係包含： •對實體單元，各實體單元分別表姓一 W …一 SATA介面主機裝置，該實體 單元提供SATA介面電氣訊號轉換及連結； SATA •對鏈接單it，錢鮮辑辆纽料，魏接單雜供接收資 料解碼與傳送資料之編瑪功能，以分別將來自實體單元之 介面資料或訊號作解碼或編碼功能； —對傳輪埠，各雜埠連賴鏈解元，轉鮮無㈣sAm介 面之主機職置縣糾雜介狀暫翻、狀態控制； 至少-橋接單元，連結兩傳輪埠，提供SATA介面之主機駐機的資 料傳輸控制’舰哺鱗狀SATA介面雜得柳互連通， 使該兩SATA介面主齡得以健作龍傳輪連結。 2如申睛專利範圍第i項所述之8施介面主機橋接震置，其中， 該實體單元連結一 SATA介面接頭。 ’、 3 .如申請專利範圍第μ所述之SATA介面主機橋接裳置，其令， 該實體單元連結一 SATA介面插座。 4 ·如申請專利範圍第工項所述之SATA介面主機橋接裝置，其十， 該實體單元所連結之SATA介面主機裳置為電腦主機。 5 ·如申請專利範圍第丄項所述之SATA介面主機橋接裝置，其中， 該傳輸埠内部設有一控制暫存器。 6如申睛專利範圍第工項所述之SATA介面主機橋接裝置，其中， 該橋接單元係包括： /M309137 貝料緩衝Is ’提供兩傳輸賴之資料傳輸緩衝暫存，使貢料 以作非同步的先進先出義暫存與在不晴脈速度下進行資科 言買寫， 一仲=器’連結該資料緩衝器’仲裁ϋ提供仲裁兩傳輸埠任4 之貝料存取與貧料傳輪順序，以控制兩傳輸埠間之資料傳輸連 結之先後噸序； 傳/收控制器，連結資料緩衝器，該傳/收控制器根據資料緩衝器 之狀態而控制兩傳輪埠間之資料傳送與接收狀態。 7 ·如申請專利範圍第1項所述之SATA介面主機橋接裝置，其中， 該橋接單元為一微處理器。

   12