TWI910231B - 包括橋接件之微電子結構 - Google Patents

Abstract

本文所揭露者為包括橋接件的微電子結構，以及相關總成及方法。在一些實施例中，一微電子結構可包括一基體及一橋接件。

Description

包括橋接件之微電子結構

本發明係有關於包括橋接件之微電子結構。

在習知微電子封裝體中，一晶粒可藉由焊料附接至一有機封裝體基體。舉例而言，此一封裝體可能在封裝體基體與晶粒間之可達成互連件密度、信號傳送之可達成速度以及可達成小型化上受限。

依據本發明之一實施例，係特地提出一種微電子總成，其包含：一基體，其在該基體的一表面具有第一傳導接點及第二傳導接點；一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點；一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距；其中：該微電子總成進一步包括在該第一微電子組件與該第二微電子組件間的一第一介電材料；該第一介電材料具有一第一填料含量重量百分比；該微電子總成進一步包括在該第一微電子組件與該第二微電子組件間的一第二介電材料；該第二介電材料係在該第一介電材料與該基體之間；以及該第二介電材料具有與該第一填料含量重量百分比不同的一第二填料含量重量百分比。

本文所揭露者為包括橋接件的微電子結構，以及相關總成及方法。在一些實施例中，一微電子結構可包括一基體及在該基體之一空腔中的一橋接件。微電子組件可耦接至該基體及該橋接件兩者。

為了在一微電子封裝體中達成高互連件密度，一些習知作法需要昂貴的製造操作，諸如係以面板尺度完成的在一嵌入式橋接件上方之基體層體中細小節距通孔之形成及第一層級互連件之鍍敷。本文所揭露之微電子結構及總成可達成與傳統作法一樣高或更高的互連件密度，而無需習知昂貴的製造操作。另外，本文所揭露之微電子結構及總成為電子元件設計者及製造商提供新的靈活性，允許他們選擇達成其等之裝置目標的一架構而不會超過成本或製造複雜性。

在以下詳細說明中，參考形成說明之一部分的隨附圖式，其中全文類似數字指定類似部件，且其中以例示之方式顯示可實踐之實施例。應理解的是，可利用其他的實施例且結構或邏輯可以有所改變，而不脫離本揭露內容之範圍。因此，以下詳細說明不應被視為具限制意義。

各種操作可用最有助於理解所請求標的之方式，說明成依序進行之多個分立的動作或操作。但是，說明之順序不應被解釋為暗示這些操作必須依照順序。特定而言，可不按所呈順序進行這些操作。所說明之操作可用與所說明之實施例不同之順序來操作。在額外實施例中，各種額外操作可被執行及/或所說明之操作可被省略。

就本揭露內容之目的，短語「A及/或B」意謂(A)、(B)、或(A及B)。出於本揭露內容之目的，短語「A、B及/或C」意謂(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。短語「A或B」意謂(A)、(B)或(A及B)。圖式不必然按照比例。雖然許多圖式例示具有平坦壁及直角轉角之直線結構，但此單純是為了易於例示，且使用這些技術所製成之真正裝置將可展現圓形轉角、表面粗糙度及其他特徵。

說明使用短語「在一實施例中」或「在實施例中」，其各自可指一或多個相同或不同的實施例。此外，用語「包含」、「包括」、「具有」及其類似者，如就本揭露內容之實施例所使用，係為同義的。當用於說明一尺寸範圍時，短語「在X與Y之間」代表包括X與Y的一範圍。

圖1為一範例微電子結構100的一側截面圖。微電子結構100可包括一基體102及在基體102之一「頂部」面之一空腔120中的一橋接組件110。基體102可包括一介電材料112及傳導材料108，其中傳導材料108係布置在介電材料112中(例如，在線路及通孔中，如所示)以提供通過基體102之傳導路徑。在一些實施例中，介電材料112可包括一有機材料，諸如一有機構建膜。在一些實施例中，介電材料112可包括例如一陶瓷、其中具有填料粒子的一環氧樹脂膜、玻璃、一無機材料、或有機與無機材料之組合。在一些實施例中，傳導材料108可包括一金屬(例如，銅)。在一些實施例中，基體102可包括介電材料112/傳導材料108之層體，一層中的傳導材料108線路經由傳導材料108之通孔電氣耦接至一鄰近層中的傳導材料108線路。舉例而言，包括此等層體之一基體102可使用一印刷電路板(PCB)製造技術來形成。一基體102可包括N個此等層體，其中N是大於或等於一之一整數；在隨附圖式中，該等層係從最靠近空腔120之基體102的表面按遞降順序標記(例如，層N、層N-1、層N-2等)。儘管在隨附圖式中之各種圖式中顯示一特定數目及布置的介電材料112/傳導材料108層，但這些特定數目及布置僅為例示性的，且可使用任何所欲數目及布置之介電材料112/傳導材料108。舉例而言，雖然圖1及隨附圖式中之其他者並不例示橋接組件110下方之層N-1中的傳導材料108，但傳導材料108可存在於橋接組件110下方之層N-1中。另外，雖然一特定數目的層體被顯示於基體102中(例如，五層)，但這些層體可僅代表基體102的一部分，且可能存在更多層體(例如，層N-5、N-6等)。

如上文所記述，一微電子結構100可包括在基體102之「頂部」表面的一空腔120。在圖1之實施例中，空腔120延伸穿過在該「頂部」表面的一表面絕緣材料104，且該空腔之底部由「最頂部」介電材料112提供。表面絕緣材料104在適當時可包括可提供表面電氣絕緣、且可與以焊料為基或非以焊料為基之互連件相容的一阻焊及/或其他介電材料。在其他實施例中，一基體102中之一空腔120可延伸進介電材料112中，如下文進一步論述。空腔120可具有一漸縮形狀，如圖1所示，其朝向空腔120之底部變窄。基體102可包括在該「頂部」表面之傳導接點114，其等耦接至由傳導材料108通過介電材料112所形成之傳導路徑，允許組件電氣耦接至傳導接點114(圖1中未示出，但下文參看圖2論述)，以耦接至基體102內之電路系統及/或耦接至電氣耦接至基體102之其他組件。傳導接點114可包括一表面修整層116，其可保護該傳導接點的下層材料免於腐蝕。在一些實施例中，表面修整層116可包括鎳、鈀、金、或其等之一組合。傳導接點114可位於該「頂部」表面且在空腔120外部；如所示，表面絕緣材料104可包括開口，傳導接點114之表面修整層116在該等開口之底部處暴露。本文所揭露之傳導接點中之任一者可包括一表面修整層116，不論是否明確地例示此一表面修整層116。在圖1中，焊料106(例如，焊料球)可安置於該等開口中，且與傳導接點114傳導性接觸。如圖1及隨附圖式中之其他者中所示，表面絕緣材料104中之這些開口可係漸縮的，朝向傳導接點114變窄。在一些實施例中，在傳導接點114上的焊料106可係第一層級互連件，而在其他實施例中，非焊料第一層級互連件可用於將傳導接點114電氣耦接至另一組件。在本文中使用時，一「傳導接點」可指作為不同組件間之一介面的傳導材料(例如一或多種金屬)之部分；雖然本文所論述之該等傳導接點中之一些者在隨附圖式之各種圖式中係以一特定次序例示，任一傳導接點可凹入於一組件之一表面中、與該表面齊平、或延伸遠離該表面，且可採取任何合適形式(例如，一傳導墊或插座)。

一橋接組件110可安置於空腔120中，且可耦接至基體102。此耦接可包括電氣互連件或可不包括電氣互連件；在圖1之實施例中，橋接組件110係藉由橋接組件110之「底部」表面與基體102之間的一黏著劑122(例如，一晶粒附接膜(DAF))機械式耦接至基體102之介電材料112，而其他類型之耦接係在本文他處說明。橋接組件110可包括在其「頂部」表面的傳導接點118；如下文參看圖2所論述，這些傳導接點118可被用來將橋接組件110電氣耦接至一或多個其他微電子組件。橋接組件110可包括到傳導接點118(及/或到包括在橋接組件110中之其他電路系統及/或至橋接組件110之其他傳導接點，如下文所論述)之傳導路徑(例如，包括線路及通孔，如下文參看圖67所論述)。在一些實施例中，橋接組件110可包括一半導體材料(例如，矽)；例如，橋接組件110可係一晶粒1502，如下文參看圖66所論述，且可包括一積體電路(IC)裝置1600，如下文參看圖67所論述。在一些實施例中，橋接組件110可係一「主動」組件，因其可含有一或多個主動裝置(例如，電晶體)，而在其他實施例中，橋接組件110可係一「被動」組件，因其不含有一或多個主動裝置。橋接組件110可被製造來容許比基體102更大的一互連件密度。因此，橋接組件110之傳導接點118的節距202可小於基體102之傳導接點114的節距198。當多個微電子組件被耦接至橋接組件110時(例如，如下文參看圖2所論述)，這些微電子組件可使用通過橋接組件110之電氣路徑(且可使用在橋接組件110內之其他電路系統，當存在時)，以相對於經由基體102之傳導接點114所製成之互連，達成在它們之間的一較高密度互連。

一微電子結構100之元件的尺寸可採取任何合適的值。舉例而言，在一些實施例中，傳導接點114的金屬線路的厚度138可在5微米與25微米之間。在一些實施例中，表面修整層116的厚度128可在5微米與10微米之間(例如，鎳係7微米且鈀及金中之每一者係小於100奈米)。在一些實施例中，黏著劑122的厚度142可在2微米與10微米之間。在一些實施例中，橋接組件110之傳導接點118之節距202可小於70微米(例如，在25微米與70微米之間、在25微米與65微米之間、在40微米與70微米之間、或小於65微米)。在一些實施例中，傳導接點114的節距198可大於70微米(例如，在90微米與150微米之間)。在一些實施例中，表面絕緣材料104的厚度126可在25微米與50微米之間。在一些實施例中，在表面絕緣材料104上面的焊料106之高度124可在25微米與50微米之間。在一些實施例中，橋接組件110的厚度140可在30微米與200微米之間。

類似於圖1及隨附圖式中之其他者的一微電子結構100可被包括在一較大微電子總成中。圖2例示此一微電子總成150的一範例，其可包括一或多個微電子組件130，該等微電子組件具有耦接至橋接組件110之傳導接點118的傳導接點134(例如，藉由焊料106或另一互連結構)，以及耦接至基體102之傳導接點114的傳導接點132(例如，藉由焊料106或另一互連結構，如上文所論述)。圖2例示兩個微電子組件130(微電子組件130-1及130-2)，但微電子總成150可包括更多或更少的微電子組件130。雖然圖2將微電子組件130-1/130-2繪示為實質上「覆蓋」微電子結構100之相近表面，但此僅為例示，且情況不需如此。另外，雖然圖1及2(及隨附圖式中之其他者)繪示在一基體102中包括一單個橋接組件110的微電子結構100/微電子總成150，但此單純是為了易於例示，且一微電子結構100/微電子總成150可以在一基體102中包括多個橋接組件110。雖然隨附圖式之各種圖式中繪示焊料106僅與一傳導接點之暴露表面的一部分(例如，僅圖2之傳導接點132之暴露表面的一部分)接觸，但此單純是為了易於例示，且與一傳導接點接觸之焊料106可潤濕該傳導接點之整個暴露表面。

微電子組件130可包括到傳導接點132/134(及/或到包括在微電子組件130中之其他電路系統及/或至微電子組件130之其他傳導接點，未示出)之傳導路徑(例如，包括線路及通孔，如下文參看圖67所論述)。在一些實施例中，一微電子組件130可包括一半導體材料(例如，矽)；例如，一微電子組件130可係一晶粒1502，如下文參看圖66所論述，且可包括一IC裝置1600，如下文參看圖67所論述。在一些實施例中，微電子組件130可係一「主動」組件，因其可含有一或多個主動裝置(例如，電晶體)，而在其他實施例中，微電子組件130可係一「被動」組件，因其不含有一或多個主動裝置。舉例而言，在一些實施例中，一微電子組件130可係一邏輯晶粒。更一般而言，微電子組件130可包括電路系統以執行任何所欲功能。舉例而言，微電子組件130中之一或多者可係邏輯晶粒(例如，以矽為基之晶粒)，且微電子組件130中之一或多者可係記憶體晶粒(例如，高頻寬記憶體)。如上文參看圖1所論述，當多個微電子組件130被耦接至橋接組件110時(例如，如圖2所示)，這些微電子組件130可使用通過橋接組件110之電氣路徑(且可使用在橋接組件110內之其他電路系統，當存在時)，以相對於經由基體102之傳導接點114所製成之互連，達成在它們之間的一較高密度互連。

在本文中使用時，一「傳導接點」可指作為不同組件間之一介面的傳導材料(例如金屬)之一部分；傳導接點可凹入於一組件之一表面中、與該表面齊平、或延伸遠離該表面，且可採取任何合適形式(例如，一傳導墊或插座)。

在一些實施例中，一模塑材料144可被安置在微電子結構100與微電子組件130之間，且亦可在微電子組件130之間與微電子組件130上面(未示出)。在一些實施例中，模塑材料144可包括多個不同類型之模塑材料，包括在微電子組件130與微電子結構100之間的一底填材料，以及安置在微電子組件130之上面及側表面處的一不同材料。可用於模塑材料144之範例材料合適時包括環氧樹脂材料。

微電子總成150亦例示在基體102之「底部」表面(與「頂部」表面相對)的一表面絕緣材料104，其中表面絕緣材料104具漸縮開口，該等開口的底部係安置傳導接點206。焊料106可安置於這些開口中，與傳導接點206傳導性接觸。傳導接點206亦可包括一表面修整層(未示出)。在一些實施例中，在傳導接點206上的焊料106可係第二層級互連件(例如，用於一球柵陣列布置的焊料球)，而在其他實施例中，可使用非焊料第二層級互連件(例如，一接腳柵陣列布置或一焊盤柵陣列布置)，將傳導接點206電氣耦接至另一組件。傳導接點206/焊料106(或其他第二層級互連件)可用於將基體102耦接至另一組件，諸如一電路板(例如，一主機板)、一中介件、或另一IC封裝體，如業界所知且如下文參看圖68所論述。在微電子總成150包括多個微電子組件130之實施例中，微電子總成150可被稱為一多晶片封裝體(MCP)。一微電子總成150可包括額外組件，諸如被動組件(例如，安置在基體102之「頂部」表面或「底部」表面的表面安裝電阻器、電容器及電感器)、主動組件或其他組件。

圖3-10為根據各種實施例之用於製造圖2之微電子總成150之一範例程序之各種階段的側截面圖。儘管圖3-10之程序(及下文所論述之隨附圖式中其他者的程序)的操作可參考本文所揭露之微電子結構100/微電子總成150的特定實施例來例示，但方法可用來形成任何合適的微電子結構100/微電子總成150。在圖3-10中(及在表示本文所揭露之製造程序中之其他者的圖式中)操作係各例示一次且係以特定順序，但該等操作可如所欲地重新排序及/或重複(例如，在製造多個微電子結構100/微電子總成150時並行地執行不同操作)。

圖3例示包括一初步基體102的一總成，該初步基體包括介電材料112及圖案化傳導材料108。圖3之總成可使用習知封裝體基體製造技術(例如，介電材料112層之層積等)來製造，且可包括多達N-1之層。

圖4例示製造用於圖4之初步基體102的一額外第N層之後的一總成。圖4之總成包括傳導接點114的下層金屬。圖4之總成可使用習知封裝體基體製造技術來製造。

圖5例示在圖4之總成上形成一表面絕緣材料104層之後的一總成。

圖6例示在圖5之總成的表面絕緣材料104中圖案化開口以暴露傳導接點114之下層金屬、形成傳導接點114之表面修整層116、及形成空腔120之後的一總成。在一些實施例中，表面絕緣材料104中之開口(包括空腔120)可藉由機械圖案化、雷射圖案化、乾式蝕刻圖案化或微影圖案化技術來形成。

圖7例示在圖6之總成上執行一清潔操作且在傳導接點114上形成焊料106(例如，微球)後的一總成。

圖8例示使用黏著劑122將橋接組件110附接至圖7之總成之空腔120的暴露介電材料112之後的一總成。在一些實施例中，黏著劑122可係一DAF，且附接橋接組件110可包括執行一膜固化操作。圖8之總成可採取圖1之微電子結構100的形式。

圖9例示將微電子組件130附接至圖8之總成之後的一總成。在一些實施例中，此附接可包括一熱壓接合(TCB)操作。在一些實施例中，額外焊料可在該TCB操作前被設置在傳導接點118、傳導接點132及/或傳導接點134上。

圖10例示提供模塑材料144至圖9之總成後的一總成。如上文所記述，在一些實施例中，圖10之模塑材料144可包括多個不同材料(例如，在微電子組件130與微電子結構100之間的一毛細底填材料，以及在微電子組件130上方的一不同材料)。圖10之總成可採取圖2之微電子總成150的形式。如上文所論述，模塑材料144可包括一底填材料(例如，一毛細底填充材料)。

圖3-65中之各種圖式例示具有各種特徵之範例微電子結構100/微電子總成150。這些微電子結構100/微電子總成150的特徵可與本文所揭露之任何其他特徵合適地組合以形成一微電子結構100/微電子總成150。舉例而言，本文所揭露之微電子結構100中之任一者可耦接至一或多個微電子組件130(例如，如上文參看圖2-10所論述)以形成一微電子總成150，且本文所揭露之微電子總成150中之任一者可與構成其等之微電子結構100分開製造。圖1及2的數個元件與圖3-65共用；為了易於論述，不重複這些元件之說明，且這些元件可採取本文所揭露之形式中之任一者。

一微電子結構100可包括在基體102之一「頂部」表面處延伸穿過一表面絕緣材料104的一空腔120(例如，如上文參看圖1所論述)。在一些實施例中，基體102之介電材料112可提供空腔120之底部(例如，如上文參看圖1所論述)，而在其他的實施例中，另一材料可提供空腔120的一底部。

雖然本文圖式中的各種圖式例示基體102為一無芯基體(例如，具有皆朝相同方向漸縮的通孔)，但本文所揭露之基體102中的任一者可係有芯之基體102。舉例而言，圖11例示具有相似於圖1之微電子結構之特徵的一微電子結構100，但具有一基體102，其具有一核心178(傳導路徑(未示出)可延伸通過該核心)。如圖11所示，一有芯之基體102可包括朝向核心178漸縮(且因此在核心178之相對側處以相反方向漸縮)之通孔。

如上文所記述，在一些實施例中，橋接組件110可包括除了在其「頂部」表面之傳導接點118之外的傳導接點；例如，橋接組件110可包括在其「底部」表面的傳導接點182，如隨附圖式之數個圖式中所示。舉例而言，圖12例示相似於圖1之微電子結構之一微電子結構100的一實施例，但其中橋接組件110之傳導接點182藉由焊料106耦接至基體102之傳導接點180。在微電子結構11中，橋接組件110之傳導接點182可傳導式耦接至在基體102之空腔120之底部的傳導接點180(例如，藉由焊料106或另一類型之互連件)。一橋接組件110之傳導接點182中的一或多者可藉由通過橋接組件110之傳導路徑(包括例如一或多個穿矽穿孔(TSV))來耦接至橋接組件110之一或多個傳導接點118，且/或當一橋接組件110內的電氣元件(例如，電晶體、二極體、電阻器、電容器、電感器等)存在時，橋接組件110之傳導接點182可耦接至該等電氣元件。在一些實施例中，傳導接點180可在介電材料112中對應空腔的底部，如所示。傳導接點180可包括在其等之暴露表面的一表面修整層116，如所示。基體102與橋接組件110之間的直接電氣連接(亦即，不通過一微電子組件130之電氣連接)可致能基體102與橋接組件110之間的直接電力及/或輸入/輸出(I/O)路徑，其等可導致電力遞送效益及/或信號潛時效益。在一些實施例中，傳導接點182的節距可在40微米與1毫米之間(例如，在40微米與50微米之間，或在100微米與1毫米之間)。在橋接組件110在其「底部」表面包括傳導接點182以耦接至基體102之空腔120底部之傳導接點180的實施例中，一介電材料(例如，一毛細底填材料)可支援這些連接；此一材料為了清楚例示而未示出於隨附圖式中之各種圖式中。

在一些實施例中，多個微電子組件130可一起組裝成一複合體，其接著被耦接至一橋接組件110及一基體102。微電子組件130的此一複合體可採取數種形式中之任一者。舉例而言，圖13-14為根據各種實施例之範例微電子總成150的側截面圖，其中微電子組件130係藉由一介電材料195及一介電材料197來機械式固接在一起。介電材料195及介電材料197可在微電子組件130周邊之周圍延伸，即使隨附圖式中之各種圖式僅例示一微電子總成150的一較窄部分。介電材料195可包括其中具有填料粒子(例如，矽土)的一聚合物基質。在一些實施例中，介電材料195可具有一大於80重量百分比之填料含量(例如，在80重量百分比與90重量百分比之間)；在一些此等實施例中，介電材料195可係一模塑材料，且可設置在晶圓層級，如下文參看圖15-22所論述。介電材料197可具有一不同於介電材料195之材料組成。介電材料197可包括其中具有填料粒子(例如，矽土)的一聚合物基質，但可具有一比介電材料195更少之填料含量。在一些實施例中，介電材料197可具有一小於80重量百分比之填料含量(例如，在65重量百分比與80重量百分比之間)；在一些此等實施例中，介電材料197可係一底填材料，且可設置在晶圓層級，如下文參看圖15-22所論述。另一介電材料199可安置於微電子組件130與基體102之間。介電材料199可具有一不同於介電材料197之材料組成及一不同於介電材料195之材料組成。介電材料199可包括其中具有填料粒子(例如，矽土)的一聚合物基質，但可具有一比介電材料197更少之填料含量。在一些實施例中，介電材料199可具有一小於65重量百分比之填料含量(例如，在50重量百分比與65重量百分比之間)；在一些此等實施例中，介電材料199可係一底填材料，且可設置在封裝體層級，如下文參看圖15-22所論述。

在圖13之實施例中，橋接組件110可安置於基體102之空腔120中，但在其「底部」表面可不包括傳導接點182，且可或可不與基體102之介電材料112接觸；反之，如所示，介電材料199可將橋接組件110機械式固接至基體102。在一些實施例中，介電材料199可在橋接組件110與基體102之介電材料112之間延伸、可在橋接組件110側表面之周圍延伸、及/或可在橋接組件110與介電材料197之間延伸，如所示。在圖13之實施例中，一介電材料145可存在於橋接組件110之「底部」表面；介電材料145可具有一與介電材料199相同之材料組成或一不同之材料組成。在一些實施例中，介電材料145可採取本文所揭露之介電材料195之實施例中之任一者的形式。介電材料145可用以提供橋接組件110之機械支撐及/或控制橋接組件110之翹曲，且本文所揭露之橋接組件110中之任一合適者可包括此等介電材料。在一些實施例中，介電材料145可具有在15微米與50微米之間的一厚度。在一些實施例中，額外於或代替位在橋接組件110之「底部」表面，一介電材料145可存在於橋接組件110之「頂部」表面。當橋接組件110之傳導接點係位於在與介電材料145相同之一表面時，介電材料145可在該等傳導接點上方包覆模製，且接著介電材料145可經研磨回以暴露傳該等導接點。

圖14之實施例具有與圖13之實施例共通之許多特徵，但圖14之橋接組件110可包括在其「底部」表面的多個傳導接點182，且這些傳導接點182可藉由中介焊料106耦接至基體102之傳導接點180。如圖14所示，介電材料199可至少部分地包圍在傳導接點180與傳導接點182之間的焊料106。圖13與14之微電子總成150可在無需昂貴平坦化操作(例如，無需化學機械平坦化(CMP))或其他困難及/或昂貴製造技術之情形下達成相關形貌體之良好共平面性。

類似圖13與14所例示之微電子總成的微電子總成150可使用任何合適技術來製造。舉例而言，圖15-22為根據各種實施例之用於製造圖13之微電子總成150之一範例程序之各種階段的側截面圖。

圖15例示包括一載體131的一總成，該載體上具有微電子組件130。微電子組件130可於載體131上對準，使得傳導接點132/134之所欲位置(圖15中以虛線指示)與載體131上之對應對準標記(未示出)對準，以達成微電子組件130之間的所欲間距。在一些實施例中，載體131可係一晶圓，且可在載體131與載體131上之材料間的介面處具有一或多個釋放層(未示出)。雖然圖15(及隨附圖式中之其他者)中所例示之微電子組件130係繪示成具有相同厚度，但此單純是為了易於例示，且微電子組件130不需具有相同厚度。在一些實施例中，圖15之總成之微電子組件130在其等被包括於圖15之總成中前可已先經測試，且因此可表示「已知良好」組件(例如「已知良好晶粒」)。圖15之總成可係一「晶圓層級」總成的一部分，其中類似圖15中所例示之多個單元係一起形成，且接著在一稍後操作單粒化成「封裝體層級」單元(例如，如下文參看圖21所論述)。

圖16例示在圖15之總成之微電子組件130周圍提供一介電材料197之後的一總成。介電材料197可有助於將微電子組件130固接在相對於彼此的位置，以減輕後續製造操作期間的移動風險。在一些實施例中，圖16之總成中(且因此圖13與14之微電子總成中)之介電材料197的一厚度可在50微米與200微米之間。在一些實施例中，介電材料197可係一晶圓層級底填材料，如上文所論述。

圖17例示在圖16之總成之微電子組件130周圍及在介電材料195上提供一模塑材料195之後的一總成。介電材料195可進一步將微電子組件130固接在相對於彼此的位置，以減輕後續製造操作期間的移動風險。在一些實施例中，介電材料195可被平面化(例如，使用一研磨操作)以移除微電子組件130上之一些或全部的介電材料195；因此，在圖13-14之微電子總成150的一些實施例中，介電材料195可存在微電子組件130之「背部」表面上(例如，以使得微電子組件130係在介電材料195中之一些者與基體102之間)。在一些實施例中，介電材料195可係一晶圓層級模塑材料，如上文所論述。

圖18例示在從圖17的總成移除載體131、「翻轉」所得結果、將另一載體131附接至相近於微電子組件130的之「背部」表面的平坦化表面、然後在其上形成傳導接點132/134之後的一總成。在一些實施例中，傳導接點132/134可包括銅且可採取傳導柱(例如，銅柱)之形式。

圖19例示在圖18之總成之傳導接點132/134上提供焊料106之後的一總成。在一些實施例中，焊料106可被提供作為焊料凸塊。

圖20例示藉由經由中介焊料106將一橋接組件110之傳導接點118接合至微電子組件103之傳導接點134，以將橋接組件110(其上具有介電材料145)接合至圖19之總成之後的一總成。在一些實施例中，可在橋接組件110及微電子組件130之間提供一底填材料(未示出)；此一材料可存在於本文所揭露之實施例中之任一者內，且在一些實施例中，可採取本文所揭露之介電材料197之實施例中之任一者的形式，或可係一環氧樹脂助焊劑。

圖21例示移除圖20之載體131且將所得結果耦接至基體102之後的一總成。在圖13之微電子總成150中之多個微電子總成150正被同時製造的實施例中，不同微電子總成150可單粒化成「封裝體層級」組件來作為圖21之操作的部分。在圖21之總成中，傳導接點132可藉由中介焊料106接合至傳導接點114。在一些實施例中，此接合可包括一質體回焊操作，且焊料106與傳導接點118及134之間的力可足以在質體回焊期間將橋接組件110留持在適當位置。

圖22例示在基體102、橋接組件110及微電子組件130之間提供介電材料199之後的一總成。在一些實施例中，橋接組件110與基體102之相近材料之間的間距可係至少10微米，以容許介電材料199到達這些空間。相似地，在一些實施例中，橋接組件110與微電子組件130之間的間距可係至少10微米，以容許介電材料199到達這些空間。在一些實施例中，介電材料199可係一封裝體層級底填材料，如上文所論述。圖22之總成可採取圖13之微電子總成150的形式。圖14之微電子總成150可使用相似於圖15-22所例示之程序的一程序來製造，但其中上文參看圖21所論述之接合操作(例如，質體回焊)亦可包括藉由中介焊料106將橋接組件110之傳導接點182接合至基體102之傳導接點180。

圖23-24例示其中多個微電子組件130組裝成一複合體之微電子總成150的其他範例。特定而言，圖23-24為根據各種實施例之範例微電子總成150的側截面圖，其中微電子組件130係藉由一介電材料197來機械式固接在一起。介電材料197可在微電子組件130周邊之周圍延伸，即使隨附圖式中之各種圖式僅例示一微電子總成150的一較窄部分。圖23-24之介電材料197可採取本文所揭露之形式中之任一者(例如，上文參看圖13-14所論述之介電材料197之形式中之任一者)。另一介電材料199可安置於微電子組件130與基體102之間，且可延伸進入微電子組件130之間的容積中。另外，介電材料199可在微電子組件130周邊之周圍延伸(未示出)。圖23-24之介電材料199可採取本文所揭露之形式中之任一者(例如，上文參看圖13-14所論述之介電材料199之形式中之任一者)。

在圖23之實施例中，橋接組件110可安置於基體102之空腔120中，但在其「底部」表面可不包括傳導接點182，且可或可不與基體102之介電材料112接觸；反之，如所示，介電材料199可將橋接組件110機械式固接至基體102。圖23之實施例與圖13之實施例共享許多特徵，且為了易於例示將不再重複這些特徵之論述。

圖24之實施例具有與圖23之實施例共通之許多特徵，但圖24之橋接組件110可包括在其「底部」表面的多個傳導接點182，且這些傳導接點182可藉由中介焊料106耦接至基體102之傳導接點180。圖24之實施例與圖14之實施例共享許多特徵，且為了易於例示將不再重複這些特徵之論述。類似圖13與14之微電子總成150，圖23與24之微電子總成150可在無需昂貴平坦化操作(例如，無需CMP)或其他困難及/或昂貴製造技術之情形下達成相關形貌體之良好共平面性。

類似圖23與24所例示之微電子總成的微電子總成150可使用任何合適技術來製造。舉例而言，圖25-27為根據各種實施例之用於製造圖23之微電子總成150之一範例程序之各種階段的側截面圖。

圖25例示包括一載體131的一總成，該載體上具有微電子組件130。微電子組件130可於載體131上「面朝上」，使得傳導接點132/134被暴露。載體131可採取本文所揭露之形式中之任一者。傳導接點132/134可具有焊料106，其係在將微電子組件130耦接至載體131之前安置於其等上，或者焊料106可在微電子組件130固接至載體131之後安置於傳導接點132/134上。在一些實施例中，圖25之總成之微電子組件130在其等被包括於圖25之總成中前可已先經測試，且因此可表示「已知良好」組件(例如「已知良好晶粒」)。圖25之總成可係一「晶圓層級」總成的一部分，其中類似圖25中所例示之多個單元係一起形成，且接著在一稍後操作單粒化成「封裝體層級」單元。

圖26例示在圖25之總成之微電子組件130周圍提供一介電材料197之後的一總成。介電材料197可有助於將微電子組件130固接在相對於彼此的位置，以減輕後續製造操作期間的移動風險。在一些實施例中，圖26之總成中(且因此圖23與24之微電子總成中)之介電材料197的一厚度可在50微米與200微米之間。在一些實施例中，介電材料197可係一晶圓層級底填材料，如上文所論述。

圖27例示藉由經由中介焊料106將一橋接組件110之傳導接點118接合至微電子組件103之傳導接點134，以將橋接組件110(其上具有介電材料145)接合至圖26之總成之後的一總成。可藉由在圖27之總成上實行上文參看圖21-22所論述之操作繼續製造，得到可採取圖23之微電子總成150之形式的一總成。圖24之微電子總成150可使用相似於參看圖25-27及21-22所論述之程序的一程序來製造，但其中上文參看圖21所論述之接合操作(例如，質體回焊)亦可包括藉由中介焊料106將橋接組件110之傳導接點182接合至基體102之傳導接點180。

圖28-29例示其中多個微電子組件130組裝成一複合體之微電子總成150的其他範例。特定而言，圖23-24為根據各種實施例之範例微電子總成150的側截面圖，其中微電子組件130係藉由一介電材料197及一介電材料195來機械式固接在一起。介電材料197及介電材料195可在微電子組件130周邊之周圍延伸，即使隨附圖式中之各種圖式僅例示一微電子總成150的一較窄部分。介電材料197可採取本文所揭露之形式中之任一者(例如，上文參看圖13-14所論述之介電材料197之形式中之任一者)，且介電材料195可採取本文所揭露之形式中之任一者(例如，上文參看圖13-14所論述之介電材料195之形式中之任一者)。對比於圖13-14的實施例(其中介電材料197係在介電材料195與基體102之間)，在圖28-29之微電子總成150中，介電材料195可在介電材料197與基體102之間。另外，在一些實施例中，介電材料195可延伸至微電子組件130之「底部」表面上，以鄰近於傳導接點132/134，如所示。在一些實施例中，微電子組件130之「底部」表面上之介電材料195的一厚度可在2微米與20微米之間。另一介電材料199可安置於微電子組件130與基體102之間。介電材料199可採取本文所揭露之形式中之任一者(例如，上文參看圖13-14所論述之介電材料199之形式中之任一者)。

在圖28之實施例中，橋接組件110可安置於基體102之空腔120中，但在其「底部」表面可不包括傳導接點182，且可或可不與基體102之介電材料112接觸；反之，如所示，介電材料199可將橋接組件110機械式固接至基體102。圖28之實施例與圖13之實施例共享許多特徵，且為了易於例示將不再重複這些特徵之論述。

圖29之實施例具有與圖28之實施例共通之許多特徵，但圖29之橋接組件110可包括在其「底部」表面的多個傳導接點182，且這些傳導接點182可藉由中介焊料106耦接至基體102之傳導接點180。圖29之實施例與圖14之實施例共享許多特徵，且為了易於例示將不再重複這些特徵之論述。類似圖13-14與23-24之微電子總成150，圖28與29之微電子總成150可在無需昂貴平坦化操作(例如，無需CMP)或其他困難及/或昂貴製造技術之情形下達成相關形貌體之良好共平面性。

類似圖28與29所例示之微電子總成的微電子總成150可使用任何合適技術來製造。舉例而言，圖30-32為根據各種實施例之用於製造圖28之微電子總成150之一範例程序之各種階段的側截面圖。

圖30例示包括一載體131的一總成，該載體上具有微電子組件130。微電子組件130可於載體131上「面朝上」，使得傳導接點132/134被暴露。載體131可採取本文所揭露之形式中之任一者。在一些實施例中，圖30之總成之微電子組件130在其等被包括於圖30之總成中前可已先經測試，且因此可表示「已知良好」組件(例如「已知良好晶粒」)。圖30之總成可係一「晶圓層級」總成的一部分，其中類似圖30中所例示之多個單元係一起形成，且接著在一稍後操作單粒化成「封裝體層級」單元。

圖31例示在圖30之總成之微電子組件130周圍提供一介電材料197之後的一總成。介電材料197可有助於將微電子組件130固接在相對於彼此的位置，以減輕後續製造操作期間的移動風險。在一些實施例中，圖26之總成中(且因此圖28與29之微電子總成中)之介電材料197的一厚度可在50微米與200微米之間。在一些實施例中，介電材料197可係一晶圓層級底填材料，如上文所論述。

圖32例示在圖31之總成之微電子組件130周圍提供一介電材料195之後的一總成。介電材料195可進一步有助於將微電子組件130固接在相對於彼此的位置，以減輕後續製造操作期間的移動風險。在一些實施例中，介電材料195可係一晶圓層級模塑材料，如上文所論述。如圖32所示，介電材料195可向上延伸至微電子組件130的暴露表面上以與傳導接點132/134側向鄰近。在一些實施例中，介電材料195可被沉積且接著被研磨回以顯露傳導接點132/134，得到與傳導接點132/134的暴露表面共平面之介電材料195的一暴露表面。可藉由在圖32之總成上實行上文參看圖20-22所論述之操作繼續製造，得到可採取圖28之微電子總成150之形式的一總成。圖29之微電子總成150可使用相似於參看圖30-32及20-22所論述之程序的一程序來製造，但其中上文參看圖21所論述之接合操作(例如，質體回焊)亦可包括藉由中介焊料106將橋接組件110之傳導接點182接合至基體102之傳導接點180。

圖33-34例示其中多個微電子組件130組裝成一複合體之微電子總成150的其他範例。特定而言，圖33-34為根據各種實施例之範例微電子總成150的側截面圖，其中微電子組件130係藉由一介電材料197來機械式固接在一起。介電材料197可在微電子組件130周邊之周圍延伸，即使隨附圖式中之各種圖式僅例示一微電子總成150的一較窄部分。介電材料197可採取本文所揭露之形式中之任一者(例如，上文參看圖13-14所論述之介電材料197之形式中之任一者)。另一介電材料199可安置於微電子組件130與基體102之間。介電材料199可採取本文所揭露之形式中之任一者(例如，上文參看圖13-14所論述之介電材料199之形式中之任一者)。

圖33-34之實施例可分別相似於圖13-14之實施例，但不同之處可在於圖33-34之實施例可不包括一介電材料195，且替代地，介電材料197可填充微電子組件130之間的容積，且可具有與微電子組件130之「底部」表面共面的一「底部」表面，如所示。類似圖13-14、23-24與28-29之微電子總成150，圖33與34之微電子總成150可在無需昂貴平坦化操作(例如，無需CMP)或其他困難及/或昂貴製造技術之情形下達成相關形貌體之良好共平面性。類似圖33與34所例示之微電子總成的微電子總成150可使用任何合適技術來製造。舉例而言，圖33-34之微電子總成150可使用類似圖15-22的一程序來製造，但其中介電材料197被沉積及研磨以具有與圖16之總成中之微電子組件130之「頂部」表面共平面的一「頂部」表面，且其中與介電材料195相關之操作被省略。

在一些實施例中，一微電子總成150可包括在微電子組件130之「頂部」表面的一支撐材料以提供進一步機械支撐。舉例而言，圖35-36為範例微電子總成150的側截面圖，其等分別與圖23-24中所例示的微電子總成150共享許多特徵，且其中存在一支撐材料117，使得微電子組件130係在支撐材料117與基體102之間。另外，圖37-38為範例微電子總成150的側截面圖，其等分別與圖28-29中所例示的微電子總成150共享許多特徵，且其中存在一支撐材料117，使得微電子組件130係在支撐材料117與基體102之間。圖35-38之微電子總成的支撐材料117可作為用於微電子組件130「重構」進入可接著經進一步處理之一複合體的一基礎，且因此支撐材料117可包括用於為微電子組件130提供一重構基礎的任何合適材料。在一些實施例中，支撐材料117可包括矽(且可例如經由氧化物對氧化物接合以接合至微電子組件130)。在一些實施例中，支撐材料117可包括玻璃。在一些實施例中，支撐材料117可包括一金屬，諸如銅。在一些實施例中，微電子組件130可藉由一黏著劑，諸如一DAF，來固接至支撐材料117。在一些實施例中，微電子組件130可藉由一焊料熱介面材料(STIM)固接至支撐材料117。在一些實施例中，微電子組件130可藉由一可燒結環氧樹脂固接至支撐材料117。這些附接材料中之任一或多者可經選擇以提供足夠熱導性以及足夠機械支撐。在一些實施例中，支撐材料117可具有在100微米與500微米之間(例如，在100微米與400微米之間)的一厚度。

在圖35-38所例示的特定實施例中(及在圖式中包括一支撐材料117之其他者中)，支撐材料117被繪示成接觸多個微電子組件130之「頂部」表面之材料的一單一部分。此單純是例示性，且本文所揭露之微電子總成150中之任一者可包括支撐材料117，其中支撐材料117係存在於與相關聯之不同、個別微電子組件130的「頂部」表面耦接之不同、個別部分中。

類似圖35-38所例示之微電子總成的微電子總成150可使用任何合適技術來製造。舉例而言，圖35-36之微電子總成150可實質上分別如上文參看圖23-24之製造所論述地製造，但圖25之總成可具有安置於載體131與微電子組件130之間的支撐材料117；在一些實施例中，載體131可藉由一釋放層耦接至支撐材料117。舉另一例而言，圖37-38之微電子總成150可實質上分別如上文參看圖28-29之製造所論述地製造，但圖30之總成可具有安置於載體131與微電子組件130之間的支撐材料117；在一些實施例中，載體131可藉由一釋放層耦接至支撐材料117。在支撐材料117係針對每一不同微電子組件130以不同部分被提供的實施例中，支撐材料117可在微電子組件130被帶入該總成之前，附接至微電子組件130。

在一些實施例中，一微電子總成150可包括傳導柱以將微電子組件130及/或橋接組件110電氣耦接至基體102。舉例而言，圖39-40為根據各種實施例之包括傳導柱175之範例微電子總成150的側截面圖。一或多個傳導柱175之一堆疊可與微電子組件130之傳導接點132中之每一者接觸，且傳導柱175可藉由焊料106傳導式耦接至基體102之傳導接點114。在圖39-40之實施例中，焊料106可比起靠近微電子組件130更靠近基體102。如圖39-40所例示，一堆疊中的一個別傳導柱175可具有比該堆疊中更靠近基體102之另一個別傳導柱175更小的一直徑；傳導柱175之一堆疊可因此具有一「階梯」結構，其中較靠近基體102的傳導柱175比較遠離基體102的傳導柱175更窄。傳導柱175可延伸穿過一介電材料199，其可採取本文所揭露之介電材料199中之任一者的形式。如圖39-40所示，介電材料199可接觸在微電子組件130之「頂部」表面之一支撐材料117的側表面。支撐材料117可採取本文所揭露之支撐材料117中之任一者的形式，且在一些實施例中，介電材料199可具有傾斜側表面，其中介電材料199朝基體102變寬，如所示。介電材料199亦可接觸微電子組件130之側表面，且可安置於微電子組件130之間，如所示。

在圖39之實施例中，橋接組件110在其「底部」表面可不包括傳導接點182，且介電材料199可安置於橋接組件110與基體102之間。在圖40之實施例中，橋接組件110可包括在其「底部」表面之傳導接點182，且這些傳導接點182可藉由一或多個傳導柱179及焊料106之一中介堆疊(與傳導接點182接觸且延伸穿過介電材料199)耦接至基體102之傳導接點114。將傳導接點114耦接至傳導柱175/179之焊料106可與介電材料199接觸。在一些實施例中，一微電子總成150中之「最底部」傳導柱175/179之「底部」表面可係共平面，如所示。

圖39與40之微電子總成150(及下文進一步論述之圖46與49的微電子總成)可有利地包括固接微電子組件130、橋接組件110及基體102的一單個介電材料199，且可使用低成本程序製造。類似圖39-40所例示之微電子總成的微電子總成150可使用任何合適技術來製造。圖41-45為根據各種實施例之用於製造圖39之微電子總成150之一範例程序之各種階段的側截面圖。

圖41例示包括一載體131及在載體131上之支撐材料117的一總成。如上文所論述，支撐材料117可藉由一釋放層(未示出)耦接至載體131。支撐材料117及載體131可採取任何合適形式。圖41之總成可係一「晶圓層級」總成的一部分，其中類似圖41中所例示之多個單元係一起形成，且接著在一稍後操作單粒化成「封裝體層級」單元(例如，如下文參看圖44所論述)。

圖42例示將微電子組件130耦接至圖41之總成的支撐材料117、形成在微電子組件130之傳導接點132上的傳導柱175、且在微電子組件130之傳導接點134上提供焊料106之後的一總成。在一些實施例中，傳導柱175可經鍍敷至傳導接點134上，其中鍍敷操作之次數取決於一堆疊中傳導柱175的數目(例如，兩次鍍敷操作以形成圖42之總成的傳導柱175)。如圖42所示，在後續鍍敷操作中所形成之傳導柱175的直徑相對於先前鍍敷操作可減小。在一些實施例中，圖42的操作可包括執行傳導柱175的一「高速切削(fly cut)」，以改善傳導柱175之堆疊之「頂部」的共平面性。

圖43例示在經由焊料106將橋接組件110的傳導接點118耦接至圖42之總成之微電子組件130的傳導接點134之後的一總成。傳導接點118與傳導接點134之間的耦接結構可係為微電子總成150中所將做出之最緊密節距互連件，且在製造時於此階段形成其等係可允許橋接組件110自我對準、或以其他方式達成與微電子組件130之最小失準。在一些實施例中，圖43的操作可包括執行傳導柱175的一「高速切削」，以改善傳導柱175之堆疊之「頂部」的共平面性。

圖44例示從圖43之總成移除載體131、且經由焊料106將所得結果之傳導柱175接合至一基體102之後的一總成。在圖39之微電子總成150中之多個微電子總成150正被同時製造的實施例中，不同微電子總成150可單粒化成「封裝體層級」組件來作為圖44之操作的部分。

圖45例示在微電子組件130與基體102之間、以及在微電子組件130周圍、及在支撐材料117上提供介電材料199之後一的總成，如所示。圖45之總成可採取圖39之微電子總成150的形式。圖40之微電子總成150可使用相似參看圖41-45所論述之程序的一程序來製造，但其中傳導柱179可在將橋接組件110接合至微電子組件130前鍍覆在橋接組件110之傳導接點182上(此等傳導柱179可由諸如介電材料195之一介電材料包圍，以提供機械支撐至傳導柱179)，且其中上文參看圖44所論述之接合操作亦可包括藉由中介焊料106將傳導柱179接合至基體102之傳導接點114。

在如圖39-40所例示之微電子總成150之一些實施例中，將微電子組件130耦接至基體102的焊料106可在傳導柱175之間。舉例而言，圖46例示與圖39之微電子總成150共享許多特徵的一微電子總成150，但其中在一傳導接點132與一傳導接點114之間的焊料106係在與傳導接點132接觸的一或多個傳導柱175及與傳導接點132接觸的一或多個傳導柱175之間。雖然圖46例示僅一單個傳導柱175安置於焊料106與一傳導接點132之間的一微電子總成150，且僅一單個傳導柱175安置於焊料106與一傳導接點114之間，但此單純是為了易於例示，且一個以上之傳導柱175可安置於焊料106「上面」及/或「下面」。在一個以上之傳導柱175安置於焊料106「上面」及/或「下面」的實施例中，多個傳導柱175的直徑可朝焊料106減少(例如，如上文提及圖39-40之微電子總成150內之一堆疊中之傳導柱175中不同者的直徑所論述者)。

類似圖46所例示之微電子總成的微電子總成150可使用任何合適技術來製造。圖47-48為根據各種實施例之用於製造圖46之微電子總成150之一範例程序之各種階段的側截面圖。

圖47例示在一基體102之傳導接點114上形成傳導柱175之後的一總成。在一些實施例中，傳導柱175可經鍍敷至傳導接點114上，其中鍍敷操作之次數取決於一堆疊中傳導柱175的數目(例如，一次鍍敷操作以形成圖47之總成的傳導柱175)。在後續鍍敷操作中所形成之傳導柱175的直徑相對於先前鍍敷操作可減小。

圖48例示在從類似圖43之總成的一總成移除載體131、且藉由焊料106將所得結果之傳導柱175接合至圖47之總成之基體102的傳導柱之後的一總成。可藉由在圖48之總成上實行上文參看圖45所論述之操作繼續製造，導致可採取圖46之微電子總成150之形式的一總成。在圖45之微電子總成150中之多個微電子總成150正被同時製造的實施例中，不同微電子總成150可單粒化成「封裝體層級」組件來作為圖48之操作的部分。

在一些實施例中，一微電子總成150可包括與基體102之傳導接點114接觸的傳導柱175。舉例而言，圖49例示與圖39之微電子總成150共享許多特徵的一微電子總成150，但其中一或多個傳導柱175之一堆疊可與基體102之傳導接點114中之每一者接觸，且傳導柱175可藉由焊料106傳導式耦接至微電子組件130之傳導接點132。在圖49之實施例中，焊料106可比起靠近基體102更靠近微電子組件130。如圖49所例示，一堆疊中的一個別傳導柱175可具有比該堆疊中更靠近微電子組件130之另一個別傳導柱175更小的一直徑；傳導柱175之一堆疊可因此具有一「階梯」結構，其中較遠離基體102的傳導柱175比較靠近基體102的傳導柱175更窄。

類似圖49所例示之微電子總成的微電子總成150可使用任何合適技術來製造。舉例而言，圖49之微電子總成150可實質上如上文參看圖47-48所說明地製造，但其中微電子組件130可沒有鍍敷在傳導接點114上之傳導柱175。

在一些實施例中，包括傳導柱175的一微電子總成150可具有在傳導柱175與基體102之間的一金屬化區113。舉例而言，圖50-51為根據各種實施例之包括傳導柱175及一金屬化區113之範例微電子總成150的側截面圖。一或多個傳導柱175之一堆疊可與微電子組件130之傳導接點132中之每一者接觸，且傳導柱175可與一金屬化區113之傳導通孔111及傳導接點109接觸。金屬化區113可包括一介電材料115，其可包括任何合適材料，諸如一聚醯亞胺、聚苯并㗁唑、氮化矽或氧化矽。傳導接點109可藉由焊料106傳導式耦接至基體102之傳導接點114。在圖50-51之實施例中，焊料106可比起靠近微電子組件130更靠近基體102。雖然金屬化區113在圖50-51(及隨附圖式中之其他者)係繪示成具有一單個金屬化層，但此單純是為了易於例示，且一金屬化區113可具有包括如所欲布置成傳導路徑之傳導通孔及/或傳導線路的一或多個金屬化層。如圖50-51所例示，一堆疊中的一個別傳導柱175可具有比該堆疊中更靠近基體102之另一個別傳導柱175更小的一直徑；傳導柱175之一堆疊可因此具有一「階梯」結構，其中較靠近基體102的傳導柱175比較遠離基體102的傳導柱175更窄。傳導柱175可延伸穿過一介電材料195，其可採取本文所揭露之介電材料195中之任一者的形式。介電材料195亦可接觸微電子組件130之側表面，且可安置於微電子組件130之間，如所示。介電材料195亦可接觸橋接組件110之所有表面，且可存在於耦接傳導接點118至傳導接點134的焊料106之間的容積中。

在圖50之實施例中，橋接組件110在其「底部」表面可不包括傳導接點182，且介電材料195可安置於橋接組件110與金屬化區113之間。在圖51之實施例中，橋接組件110可包括在其「底部」表面之傳導接點182，且這些傳導接點182可藉由一或多個傳導柱179(與傳導接點182接觸且延伸穿過介電材料195)、傳導通孔111、傳導接點109及焊料106之一中介堆疊耦接至基體102之傳導接點114。在一些實施例中，一微電子總成150中之「最底部」傳導柱175/179之「底部」表面可係共平面，如所示。

在一些實施例中，圖50-51之微電子總成150的微電子組件130(及下文進一步論述之圖59-64之微電子總成150)在其等被包括於微電子總成150中前可已先經測試，且因此可表示「已知良好」組件(例如「已知良好晶粒」)。圖50-51之微電子總成150(及下文進一步論述之圖59-64之微電子總成150)可有利地使用低成本程序製造。類似圖50-51所例示之微電子總成的微電子總成150可使用任何合適技術來製造。圖52-58為根據各種實施例之用於製造圖50之微電子總成150之一範例程序之各種階段的側截面圖。

圖52例示包括一載體131之一總成，該載體耦接至微電子組件130，其中焊料106在微電子組件130之傳導接點134上。圖52之總成可係一「晶圓層級」總成的一部分，其中類似圖52中所例示之多個單元係一起形成，且接著在一稍後操作單粒化成「封裝體層級」單元(例如，如下文參看圖56所論述)。

圖53例示在圖52之總成之微電子組件130的傳導接點132上形成傳導柱175之後的一總成。在一些實施例中，傳導柱175可經鍍敷至傳導接點134上，其中鍍敷操作之次數取決於一堆疊中傳導柱175的數目(例如，兩次鍍敷操作以形成圖53之總成的傳導柱175)。如圖53所示，在後續鍍敷操作中所形成之傳導柱175的直徑相對於先前鍍敷操作可減小。在微電子組件130具有不同厚度的一些實施例中，可在傳導柱175上執行一「高速切削」操作以平坦化傳導柱175之堆疊的「頂部」；在此等實施例中，即使在微電子組件130厚度不同時，傳導柱175之堆疊的「頂部」仍可共平面。在一些實施例中，焊料106可在高速切削後鍍敷至傳導柱175之堆疊的「頂部」上(未示出)。

圖54例示在經由焊料106將橋接組件110的傳導接點118耦接至圖54之總成之微電子組件130的傳導接點134之後的一總成。傳導接點118與傳導接點134之間的耦接結構可係為微電子總成150中所將做出之最緊密節距互連件，且在製造時於此階段形成其等係可允許橋接組件110自我對準、或以其他方式達成與微電子組件130之最小失準。

圖55例示在圖54之總成之微電子組件130周圍提供一介電材料195之後的一總成。介電材料195可將微電子組件130及橋接組件110固接在相對於彼此的位置，以減輕後續製造操作期間的移動風險。在一些實施例中，可平坦化(例如，使用一研磨操作)介電材料195以移除傳導柱175上面的介電材料195。在一些實施例中，介電材料195可係一晶圓層級模塑材料，如上文所論述。在一些實施例中，介電材料195可係一封裝體層級模塑材料，如上文所論述。

圖56例示在圖55之總成上形成一金屬化區113之後的一總成。在一些實施例中，可選擇傳導通孔111及傳導接點109的位置來「訂正」傳導柱175與基體102之傳導接點114之間的任何失準；在一些實施例中，一微電子總成150中(例如，如下文參看圖61-62所論述)可不包括金屬化區113。

圖57例示從圖56之總成移除載體131且「翻轉」所得結果之後的一總成。在圖50之微電子總成150中之多個微電子總成150正被同時製造的實施例中，不同微電子總成150可單粒化成「封裝體層級」組件來作為圖57之操作的部分。

圖58例示經由焊料106將圖57之總成之傳導接點109接合至一基體102之後的一總成。所得總成可採取圖50之微電子總成150的形式。圖51之微電子總成150可使用相似參看圖52-58所論述之程序的一程序來製造，但其中傳導柱179可在將橋接組件110接合至微電子組件130前鍍覆在橋接組件110之傳導接點182上(此等傳導柱179可由諸如介電材料195之一介電材料包圍，以提供機械支撐至傳導柱179)。

在一些實施例中，相似於圖50-51之微電子總成的微電子總成150可在微電子組件130之側表面周圍包括一額外介電材料。舉例而言，圖59-60分別例示相似於圖50-51之微電子總成150的微電子總成150，但其中一介電材料197可安置於微電子組件130之側表面周圍。圖59-60之介電材料197可採取本文所揭露之介電材料197中之任一者的形式。在一些實施例中，介電材料197可具有傾斜側表面，其中介電材料197朝基體102變窄。圖59-60之微電子總成150可實質如上文參看圖52-58所說明地製造，但介電材料197(例如，一晶圓層級底填材料)係在如上文參看圖55所論述提供介電材料175之前提供。在一些實施例中，圖59-60之微電子總成150中之介電材料197的一最大厚度可在50微米與200微米之間。在一些實施例中，圖59-60之微電子總成150中之介電材料197的一最大厚度可等於一或多個微電子組件130的一厚度。本文所揭露之微電子總成150中之任一者可包括此介電材料197。

在一些實施例中，相似於圖50-51之微電子總成的微電子總成150可不包括一金屬化區113。舉例而言，圖61-62分別例示相似於圖50-51之微電子總成150的微電子總成150，但其中不存在金屬化區113，且與傳導接點114接觸之焊料106亦接觸傳導柱175及179。本文所揭露之微電子總成150中之任一者可包括或可不包括一金屬化區113。

在一些實施例中，包括於一微電子總成150中之微電子組件130中之一或多者的側表面可係傾斜的，其中微電子組件130朝基體102變窄。當微電子組件130係厚的及/或靠近彼此時，此等漸縮可在鍍敷操作期間致能較佳晶種覆蓋及晶種移除。舉例而言，圖63-64分別例示相似於圖50-51之微電子總成150的微電子總成150，但其中微電子組件130之側表面係傾斜的。另外，在一些實施例中，微電子組件130的一些但非所有側表面可係傾斜的。舉例而言，微電子組件130在一微電子總成150中之「外」側表面可係傾斜的，而「內」側表面(亦即，一微電子組件130「面向」另一微電子組件130之一側表面的側表面)可係沒有傾斜的。本文所揭露之微電子總成150中之任一者可包括具有一或多個傾斜側表面之微電子組件130。

雖然本文所揭露之實施例中之各種實施例已例示其中位在橋接組件110之「頂部」表面的傳導接點118於微電子結構100中係暴露(亦即，一「開放空腔」布置)的實施例，本文所揭露之實施例中之任何合適者可被利用於其中基體102的額外層被構建於橋接組件110上方、圍封橋接組件110(亦即，一「嵌入式」布置)之實施例中。舉例而言，圖65例示具有與本文所揭露之實施例中各種實施例共通之數個特徵的一微電子總成150，但其中額外介電材料112及金屬層係安置於橋接組件110「上面」。如圖65所示，通過此「額外」材料的傳導墊及通孔可用來允許微電子組件130經由基體102之中介材料傳導式耦接至傳導接點118。相似地，本文所揭露之實施例中之任何合適者可以此一嵌入式布置來利用。

本文所揭露之微電子結構100及微電子總成150可被包括在任何合適電子組件中。圖66-69例示設備的各種範例，該設備在適當時可包括本文所揭露之微電子結構100及微電子總成150中之任何者，或可被包括在本文所揭露之微電子結構100及微電子總成150中。

圖66為可被包括在本文所揭露之微電子結構100及微電子總成150中之任何者中之一晶圓1500及晶粒1502的一俯視圖。舉例而言，一晶粒1502可被包括在一微電子結構100/微電子總成150中，作為一橋接組件110及/或一微電子組件130(或其等之部分)。晶圓1500可由半導體材料構成且可包括具有形成在晶圓1500之一表面上之IC結構的一或多個晶粒1502。晶粒1502中每一者可係包括任何合適IC之一半導體產品的一重複單元。在該半導體產品製造完成之後，晶圓1500可經歷一單粒化程序，其中晶粒1502被彼此分開，以提供該半導體產品的分立「晶片」。晶粒1502可包括一或多個電晶體(例如，下文所論述之圖67的電晶體1640中之一些者)、一或多個二極體及/或支援電路系統以將電氣信號安排路由至該等電晶體，以及任何其他IC組件。在一些實施例中，一晶粒1502可係一「被動」晶粒，因其不包括主動組件(例如，電晶體)，而在其他實施例中，一晶粒1502可係一「主動」晶粒，因其包括主動組件。在一些實施例中，晶圓1500或晶粒1502可包括一記憶體裝置(例如，一隨機存取記憶體(RAM)裝置，諸如一靜態RAM (SRAM)裝置、一磁性RAM (MRAM)裝置、一電阻RAM (RRAM)裝置、一傳導性-橋接RAM (CBRAM)裝置等)、一邏輯裝置(例如，一AND、OR、NAND或NOR閘)，或任何其他合適之電路元件。這些裝置中之多個裝置可組合在一單個晶粒1502上。舉例而言，由多個記憶體裝置所形成之一記憶體陣列可與經組配來將資訊儲存在記憶體裝置中或施行儲存於記憶體陣列中之指令的一處理裝置(例如圖69之處理裝置1802)或其他邏輯形成於同一晶粒1502上。

圖67為可被包括在一微電子結構100及/或一微電子總成150中之一IC裝置1600的一側截面圖。舉例而言，一IC裝置1600可被包括在一微電子結構100/微電子總成150中，作為一橋接組件110及/或一微電子組件130(或其等之部分)。一IC裝置1600可係一晶粒1502的部分(例如，如上文參看圖66所論述)。一或多個IC裝置1600可被包括在一或多個晶粒1502中(圖66)。IC裝置1600可形成在一基體1602(例如，圖66之晶圓1500)上，且可被包括在一晶粒(例如，圖66之晶粒1502)中。基體1602可係一半導體基體，其由包括例如n型或p型材料系統(或兩者之一組合)的半導體材料系統所組成。基體1602可包括例如使用一大塊矽或一絕緣體上矽(SOI)子結構形成之一結晶基體。在一些實施例中，基體1602可使用替代材料形成，其可以或可不與矽結合，其包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、或銻化鎵。亦可使用分類為II-VI、III-V或IV族之其他材料來形成基體1602。雖然在此說明可形成基體1602之材料的數個範例，但可使用可作為一IC裝置1600之一基礎的任何材料。基體1602可係一單粒化晶粒(例如，圖66之晶粒1502)或一晶圓(例如，圖66之晶圓1500)的部分。

IC裝置1600可包括安置在基體1602上之一或多個裝置層1604。裝置層1604可包括形成在基體1602上之一或多個電晶體1640(例如，金屬氧化物半導體場效電晶體(MOSFET))的形貌體。裝置層1604可包括例如一或多個源極及/或汲極(S/D)區1620、用以對S/D區1620之間的電晶體1640中之電流流動進行控制之一閘極1622、以及用以就進/出S/D區1620之電氣信號安排路由的一或多個S/D接點1624。電晶體1640可包括為了清楚起見而未繪示的額外形貌體，諸如裝置隔離區、閘極接點等，及類似者。電晶體1640不限於圖67中所繪示之類型及配置，且可包括廣泛變化之其他類型及配置，諸如例如平面電晶體、非平面電晶體或兩者之組合。平面電晶體可包括雙極接面電晶體(BJT)、異質接面雙極電晶體(HBT)或高電子移動性電晶體(HEMT)。非平面電晶體可包括FinFET電晶體，諸如雙閘極電晶體或三閘極電晶體，以及包繞式或全包圍式閘極電晶體，諸如奈米帶及奈米線電晶體。

每一電晶體1640可包括由至少兩層，一閘極介電質及一閘極電極，所形成之一閘極1622。該閘極介電質可包括一層或一多層之堆疊。該一或多層可包括氧化矽、二氧化矽、碳化矽及/或一高k介電材料。該高k介電材料可包括諸如鉿、矽、氧、鈦、鉭、鑭、鋁、鋯、鋇、鍶、釔、鉛、鈧、鈮及鋅之元素。可用於該閘極介電質之高k材料的範例包括但不限於氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、及鈮酸鉛鋅。在一些實施例中，當使用一高k材料時，可在該閘極介電質上實施一退火程序以改善其品質。

該閘極電極可形成於該閘極介電質上，且可包括至少一p型功函數金屬或n型功函數金屬，取決於電晶體1640係一p型金屬氧化物半導體(PMOS)或者一n型金屬氧化物半導體(NMOS)電晶體。在一些實施例中，該閘極電極可由二或更多個金屬層之一堆疊所構成，其中一或多個金屬層係功函數金屬層，且至少一金屬層係一填充金屬層。為了其他目的可包括其他金屬層，諸如一障壁層。對一PMOS電晶體而言，可用於該閘極電極之金屬包括但不限於：釕、鈀、鉑、鈷、鎳、傳導金屬氧化物(例如，氧化釕)以及下文提及一NMOS電晶體(例如，用於功函數調整)所論述之任何金屬。對一NMOS電晶體而言，可用於該閘極電極之金屬包括但不限於：鉿、鋯、鈦、鉭、鋁、這些金屬之合金、這些金屬之碳化物(例如，碳化鉿、碳化鋯、碳化鈦、碳化鉭、及碳化鋁)以及上文提及一PMOS電晶體(例如，用於功函數調整)所論述之任何金屬。

在一些實施例中，當沿著該源極-通道-汲極方向觀看電晶體1640之一截面時，該閘極電極可由一U形結構構成，該U形結構包括與基體之表面實質上平行之一底部部分及與基體之頂部表面實質上垂直之二側壁部分。在其他實施例中，形成該閘極電極之該等金屬層中的至少一者可僅為一實質上平行於基體之頂部表面的平面層，而不包括實質上垂直於該基體之頂部表面的側壁部分。在其他實施例中，該閘極電極可由U形結構及平面非U形結構的一組合所構成。舉例而言，該閘極電極可由在一或多個平面、非U形層之頂上所形成之一或多個U形金屬層所組成。

在一些實施例中，可在閘極堆疊之相對側形成一對側壁間隔件以托圍該閘極堆疊。該等側壁間隔件可自諸如氮化矽、氧化矽、碳化矽、摻雜有碳之氮化矽及氮氧化矽之材料形成。用於形成側壁間隔件之程序係業界所熟知且通常包括沉積及蝕刻程序步驟。在一些實施例中，可使用複數對間隔件；例如，可在該閘極堆疊之相對側上形成兩對、三對或四對的側壁間隔件。

S/D區1620可形成於基體1602內鄰近於每一電晶體1640之閘極1622。S/D區1620可例如使用一植入/擴散程序或一蝕刻/沉積程序來形成。在前者程序中，諸如硼、鋁、銻、磷或砷之摻雜物可被離子植入至基體1602中以形成S/D區1620。活化該等摻雜物且致使它們更深地擴散進入基體1602中的一退火程序可接在該離子植入程序之後。在後者程序中，基體1602可首先經蝕刻以在S/D區1620之位置形成凹部。然後可進行一磊晶沉積程序，以用使用來製造S/D區1620的材料來填充該等凹部。在一些實行方式中，S/D區1620可使用一矽合金製造，諸如矽鍺或碳化矽。在一些實施例中，磊晶沉積矽合金可用諸如硼、砷或磷之摻雜物來進行原位摻雜。在一些實施例中，S/D區1620可使用一或多種替代半導體材料來形成，諸如鍺或一III-V族材料或合金。在其他實施例中，一或多個金屬層及/或金屬合金層可用來形成S/D區1620。

諸如電力及/或I/O信號之電氣信號可安排路由進及/或出裝置層1604之裝置(例如電晶體1640)、通過安置在裝置層1604上之一或多個互連層(在圖67中被例示為互連層1606-1610)。舉例而言，裝置層1604之導電形貌體(例如，閘極1622及S/D接點1624)可與互連層1606-1610之互連結構1628電氣耦接。一或多個互連層1606-1610可形成IC裝置1600之一金屬化堆疊(亦稱為一「ILD堆疊」)1619。在一些實施例中，一IC裝置1600可係一「被動」裝置，因其不包括主動組件(例如，電晶體)，而在其他實施例中，一晶粒1502可係一「主動」晶粒，因其包括主動組件。

互連結構1628可根據廣泛變化之設計布置在互連層1606-1610中以安排電氣信號之路由(特定而言，該布置不限於圖67所繪示之互連結構1628之特定布置)。雖然在圖67中繪示了一特定數目的互連層1606-1610，但本揭露內容之實施例包括具有比所繪示者更多或更少互連層的IC裝置。

在一些實施例中，互連結構1628可包括用諸如一金屬之一導電材料所填充的線路1628a及/或通孔1628b。線路1628a可被布置成以實質上平行於其上形成有裝置層1604之基體1602之一表面的一平面方向，安排電氣信號之路由。舉例而言，從圖67之觀點，線路1628a可以進出頁面之方向安排電氣信號之路由。通孔1628b可被布置成以實質上垂直於其上形成有裝置層1604之基體1602之該表面的一平面方向，安排電氣信號之路由。在一些實施例中，通孔1628b可將不同互連層1606-1610之線路1628a電氣耦接在一起。

互連層1606-1610可包括安置在互連結構1628之間的一介電材料1626，如圖67中所示。在一些實施例中，安置在不同互連層1606-1610的互連結構1628之間的介電材料1626可具有不同的組成；在其他實施例中，不同互連層1606-1610之間的介電材料1626的組成可為相同。

一第一互連層1606可形成於裝置層1604上面。在一些實施例中，第一互連層1606可包括線路1628a及/或通孔1628b，如所示。第一互連層1606之線路1628a可與裝置層1604之接點(例如，S/D接點1624)耦接。

一第二互連層1608可形成於第一互連層1606上面。在一些實施例中，第二互連層1608可包括用以耦接第二互連層1608之線路1628a與第一互連層1606之線路1628a的通孔1628b。雖然為了清楚起見，線路1628a及通孔1628b在結構上係以每一互連層內(例如，第二互連層1608內)之一線路來繪示，在一些實施例中，線路1628a及通孔1628b在結構上及/或在材料上仍可相連(例如，在一雙鑲嵌程序期間同時被填充)。

一第三互連層1610(及如所欲之額外互連層)可根據關連於第二互連層1608或第一互連層1606所說明之相似技術及配置接續形成在第二互連層1608上。在一些實施例中，在IC裝置1600之金屬化堆疊1619中「更高向上」(亦即，更遠離裝置層1604)的互連層可為更厚。

IC裝置1600可包括形成在互連層1606-1610上之一絕緣材料1634(例如，聚醯亞胺或相似材料)及一或多個傳導接點1636。在圖67中，傳導接點1636被例示為採取接合墊之形式。傳導接點1636可與互連結構1628電氣耦接且組配成將電晶體1640之電氣信號安排路由至其他外部裝置。舉例而言，焊料接合可形成在一或多個傳導接點1636上，以便機械式及/或電氣耦接包括IC裝置1600之一晶片及另一組件(例如，一電路板)。IC裝置1600可包括額外或替代的結構，以自互連層1606-1610安排電氣信號之路由；例如，傳導接點1636可包括將電氣信號安排路由至外部組件之其他類似形貌體(例如柱)。

圖68為根據本文所揭露之實施例中之任一者之可包括一或多個微電子結構100及/或微電子總成150之一IC裝置總成1700的一側截面圖。IC裝置總成1700包括安置在一電路板1702(其可例如為一主機板)上之數個組件。IC裝置總成1700包括安置在電路板1702之一第一表面1740上及在電路板1702之一相對的第二表面1742上的組件；通常，組件可被安置在表面1740及1742的一者或兩者上。下文提及IC裝置總成1700所論述之IC封裝體中之任一者可採取本文所論述之微電子總成150之實施例中任一者的形式，或者可包括本文所揭露之微電子結構100中之任一者。

在一些實施例中，電路板1702可係一PCB，其包括藉由介電材料層而彼此分開且藉由導電通孔互連之多個金屬層。該等金屬層中之任一或多者可以一所欲電路圖案形成，以便就電氣信號在與電路板1702耦接之組件間安排路由(任擇地結合其他金屬層)。在其他實施例中，電路板1702可係一非PCB基體。

圖68中例示之IC裝置總成1700包括一中介件上封裝體結構1736，其藉由耦接組件1716耦接至電路板1702的第一表面1740。耦接組件1716可將中介件上封裝體結構1736電氣及機械式耦接至電路板1702，且可包括焊料球(如圖68中所示)、一插座之公及母部分、一黏著劑、一底填材料，及/或任何其他合適電氣及/或機械式耦接結構。

中介件上封裝體結構1736可包括藉由耦接組件1718耦接至一封裝體中介件1704的一IC封裝體1720。耦接組件1718可採取任何合適形式以供應用，諸如上文提及耦接組件1716所論述之形式。雖然圖68中顯示一單個IC封裝體1720，但多個IC封裝體可耦接至封裝體中介件1704；實際上，額外中介件可耦接至封裝體中介件1704。封裝體中介件1704可提供用以橋接電路板1702及IC封裝體1720的一中介基體。舉例而言，IC封裝體1720可係或包括一晶粒(圖66之晶粒1502)、一IC裝置(例如圖67之IC裝置1600)，或任何其他合適組件。一般而言，封裝體中介件1704可將一連接擴展至一較寬節距或將一連接重排路由到一不同連接。舉例而言，封裝體中介件1704可將IC封裝體1720(例如一晶粒)耦接至耦接組件1716之一組球柵陣列(BGA)傳導接點以耦接至電路板1702。圖68中例示之實施例中，IC封裝體1720及電路板1702係附接至封裝體中介件1704之相對側；在其他實施例中，IC封裝體1720及電路板1702可附接至封裝體中介件1704之相同側。在一些實施例中，三或更多個組件可藉由封裝體中介件1704互連。

在一些實施例中，封裝體中介件1704可形成為一PCB，其包括藉由介電材料層彼此分開且藉由導電通孔互連之多個金屬層。在一些實施例中，封裝體中介件1704可由一環氧樹脂、一玻璃纖維強化環氧樹脂、具有無機填料之一環氧樹脂、一陶瓷材料，或諸如聚醯亞胺之一聚合物材料形成。在一些實施例中，封裝體中介件1704可由替代的剛性或撓性材料形成，其可包括上述用於一半導體基體中之相同材料，諸如矽、鍺、及其他III-V族及IV族材料。封裝體中介件1704可包括金屬線路1710及通孔1708，包括但不限於穿矽通孔(TSV) 1706。封裝體中介件1704可進一步包括嵌入式裝置1714，包括被動及主動裝置兩者。此等裝置可包括但不限於電容器、解耦電容器、電阻器、電感器、保險絲、二極體、變壓器、感測器、靜電放電(ESD)裝置及記憶體裝置。諸如射頻裝置、功率放大器、電力管理裝置、天線、陣列、感測器及微機電系統(MEMS)裝置之更複雜裝置可亦形成在封裝體中介件1704上。中介件上封裝體結構1736可採取如業界所知之任何中介件上封裝體結構的形式。在一些實施例中，封裝體中介件1704可包括一或多個微電子結構100及/或微電子總成150。

IC裝置總成1700可包括藉由耦接組件1722耦接至電路板1702之第一表面1740的一IC封裝體1724。耦接組件1722可採取上文提及耦接組件1716所論述之實施例中之任一者的形式，且IC封裝體1724可採取上文提及IC封裝體1720所論述之實施例中之任一者的形式。

圖68中例示之IC裝置總成1700包括一堆疊式封裝結構1734，其係藉由耦接組件1728耦接至電路板1702的第二表面1742。堆疊式封裝結構1734可包括一IC封裝體1726及一IC封裝體1732，其藉由耦接組件1730耦接在一起，以使得IC封裝體1726安置在電路板1702與IC封裝體1732之間。耦接組件1728及1730可採取上文所論述之耦接組件1716之實施例中任一者的形式，且IC封裝體1726及1732可採取上文所論述之IC封裝體1720之實施例中任一者的形式。堆疊式封裝結構1734可根據業界所知之堆疊式封裝結構中之任一者組配。

圖69為根據本文所揭露之實施例中之任一者之可包括一或多個微電子結構100及/或微電子總成150之一範例電氣裝置1800的一方塊圖。舉例而言，電氣裝置1800之組件中之任何合適者可包括一或多個本文所揭露之微電子結構100、微電子總成150、IC裝置總成1700、IC裝置1600或晶粒1502。數個組件係在圖69中例示為包括在電氣裝置1800中，但在合適於應用時可忽略或重複這些組件中之任一或多者。在一些實施例中，電氣裝置1800中所包括的組件中之一些或全部可附接至一或多個主機板。在一些實施例中，這些組件中之一些或全部係製造於一單一單個系統單晶片(SoC)晶粒上。

另外，在各種實施例中，電氣裝置1800可不包括圖69中所例示之組件中之一或多者，但電氣裝置1800可包括用於耦接至一或多個組件之介面電路系統。舉例而言，電氣裝置1800可不包括一顯示裝置1806，但可包括一顯示裝置1806可耦接之顯示裝置介面電路系統(例如，一連接器及驅動器電路系統)。在另一組範例中，電氣裝置1800可不包括一音訊輸入裝置1824或一音訊輸出裝置1808，但可包括音訊輸入裝置1824或音訊輸出裝置1808可耦接之音訊輸入或輸出裝置介面電路系統(例如，一連接器及支援電路系統)。

電氣裝置1800可包括一處理裝置1802(例如，一或多個處理裝置)。在本文中使用時，用語「處理裝置」或「處理器」可指處理來自暫存器及/或記憶體之電子資料以便將該電子資料轉換成可儲存在暫存器及/或記憶體中之其他電子資料的任何裝置或一裝置之部分。處理裝置1802可包括：一或多個數位信號處理器(DSP)、特殊應用積體電路(ASIC)、中央處理單元(CPU)、圖形處理單元(GPU)、密碼處理器(施行硬體內之密碼演算法的專門處理器)、伺服器處理器，或任何其他合適的處理裝置。電氣裝置1800可包括一記憶體1804，其本身可包括一或多個記憶體裝置，諸如依電性記憶體(例如，動態隨機存取記憶體(DRAM))、非依電性記憶體(例如，唯讀記憶體(ROM))、快閃記憶體、固態記憶體，及/或一硬碟。在一些實施例中，記憶體1804可包括與處理裝置1802共享一晶粒的記憶體。此記憶體可用作一快取記憶體，且可包括嵌入式動態隨機存取記憶體(eDRAM)或自旋轉移力矩磁性隨機存取記憶體(STT-MRAM)。

在一些實施例中，電氣裝置1800可包括一通訊晶片1812(例如，一或多個通訊晶片)。舉例而言，通訊晶片1812可經組配以用於管理無線通訊，以從電氣裝置1800轉移資料及將資料轉移至電氣裝置1800。用語「無線」及其衍生詞可用於說明可透過一非固態媒體經由使用調變電磁輻射來傳達資料之電路、裝置、系統、方法、技術、通訊頻道等。該用語不暗示該等相關裝置不含有任何導線，雖然在一些實施例中它們能不含有。

通訊晶片1812可實行數個無線標準或協定中之任一者，其包括但不限於電氣電子工程師學會(IEEE)標準，包括Wi-Fi (IEEE 802.11系列)、IEEE 802.16標準(例如IEEE 802.16-2005修正案)、長期演進(LTE)計劃以及任何修正、更新及/或修訂(例如，進階LTE計劃、超級行動寬頻(UMB)計劃(亦被稱作「3GPP2」)等)。IEEE 802.16相容之寬頻無線存取(BWA)網路通常稱為WiMAX網路，即代表全球互通微波存取的縮寫，其係通過IEEE 802.16標準之一致性與互通性測試之產品的認證標記。通訊晶片1812可根據全球行動通訊系統(GSM)、通用封包無線電服務(GPRS)、通用行動電信系統(UMTS)、高速封包存取(HSPA)、演進型HSPA (E-HSPA)或LTE網路來操作。通訊晶片1812可根據增強型GSM演進資料(EDGE)、GSM EDGE無線電存取網路(GERAN)、通用陸地無線電存取網路(UTRAN)或演進型UTRAN (E-UTRAN)來操作。通訊晶片1812可根據分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強型無線電信(DECT)、演進資料最佳化(EV-DO)及其衍生物，以及命名為3G、4G、5G及往後者之任何其他無線協定而操作。通訊晶片1812在其他實施例中可根據其他無線協定操作。電氣裝置1800可包括一天線1822以促進無線通訊及/或接收其他無線通訊(諸如，AM或FM無線電傳輸)。

在一些實施例中，通訊晶片1812可管理有線通訊，諸如電氣、光學或任何其他合適的通訊協定(例如，乙太網路)。如上文所記述，通訊晶片1812可包括多個通訊晶片。舉例而言，一第一通訊晶片1812可專用於較短範圍無線通訊，諸如Wi-Fi及藍牙，且一第二‎通訊晶片1812可專用於較長範圍無線通訊，諸如全球定位系統(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他。在一些實施例中，一第一通訊晶片1812可專用於無線通訊，且一第二通訊晶片1812可專用於有線通訊。

電氣裝置1800可包括電池/電源電路系統1814。電池/電源電路系統1814可包括一或多個能量儲存裝置(例如，電池或電容器)及/或用於將電氣裝置1800之組件耦接至與電氣裝置1800分開之一能源(例如，AC線電源)的電路系統。

電氣裝置1800可包括一顯示裝置1806(或對應的介面電路系統，如上文所論述)。顯示裝置1806可包括任何視覺指示器，諸如一抬頭顯示器、一電腦監視器、一投影機、一觸控式螢幕顯示器、一液晶顯示器(LCD)、一發光二極體顯示器，一或平板顯示器。

電氣裝置1800可包括一音訊輸出裝置1808(或對應的介面電路系統，如上文所論述)。音訊輸出裝置1808可包括產生一可聽指示符之任何裝置，諸如揚聲器、頭戴式耳機、或耳塞式耳機。

電氣裝置1800可包括一音訊輸入裝置1824(或對應的介面電路系統，如上文所論述)。音訊輸入裝置1824可包括產生表示一聲音之一信號的任何裝置，諸如麥克風、麥克風陣列或數位儀器(例如，具有一樂器數位介面(MIDI)輸出之儀器)。

電氣裝置1800可包括一GPS裝置1818(或對應的介面電路系統，如上文所論述)。GPS裝置1818可與以衛星為基之系統通訊且可接收電氣裝置1800之位置，如業界所知。

電氣裝置1800可包括一其他輸出裝置1810(或對應的介面電路系統，如上文所論述)。其他輸出裝置1810之範例可包括一音訊編解碼器、一視訊編解碼器、一印表機、用於向其他裝置提供資訊之一有線或無線傳送器，或一額外儲存裝置。

電氣裝置1800可包括一其他輸入裝置1820(或對應的介面電路系統，如上文所論述)。其他輸入裝置1820之範例可包括一加速度計、一陀螺儀、一羅盤、一影像擷取裝置、一鍵盤、諸如一滑鼠之一游標控制裝置、一電筆、一觸控板、一條碼讀取器、一快速回應(QR)碼讀取器、任何感測器，或一無線射頻識別(RFID)讀取器。

電氣裝置1800可具有任何所欲型式因子，諸如一手持式或行動電氣裝置(例如，一行動電話、一智慧型手機、一行動網際網路裝置、一音樂播放器、一平板電腦、一膝上型電腦、一筆記型電腦、一超輕薄筆電、一個人數位助理(PDA)、一超輕薄行動個人電腦等)、一桌上型電氣裝置、一伺服器或其他網路運算組件、一印表機、一掃描器、一監視器、一機上盒、一娛樂控制單元、一車輛控制單元、一數位攝影機、一數位錄影機，或一穿戴式電氣裝置。在一些實施例中，電氣裝置1800可係處理資料之任何其他電子裝置。

下列段落提供在本文所揭露之實施例的各種範例。

範例A1係一種微電子總成，其包括：一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點；一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點；一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距；其中：該微電子總成進一步包括在該第一微電子組件與該第二微電子組件間的一第一介電材料；該第一介電材料具有一第一填料含量重量百分比；該微電子總成進一步包括在該第一微電子組件與該第二微電子組件之間的一第二介電材料；該第二介電材料係在該第一介電材料與該基體之間；且該第二介電材料具有與該第一填料含量重量百分比不同的一第二填料含量重量百分比。

範例A2包括範例A1之標的，且進一步指定該第一填料含量重量百分比係大於該第二填料含量重量百分比。

範例A3包括範例A2之標的，且進一步指定該第一填料含量重量百分比係大於80重量百分比。

範例A4包括範例A3之標的，且進一步指定該第一填料含量重量百分比係在80重量百分比與90重量百分比之間。

範例A5包括範例A2-4中任一者之標的，且進一步指定該第二填料含量重量百分比係小於80重量百分比。

範例A6包括範例A5之標的，且進一步指定該第二填料含量重量百分比係在65重量百分比與80重量百分比之間。

範例A7包括範例A5-6中任一者之標的，且進一步包括：一第三介電材料，其在該第一微電子組件與該基體之間，其中該第三介電材料具有一第三填料含量重量百分比，且該第三填料含量重量百分比係與該等第一及第二填料含量重量百分比不同。

範例A8包括範例A7之標的，且進一步指定該第三填料含量重量百分比係小於65重量百分比。

範例A9包括範例A8之標的，且進一步指定該第三填料含量重量百分比係在50重量百分比與65重量百分比之間。

範例A10包括範例A7-9中任一者之標的，且進一步指定該第三介電材料係一底填材料。

範例A11包括範例A7-10中任一者之標的，且進一步指定該第二介電材料係一底填材料。

範例A12包括範例A7-11中任一者之標的，且進一步指定該第一介電材料係一模塑材料。

範例A13包括範例A2之標的，且進一步指定該第一填料含量重量百分比係大於65重量百分比。

範例A14包括範例A13之標的，且進一步指定該第一填料含量重量百分比係在65重量百分比與80重量百分比之間。

範例A15包括範例A13-14中任一者之標的，且進一步指定該第二填料含量重量百分比係小於65重量百分比。

範例A16包括範例A15之標的，且進一步指定該第二填料含量重量百分比係在50重量百分比與65重量百分比之間。

範例A17包括範例A13-16中任一者之標的，且進一步指定該第二介電材料在該第一微電子組件與該基體之間延伸。

範例A18包括範例A13-17中任一者之標的，且進一步指定該第二介電材料係一底填材料。

範例A19包括範例A13-18中任一者之標的，且進一步指定該第一介電材料係一底填材料。

範例A20包括範例A1之標的，且進一步指定該第一填料含量重量百分比係小於該第二填料含量重量百分比。

範例A21包括範例A20之標的，且進一步指定該第一填料含量重量百分比係小於80重量百分比。

範例A22包括範例A21之標的，且進一步指定該第一填料含量重量百分比係在65重量百分比與80重量百分比之間。

範例A23包括範例A21-22中任一者之標的，且進一步指定該第二填料含量重量百分比係大於80重量百分比。

範例A24包括範例A23之標的，且進一步指定該第二填料含量重量百分比係在80重量百分比與90重量百分比之間。

範例A25包括範例A20-24中任一者之標的，且進一步指定該第二介電材料在該第一微電子組件與該基體之間延伸。

範例A26包括範例A23-25中任一者之標的，且進一步包括：一第三介電材料，其在該第二介電材料與該基體之間，其中該第三介電材料具有一第三填料含量重量百分比，且該第三填料含量重量百分比係與該等第一及第二填料含量重量百分比不同。

範例A27包括範例A26之標的，且進一步指定該第三填料含量重量百分比係小於65重量百分比。

範例A28包括範例A27之標的，且進一步指定該第三填料含量重量百分比係在50重量百分比與65重量百分比之間。

範例A29包括範例A26-28中任一者之標的，且進一步指定該第三介電材料係一底填材料。

範例A30包括範例A26-29中任一者之標的，且進一步指定該第二介電材料係一模塑材料。

範例A31包括範例A26-30中任一者之標的，且進一步指定該第一介電材料係一底填材料。

範例A32包括範例A1-31中任一者之標的，且進一步指定該橋接組件的該表面係一第一表面，該橋接組件包括與該第一表面相對的一第二表面，該橋接組件包括在該橋接組件之該第二表面的第九傳導接點，該基體包括在該基體之該表面的第十傳導接點，且該等第九傳導接點係耦接至該等第十傳導接點。

範例A33包括範例A1-32中任一者之標的，且進一步指定該基體包括一有機介電材料。

範例A34包括範例A1-33中任一者之標的，且進一步指定該第一微電子組件包括一圖形處理器。

範例A35包括範例A1-34中任一者之標的，且進一步指定該第二微電子組件包括一伺服器處理器。

範例A36包括範例A1-35中任一者之標的，且進一步指定該微電子總成進一步包括一支撐材料，該第一微電子組件係在該支撐材料與該基體之間，且該第二微電子組件係在該支撐材料與該基體之間。

範例A37包括範例A36之標的，且進一步指定該支撐材料具有在100微米與500微米之間的一厚度。

範例A38包括範例A36-37中任一者之標的，且進一步指定該支撐材料包括一第一部分及一第二部分，該第一微電子組件係在該第一部分與該基體之間，該第二微電子組件係在該第二部分與該基體之間，且該第一部分不接觸該第二部分。

範例A39包括範例A36-38中任一者之標的，且進一步指定該支撐材料包括矽。

範例A40包括範例A36-39中任一者之標的，且進一步指定該支撐材料包括金屬。

範例A41包括範例A36-40中任一者之標的，且進一步指定該支撐材料包括玻璃。

範例A42包括範例A36-41中任一者之標的，且進一步包括：一附接材料，其在該支撐材料與該第一微電子組件之間。

範例A43包括範例A42之標的，且進一步指定該附接材料包括一晶粒附接膜。

範例A44包括範例A42-43中任一者之標的，且進一步指定該附接材料包括焊料。

範例A45包括範例A42-44中任一者之標的，且進一步指定該附接材料包括環氧樹脂。

範例A46係一種微電子總成，其包括：一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點；一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點；一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距；其中：該微電子總成進一步包括在該第一微電子組件與該第二微電子組件間的一第一介電材料；該第一介電材料具有小於80重量百分比的一第一填料含量重量百分比；該微電子總成進一步包括在該第一微電子組件與該基體之間的一第二介電材料；且該第二介電材料具有小於該第一填料含量重量百分比的一第二填料含量重量百分比。

範例A47包括範例A46之標的，且進一步指定該第一填料含量重量百分比係在80重量百分比與90重量百分比之間。

範例A48包括範例A46-47中任一者之標的，且進一步指定該第二填料含量重量百分比係小於80重量百分比。

範例A49包括範例A48之標的，且進一步指定該第二填料含量重量百分比係在65重量百分比與80重量百分比之間。

範例A50包括範例A46-49中任一者之標的，且進一步指定該第二介電材料係一底填材料。

範例A51包括範例A46-50中任一者之標的，且進一步指定該第一介電材料係一底填材料。

範例A52包括範例A46-51中任一者之標的，且進一步指定該基體包括一有機介電材料。

範例A53包括範例A46-52中任一者之標的，且進一步指定該第一微電子組件包括一圖形處理器。

範例A54包括範例A46-53中任一者之標的，且進一步指定該第二微電子組件包括一伺服器處理器。

範例A55包括範例A46-54中任一者之標的，且進一步指定該橋接組件的該表面係一第一表面，該橋接組件包括與該第一表面相對的一第二表面，該橋接組件包括在該橋接組件之該第二表面的第九傳導接點，該基體包括在該基體之該表面的第十傳導接點，且該等第九傳導接點係耦接至該等第十傳導接點。

範例A56包括範例A46-55中任一者之標的，且進一步指定該微電子總成進一步包括一支撐材料，該第一微電子組件係在該支撐材料與該基體之間，且該第二微電子組件係在該支撐材料與該基體之間。

範例A57包括範例A56之標的，且進一步指定該支撐材料具有在100微米與500微米之間的一厚度。

範例A58包括範例A56-57中任一者之標的，且進一步指定該支撐材料包括一第一部分及一第二部分，該第一微電子組件係在該第一部分與該基體之間，該第二微電子組件係在該第二部分與該基體之間，且該第一部分不接觸該第二部分。

範例A59包括範例A56-58中任一者之標的，且進一步指定該支撐材料包括矽。

範例A60包括範例A56-59中任一者之標的，且進一步指定該支撐材料包括金屬。

範例A61包括範例A56-60中任一者之標的，且進一步指定該支撐材料包括玻璃。

範例A62包括範例A56-61中任一者之標的，且進一步包括：一附接材料，其在該支撐材料與該第一微電子組件之間。

範例A63包括範例A62之標的，且進一步指定該附接材料包括一晶粒附接膜。

範例A64包括範例A62-63中任一者之標的，且進一步指定該附接材料包括焊料。

範例A65包括範例A62-64中任一者之標的，且進一步指定該附接材料包括環氧樹脂。

範例A66係一種微電子總成，其包括：一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點；一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點；一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距；其中：該微電子總成進一步包括在該第一微電子組件與該第二微電子組件間的一介電材料；且該介電材料具有在65重量百分比與80重量百分比之間的一填料含量重量百分比。

範例A67包括範例A66之標的，且進一步指定：該介電材料係一第一介電材料；該填料含量重量百分比係一第一填料含量重量百分比；該微電子總成進一步包括在該第一微電子組件與該第二微電子組件之間的一第二介電材料；該第一介電材料係在該第二介電材料與該基體之間；且該第二介電材料具有與該第一填料含量重量百分比不同的一第二填料含量重量百分比。

範例A68包括範例A67之標的，且進一步指定該第二填料含量重量百分比係大於該第二填料含量重量百分比。

範例A69包括範例A68之標的，且進一步指定該第二填料含量重量百分比係大於80重量百分比。

範例A70包括範例A69之標的，且進一步指定該第二填料含量重量百分比係在80重量百分比與90重量百分比之間。

範例A71包括範例A67-70中任一者之標的，且進一步包括：一第三介電材料，其在該第一微電子組件與該基體之間，其中該第三介電材料具有一第三填料含量重量百分比，且該第三填料含量重量百分比係與該等第一及第二填料含量重量百分比不同。

範例A72包括範例A71之標的，且進一步指定該第三填料含量重量百分比係小於65重量百分比。

範例A73包括範例A72之標的，且進一步指定該第三填料含量重量百分比係在50重量百分比與65重量百分比之間。

範例A74包括範例A71-73中任一者之標的，且進一步指定該第三介電材料係一底填材料。

範例A75包括範例A71-74中任一者之標的，且進一步指定該第二介電材料係一底填材料。

範例A76包括範例A71-75中任一者之標的，且進一步指定該第一介電材料係一模塑材料。

範例A77包括範例A76之標的，且進一步指定：該介電材料係一第一介電材料；該填料含量重量百分比係一第一填料含量重量百分比；該微電子總成進一步包括在該第一微電子組件與該第二微電子組件之間的一第二介電材料；該第二介電材料係在該第一介電材料與該基體之間；且該第二介電材料具有與該第一填料含量重量百分比不同的一第二填料含量重量百分比。

範例A78包括範例A77之標的，且進一步指定該第二填料含量重量百分比係小於該第一填料含量重量百分比。

範例A79包括範例A78之標的，且進一步指定該第二填料含量重量百分比係小於65重量百分比。

範例A80包括範例A79之標的，且進一步指定該第二填料含量重量百分比係在50重量百分比與65重量百分比之間。

範例A81包括範例A78-80中任一者之標的，且進一步指定該第二介電材料在該第一微電子組件與該基體之間延伸。

範例A82包括範例A78-81中任一者之標的，且進一步指定該第二介電材料係一底填材料。

範例A83包括範例A78-82中任一者之標的，且進一步指定該第一介電材料係一底填材料。

範例A84包括範例A77之標的，且進一步指定該第二填料含量重量百分比係大於該第一填料含量重量百分比。

範例A85包括範例A84之標的，且進一步指定該第二填料含量重量百分比係大於80重量百分比。

範例A86包括範例A85之標的，且進一步指定該第二填料含量重量百分比係在80重量百分比與90重量百分比之間。

範例A87包括範例A84-86中任一者之標的，且進一步指定該第二介電材料在該第一微電子組件與該基體之間延伸。

範例A88包括範例A84-87中任一者之標的，且進一步包括：一第三介電材料，其在該第二介電材料與該基體之間，其中該第三介電材料具有一第三填料含量重量百分比，且該第三填料含量重量百分比係與該等第一及第二填料含量重量百分比不同。

範例A89包括範例A88之標的，且進一步指定該第三填料含量重量百分比係小於65重量百分比。

範例A90包括範例A89之標的，且進一步指定該第三填料含量重量百分比係在50重量百分比與65重量百分比之間。

範例A91包括範例A88-90中任一者之標的，且進一步指定該第三介電材料係一底填材料。

範例A92包括範例A88-91中任一者之標的，且進一步指定該第二介電材料係一模塑材料。

範例A93包括範例A88-92中任一者之標的，且進一步指定該第一介電材料係一底填材料。

範例A94包括範例A66-93中任一者之標的，且進一步指定該橋接組件的該表面係一第一表面，該橋接組件包括與該第一表面相對的一第二表面，該橋接組件包括在該橋接組件之該第二表面的第九傳導接點，該基體包括在該基體之該表面的第十傳導接點，且該等第九傳導接點係耦接至該等第十傳導接點。

範例A95包括範例A66-94中任一者之標的，且進一步指定該基體包括一有機介電材料。

範例A96包括範例A66-95中任一者之標的，且進一步指定該第一微電子組件包括一圖形處理器。

範例A97包括範例A66-96中任一者之標的，且進一步指定該第二微電子組件包括一伺服器處理器。

範例A98包括範例A66-97中任一者之標的，且進一步指定該微電子總成進一步包括一支撐材料，該第一微電子組件係在該支撐材料與該基體之間，且該第二微電子組件係在該支撐材料與該基體之間。

範例A99包括範例A98之標的，且進一步指定該支撐材料具有在100微米與500微米之間的一厚度。

範例A100包括範例A98-99中任一者之標的，且進一步指定該支撐材料包括一第一部分及一第二部分，該第一微電子組件係在該第一部分與該基體之間，該第二微電子組件係在該第二部分與該基體之間，且該第一部分不接觸該第二部分。

範例A101包括範例A98-100中任一者之標的，且進一步指定該支撐材料包括矽。

範例A102包括範例A98-101中任一者之標的，且進一步指定該支撐材料包括金屬。

範例A103包括範例A98-102中任一者之標的，且進一步指定該支撐材料包括玻璃。

範例A104包括範例A98-103中任一者之標的，且進一步包括：一附接材料，其在該支撐材料與該第一微電子組件之間。

範例A105包括範例A104之標的，且進一步指定該附接材料包括一晶粒附接膜。

範例A106包括範例A104-105中任一者之標的，且進一步指定該附接材料包括焊料。

範例A107包括範例A104-106中任一者之標的，且進一步指定該附接材料包括環氧樹脂。

範例A108係一種電子裝置，其包括：一電路板；以及一微電子總成，其傳導式耦接至該電路板，其中該微電子總成包括範例A1-107中任一者的該等微電子總成中任一者。

範例A109包括範例A108之標的，且進一步指定該電子裝置係一手持式運算裝置、一膝上型運算裝置、一穿戴式運算裝置或一伺服器運算裝置。

範例A110包括範例A108-109中任一者之標的，且進一步指定該電路板係一主機板。

範例A111包括範例A108-110中任一者之標的，且進一步包括：一顯示器，其通訊式耦接至該電路板。

範例A112包括範例A111之標的，且進一步指定該顯示器係一觸控式螢幕顯示器。

範例A113包括範例A108-112中任一者之標的，且進一步包括：一殼體，其在該電路板及該微電子總成的周圍。

範例B1係一種微電子總成，其包括：一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點；一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點；一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距；其中：該微電子總成進一步包括一支撐材料，該第一微電子組件係在該支撐材料與該基體之間，且該第二微電子組件係在該支撐材料與該基體之間；該等第三傳導接點係藉由互連件耦接至該等第一傳導接點；以及一個別互連件包括在相關聯個別第三傳導接點與相關聯個別第一傳導接點之間的至少一傳導柱及一單個焊料區。

範例B2包括範例B1的標的，且進一步指定一個別互連件的該焊料區比起靠近該第一微電子組件更靠近該基體。

範例B3包括範例B2之標的，且進一步指定一個別互連件的該焊料區係在該相關聯個別第一傳導接點與該至少一個傳導柱之間。

範例B4包括範例B2之標的，且進一步指定一個別互連件的該焊料區接觸該相關聯個別第一傳導接點。

範例B5包括範例B1的標的，且進一步指定一個別互連件的該焊料區比起靠近該基體更靠近該第一微電子組件。

範例B6包括範例B5之標的，且進一步指定一個別互連件的該焊料區係在該相關聯個別第三傳導接點與該至少一個傳導柱之間。

範例B7包括範例B6之標的，且進一步指定一個別互連件的該焊料區接觸該相關聯個別第三傳導接點。

範例B8包括範例B1-7中任一者之標的，且進一步包括：一介電材料，其中該介電材料在該基體與該第一微電子組件之間延伸。

範例B9包括範例B8之標的，且進一步指定該介電材料在該第一微電子組件與該第二微電子組件之間延伸。

範例B10包括範例B8-9中任一者之標的，且進一步指定該介電材料在該基體與該橋接組件之間延伸。

範例B11包括範例B8-10中任一者之標的，且進一步指定該介電材料在該第一微電子組件與該橋接組件之間延伸。

範例B12包括範例B8-11中任一者之標的，且進一步指定該介電材料在基體與該支撐材料之間延伸。

範例B13包括範例B8-12中任一者之標的，且進一步指定該介電材料具有小於80重量百分比的一填料含量重量百分比。

範例B14包括範例B8-12中任一者之標的，且進一步指定該介電材料具有小於65重量百分比的一填料含量重量百分比。

範例B15包括範例B8-14中任一者之標的，且進一步指定該介電材料具有傾斜側表面。

範例B16包括範例B1-15中任一者之標的，且進一步指定該至少一傳導柱包括二或更多個傳導柱。

範例B17包括範例B16之標的，且進一步指定一個別互連件的該焊料區係在該個別互連件的傳導柱之間。

範例B18包括範例B1-17中任一者之標的，且進一步指定該橋接組件的該表面係一第一表面，該橋接組件包括與該第一表面相對的一第二表面，該橋接組件包括在該橋接組件之該第二表面的第九傳導接點，該基體包括在該基體之該表面的第十傳導接點，且該等第九傳導接點係耦接至該等第十傳導接點。

範例B19包括範例B1-18中任一者之標的，且進一步指定該基體包括一有機介電材料。

範例B20包括範例B1-19中任一者之標的，且進一步指定該第一微電子組件包括一圖形處理器。

範例B21包括範例B1-20中任一者之標的，且進一步指定該第二微電子組件包括一伺服器處理器。

範例B22包括範例B1-21中任一者之標的，且進一步指定該支撐材料具有在100微米與500微米之間的一厚度。

範例B23包括範例B1-22中任一者之標的，且進一步指定該支撐材料包括一第一部分及一第二部分，該第一微電子組件係在該第一部分與該基體之間，該第二微電子組件係在該第二部分與該基體之間，且該第一部分不接觸該第二部分。

範例B24包括範例B1-23中任一者之標的，且進一步指定該支撐材料包括矽。

範例B25包括範例B1-24中任一者之標的，且進一步指定該支撐材料包括金屬。

範例B26包括範例B1-25中任一者之標的，且進一步指定該支撐材料包括玻璃。

範例B27包括範例B1-26中任一者之標的，且進一步包括：一附接材料，其在該支撐材料與該第一微電子組件之間。

範例B28包括範例B27之標的，且進一步指定該附接材料包括一晶粒附接膜。

範例B29包括範例B27-28中任一者之標的，且進一步指定該附接材料包括焊料。

範例B30包括範例B27-29中任一者之標的，且進一步指定該附接材料包括環氧樹脂。

範例B31係一種微電子總成，其包括：一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點；一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點；一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距；其中：一介電材料，其中該介電材料在該基體與該第一微電子組件之間延伸；該等第三傳導接點係藉由互連件耦接至該等第一傳導接點；以及一個別互連件包括在相關聯個別第三傳導接點與相關聯個別第一傳導接點之間的至少一傳導柱及一單個焊料區。

範例B32包括範例B31的標的，且進一步指定一個別互連件的該焊料區比起靠近該第一微電子組件更靠近該基體。

範例B33包括範例B32之標的，且進一步指定一個別互連件的該焊料區係在該相關聯個別第一傳導接點與該至少一個傳導柱之間。

範例B34包括範例B32之標的，且進一步指定一個別互連件的該焊料區接觸該相關聯個別第一傳導接點。

範例B35包括範例B31的標的，且進一步指定一個別互連件的該焊料區比起靠近該基體更靠近該第一微電子組件。

範例B36包括範例B35之標的，且進一步指定一個別互連件的該焊料區係在該相關聯個別第三傳導接點與該至少一個傳導柱之間。

範例B37包括範例B36之標的，且進一步指定一個別互連件的該焊料區接觸該相關聯個別第三傳導接點。

範例B38包括範例B31-37中任一者之標的，且進一步指定該介電材料在該第一微電子組件與該第二微電子組件之間延伸。

範例B39包括範例B31-38中任一者之標的，且進一步指定該介電材料在該基體與該橋接組件之間延伸。

範例B40包括範例B31-39中任一者之標的，且進一步指定該介電材料在該第一微電子組件與該橋接組件之間延伸。

範例B41包括範例B31-40中任一者之標的，且進一步指定該介電材料具有小於80重量百分比的一填料含量重量百分比。

範例B42包括範例B31-41中任一者之標的，且進一步指定該介電材料具有小於65重量百分比的一填料含量重量百分比。

範例B43包括範例B31-42中任一者之標的，且進一步指定該介電材料具有傾斜側表面。

範例B44包括範例B31-43中任一者之標的，且進一步指定該至少一傳導柱包括二或更多個傳導柱。

範例B45包括範例B44之標的，且進一步指定一個別互連件的該焊料區係在該個別互連件的傳導柱之間。

範例B46包括範例B31-45中任一者之標的，且進一步指定該橋接組件的該表面係一第一表面，該橋接組件包括與該第一表面相對的一第二表面，該橋接組件包括在該橋接組件之該第二表面的第九傳導接點，該基體包括在該基體之該表面的第十傳導接點，且該等第九傳導接點係耦接至該等第十傳導接點。

範例B47包括範例B31-46中任一者之標的，且進一步指定該基體包括一有機介電材料。

範例B48包括範例B31-47中任一者之標的，且進一步指定該第一微電子組件包括一圖形處理器。

範例B49包括範例B31-48中任一者之標的，且進一步指定該第二微電子組件包括一伺服器處理器。

範例B50包括範例B31-49中任一者之標的，且進一步指定該微電子總成進一步包括一支撐材料，該第一微電子組件係在該支撐材料與該基體之間，且該第二微電子組件係在該支撐材料與該基體之間。

範例B51包括範例B50之標的，且進一步指定該介電材料在該基體與該支撐材料之間延伸。

範例B52包括範例B50-51中任一者之標的，且進一步指定該支撐材料具有在100微米與500微米之間的一厚度。

範例B53包括範例B50-52中任一者之標的，且進一步指定該支撐材料包括一第一部分及一第二部分，該第一微電子組件係在該第一部分與該基體之間，該第二微電子組件係在該第二部分與該基體之間，且該第一部分不接觸該第二部分。

範例B54包括範例B50-53中任一者之標的，且進一步指定該支撐材料包括矽。

範例B55包括範例B50-54中任一者之標的，且進一步指定該支撐材料包括金屬。

範例B56包括範例B50-55中任一者之標的，且進一步指定該支撐材料包括玻璃。

範例B57包括範例B50-56中任一者之標的，且進一步包括：一附接材料，其在該支撐材料與該第一微電子組件之間。

範例B58包括範例B57之標的，且進一步指定該附接材料包括一晶粒附接膜。

範例B59包括範例B57-58中任一者之標的，且進一步指定該附接材料包括焊料。

範例B60包括範例B57-59中任一者之標的，且進一步指定該附接材料包括環氧樹脂。

範例B61係一種微電子總成，其包括：一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點；一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點；一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距；其中：該等第三傳導接點係藉由互連件耦接至該等第一傳導接點；以及一個別互連件包括在相關聯個別第三傳導接點與相關聯個別第一傳導接點之間的至少一傳導柱及一單個焊料區。

範例B62包括範例B61的標的，且進一步指定一個別互連件的該焊料區比起靠近該第一微電子組件更靠近該基體。

範例B63包括範例B62之標的，且進一步指定一個別互連件的該焊料區係在該相關聯個別第一傳導接點與該至少一個傳導柱之間。

範例B64包括範例B62之標的，且進一步指定一個別互連件的該焊料區接觸該相關聯個別第一傳導接點。

範例B65包括範例B61的標的，且進一步指定一個別互連件的該焊料區比起靠近該基體更靠近該第一微電子組件。

範例B66包括範例B65之標的，且進一步指定一個別互連件的該焊料區係在該相關聯個別第三傳導接點與該至少一個傳導柱之間。

範例B67包括範例B66之標的，且進一步指定一個別互連件的該焊料區接觸該相關聯個別第三傳導接點。

範例B68包括範例B61-67中任一者之標的，且進一步包括：一介電材料，其中該介電材料在該基體與該第一微電子組件之間延伸。

範例B69包括範例B68之標的，且進一步指定該介電材料在該第一微電子組件與該第二微電子組件之間延伸。

範例B70包括範例B68-69中任一者之標的，且進一步指定該介電材料在該基體與該橋接組件之間延伸。

範例B71包括範例B68-70中任一者之標的，且進一步指定該介電材料在該第一微電子組件與該橋接組件之間延伸。

範例B72包括範例B68-71中任一者之標的，且進一步指定該介電材料具有小於80重量百分比的一填料含量重量百分比。

範例B73包括範例B68-71中任一者之標的，且進一步指定該介電材料具有小於65重量百分比的一填料含量重量百分比。

範例B74包括範例B68-73中任一者之標的，且進一步指定該介電材料具有傾斜側表面。

範例B75包括範例B61-74中任一者之標的，且進一步指定該至少一傳導柱包括二或更多個傳導柱。

範例B76包括範例B75之標的，且進一步指定一個別互連件的該焊料區係在該個別互連件的傳導柱之間。

範例B77包括範例B61-76中任一者之標的，且進一步指定該橋接組件的該表面係一第一表面，該橋接組件包括與該第一表面相對的一第二表面，該橋接組件包括在該橋接組件之該第二表面的第九傳導接點，該基體包括在該基體之該表面的第十傳導接點，且該等第九傳導接點係耦接至該等第十傳導接點。

範例B78包括範例B61-77中任一者之標的，且進一步指定該基體包括一有機介電材料。

範例B79包括範例B61-78中任一者之標的，且進一步指定該第一微電子組件包括一圖形處理器。

範例B80包括範例B61-79中任一者之標的，且進一步指定該第二微電子組件包括一伺服器處理器。

範例B81包括範例B61-80中任一者之標的，且進一步指定該微電子總成進一步包括一支撐材料，該第一微電子組件係在該支撐材料與該基體之間，且該第二微電子組件係在該支撐材料與該基體之間。

範例B82包括範例B81之標的，且進一步指定該支撐材料具有在100微米與500微米之間的一厚度。

範例B83包括範例B81-82中任一者之標的，且進一步指定該支撐材料包括一第一部分及一第二部分，該第一微電子組件係在該第一部分與該基體之間，該第二微電子組件係在該第二部分與該基體之間，且該第一部分不接觸該第二部分。

範例B84包括範例B61-83中任一者之標的，且進一步指定該支撐材料包括矽。

範例B85包括範例B61-84中任一者之標的，且進一步指定該支撐材料包括金屬。

範例B86包括範例B61-85中任一者之標的，且進一步指定該支撐材料包括玻璃。

範例B87包括範例B61-86中任一者之標的，且進一步包括：一附接材料，其在該支撐材料與該第一微電子組件之間。

範例B88包括範例B87之標的，且進一步指定該附接材料包括一晶粒附接膜。

範例B89包括範例B87-88中任一者之標的，且進一步指定該附接材料包括焊料。

範例B90包括範例B87-89中任一者之標的，且進一步指定該附接材料包括環氧樹脂。

範例B91係一種電子裝置，其包括：一電路板；以及一微電子總成，其傳導式耦接至該電路板，其中該微電子總成包括範例B-90中任一者的該等微電子總成中任一者。

範例B92包括範例B91之標的，且進一步指定該電子裝置係一手持式運算裝置、一膝上型運算裝置、一穿戴式運算裝置或一伺服器運算裝置。

範例B93包括範例B91-92中任一者之標的，且進一步指定該電路板係一主機板。

範例B94包括範例B91-93中任一者之標的，且進一步包括：一顯示器，其通訊式耦接至該電路板。

範例B95包括範例B94之標的，且進一步指定該顯示器係一觸控式螢幕顯示器。

範例B96包括範例B91-95中任一者之標的，且進一步包括：一殼體，其在該電路板及該微電子總成的周圍。

範例C1係一種微電子總成，其包括：一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點；一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點；一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距；其中：該等第三傳導接點係藉由互連件耦接至該等第一傳導接點；一個別互連件包括與該相關聯個別第三傳導接點接觸之至少一傳導柱、及在該至少一傳導柱與該相關聯個別第一傳導接點之間的一單個焊料區；且一介電材料係在該基體與該第一微電子組件之間。

範例C2包括範例C1的標的，且進一步指定該至少一傳導柱包括多個傳導柱的一堆疊。

範例C3包括範例C2的標的，且進一步指定該堆疊中之一第一傳導柱的一直徑小於該堆疊中之一第二傳導柱的一直徑，且該第一傳導柱係在該第二傳導柱與該基體之間。

範例C4包括範例C2-3中任一者之標的，且進一步指定多個傳導柱的該堆疊具有一階梯輪廓。

範例C5包括範例C1-4中任一者之標的，且進一步指定該第一微電子組件及該第二微電子組件具有傾斜側表面。

範例C6包括範例C1-5中任一者的標的，且進一步指定該第一微電子組件的該表面係一第一表面，該第一微電子組件具有與該第一表面相對的一第二表面，且該第一微電子組件在該第二表面比在該第一表面更寬。

範例C7包括範例C1-6中任一者之標的，且進一步指定該介電材料具有大於80重量百分比的一填料含量重量百分比。

範例C8包括範例C7之標的，且進一步指定該介電材料具有在80重量百分比與90重量百分比之間的一填料含量重量百分比。

範例C9包括範例C1-8中任一者之標的，且進一步指定該介電材料在該第一微電子組件與該第二微電子組件之間延伸。

範例C10包括範例C1-9中任一者之標的，且進一步指定該介電材料在該基體與該橋接組件之間延伸。

範例C11包括範例C1-10中任一者之標的，且進一步指定該介電材料在該第一微電子組件與該橋接組件之間延伸。

範例C12包括範例C1-11中任一者之標的，且進一步指定該介電材料為一第一介電材料，且該微電子總成進一步包括：一第二介電材料，其具有與該第一介電材料之材料組成不同的一材料組成，其中該第二介電材料係在該第一微電子組件與該第二微電子組件之間。

範例C13包括範例C12之標的，且進一步指定該第一介電材料係在該第二介電材料與該基體之間。

範例C14包括範例C12-13中任一者之標的，且進一步指定該第二介電材料在該第一微電子組件及該第二微電子組件之側表面的周圍延伸。

範例C15包括範例C14的標的，且進一步指定第二介電材料的一部分在具有傾斜側表面之該第一微電子組件及該第二微電子組件之側表面的周圍延伸。

範例C16包括範例C12-15中任一者之標的，且進一步指定該第二介電材料具有小於該第一介電材料之一填料含量重量百分比的一填料含量重量百分比。

範例C17包括範例C12-16中任一者之標的，且進一步指定該第二介電材料具有小於80重量百分比的一填料含量重量百分比。

範例C18包括範例C17之標的，且進一步指定該第二介電材料具有在65重量百分比與80重量百分比之間的一填料含量重量百分比。

範例C19包括範例C1-17中任一者之標的，且進一步指定該橋接組件的該表面係一第一表面，該橋接組件包括與該第一表面相對的一第二表面，該橋接組件包括在該橋接組件之該第二表面的第九傳導接點，該基體包括在該基體之該表面的第十傳導接點，且該等第九傳導接點係耦接至該等第十傳導接點。

範例C20包括範例C1-18中任一者之標的，且進一步指定該基體包括一有機介電材料。

範例C21包括範例C1-19中任一者之標的，且進一步指定該第一微電子組件包括一圖形處理器。

範例C22包括範例C1-20中任一者之標的，且進一步指定該第二微電子組件包括一伺服器處理器。

範例C23係一種微電子總成，其包括：一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點；一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點；一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距；其中：該等第三傳導接點係藉由互連件耦接至該等第一傳導接點；一個別互連件包括與該相關聯個別第三傳導接點接觸之至少一傳導柱、及在該至少一傳導柱與該相關聯個別第一傳導接點之間的一單個焊料區；且該第一微電子組件及該第二微電子組件具有傾斜側表面。

範例C24包括範例C23的標的，且進一步指定該至少一傳導柱包括多個傳導柱的一堆疊。

範例C25包括範例C24的標的，且進一步指定該堆疊中之一第一傳導柱的一直徑小於該堆疊中之一第二傳導柱的一直徑，且該第一傳導柱係在該第二傳導柱與該基體之間。

範例C26包括範例C24-25中任一者之標的，且進一步指定多個傳導柱的該堆疊具有一階梯輪廓。

範例C27包括範例C23-26中任一者的標的，且進一步指定該第一微電子組件的該表面係一第一表面，該第一微電子組件具有與該第一表面相對的一第二表面，且該第一微電子組件在該第二表面比在該第一表面更寬。

範例C28包括範例C23-27中任一者之標的，且進一步包括：一介電材料，其在該基體與該第一微電子組件之間。

範例C29包括範例C23-28中任一者之標的，且進一步指定該介電材料具有大於80重量百分比的一填料含量重量百分比。

範例C30包括範例C29之標的，且進一步指定該介電材料具有在80重量百分比與90重量百分比之間的一填料含量重量百分比。

範例C31包括範例C23-30中任一者之標的，且進一步指定該介電材料在該第一微電子組件與該第二微電子組件之間延伸。

範例C32包括範例C23-31中任一者之標的，且進一步指定該介電材料在該基體與該橋接組件之間延伸。

範例C33包括範例C23-32中任一者之標的，且進一步指定該介電材料在該第一微電子組件與該橋接組件之間延伸。

範例C34包括範例C23-33中任一者之標的，且進一步指定該介電材料為一第一介電材料，且該微電子總成進一步包括：一第二介電材料，其具有與該第一介電材料之材料組成不同的一材料組成，其中該第二介電材料係在該第一微電子組件與該第二微電子組件之間。

範例C35包括範例C34之標的，且進一步指定該第一介電材料係在該第二介電材料與該基體之間。

範例C36包括範例C34-35中任一者之標的，且進一步指定該第二介電材料在該第一微電子組件及該第二微電子組件之側表面的周圍延伸。

範例C37包括範例C36的標的，且進一步指定第二介電材料的一部分在具有傾斜側表面之該第一微電子組件及該第二微電子組件之側表面的周圍延伸。

範例C38包括範例C34-37中任一者之標的，且進一步指定該第二介電材料具有小於該第一介電材料之一填料含量重量百分比的一填料含量重量百分比。

範例C39包括範例C34-38中任一者之標的，且進一步指定該第二介電材料具有小於80重量百分比的一填料含量重量百分比。

範例C40包括範例C39之標的，且進一步指定該第二介電材料具有在65重量百分比與80重量百分比之間的一填料含量重量百分比。

範例C41包括範例C23-40中任一者之標的，且進一步指定該橋接組件的該表面係一第一表面，該橋接組件包括與該第一表面相對的一第二表面，該橋接組件包括在該橋接組件之該第二表面的第九傳導接點，該基體包括在該基體之該表面的第十傳導接點，且該等第九傳導接點係耦接至該等第十傳導接點。

範例C42包括範例C23-41中任一者之標的，且進一步指定該基體包括一有機介電材料。

範例C43包括範例C23-42中任一者之標的，且進一步指定該第一微電子組件包括一圖形處理器。

範例C44包括範例C23-43中任一者之標的，且進一步指定該第二微電子組件包括一伺服器處理器。

範例C45係一種微電子總成，其包括：一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點；一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點；一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距；其中：該等第三傳導接點係藉由互連件耦接至該等第一傳導接點；一個別互連件包括與該相關聯個別第三傳導接點接觸之至少一傳導柱、及在該至少一傳導柱與該相關聯個別第一傳導接點之間的一單個焊料區；且一介電材料在該第一微電子組件及該第二微電子組件之側表面之周圍延伸，且該介電材料具有傾斜側表面。

範例C46包括範例C45的標的，且進一步指定該至少一傳導柱包括多個傳導柱的一堆疊。

範例C47包括範例C46的標的，且進一步指定該堆疊中之一第一傳導柱的一直徑小於該堆疊中之一第二傳導柱的一直徑，且該第一傳導柱係在該第二傳導柱與該基體之間。

範例C48包括範例C46-47中任一者之標的，且進一步指定多個傳導柱的該堆疊具有一階梯輪廓。

範例C49包括範例C45-48中任一者之標的，且進一步指定該第一微電子組件及該第二微電子組件具有傾斜側表面。

範例C50包括範例C45-49中任一者的標的，且進一步指定該第一微電子組件的該表面係一第一表面，該第一微電子組件具有與該第一表面相對的一第二表面，且該第一微電子組件在該第二表面比在該第一表面更寬。

範例C51包括範例C45-50中任一者之標的，且進一步指定該介電材料具有小於80重量百分比的一填料含量重量百分比。

範例C52包括範例C51之標的，且進一步指定該介電材料具有在65重量百分比與80重量百分比之間的一填料含量重量百分比。

範例C53包括範例C45-52中任一者之標的，且進一步指定該介電材料為一第一介電材料，且該微電子總成進一步包括：一第二介電材料，其具有與該第一介電材料之材料組成不同的一材料組成，其中該第二介電材料係在該第一微電子組件與該第二微電子組件之間。

範例C54包括範例C53之標的，且進一步指定該第二介電材料係在該第一介電材料與該基體之間。

範例C55包括範例C53-54中任一者之標的，且進一步指定該第二介電材料具有大於該第一介電材料之一填料含量重量百分比的一填料含量重量百分比。

範例C56包括範例C53-55中任一者之標的，且進一步指定該第二介電材料具有大於80重量百分比的一填料含量重量百分比。

範例C57包括範例C56之標的，且進一步指定該第二介電材料具有在80重量百分比與90重量百分比之間的一填料含量重量百分比。

範例C58包括範例C53-57中任一者之標的，且進一步指定該第二介電材料在該第一微電子組件與該第二微電子組件之間延伸。

範例C59包括範例C53-58中任一者之標的，且進一步指定該第二介電材料在該基體與該橋接組件之間延伸。

範例C60包括範例C53-59中任一者之標的，且進一步指定該第二介電材料在該第一微電子組件與該橋接組件之間延伸。

範例C61包括範例C45-60中任一者之標的，且進一步指定該橋接組件的該表面係一第一表面，該橋接組件包括與該第一表面相對的一第二表面，該橋接組件包括在該橋接組件之該第二表面的第九傳導接點，該基體包括在該基體之該表面的第十傳導接點，且該等第九傳導接點係耦接至該等第十傳導接點。

範例C62包括範例C45-61中任一者之標的，且進一步指定該基體包括一有機介電材料。

範例C63包括範例C45-62中任一者之標的，且進一步指定該第一微電子組件包括一圖形處理器。

範例C64包括範例C45-63中任一者之標的，且進一步指定該第二微電子組件包括一伺服器處理器。

範例C65係一種電子裝置，其包括：一電路板；以及一微電子總成，其傳導式耦接至該電路板，其中該微電子總成包括範例C1-64中任一者的該等微電子總成中任一者。

範例C66包括範例C65之標的，且進一步指定該電子裝置係一手持式運算裝置、一膝上型運算裝置、一穿戴式運算裝置或一伺服器運算裝置。

範例C67包括範例C65-66中任一者之標的，且進一步指定該電路板係一主機板。

範例C68包括範例C65-67中任一者之標的，且進一步包括：一顯示器，其通訊式耦接至該電路板。

範例C69包括範例C68之標的，且進一步指定該顯示器係一觸控式螢幕顯示器。

範例C70包括範例C65-69中任一者之標的，且進一步包括：一殼體，其在該電路板及該微電子總成的周圍。

範例D1係一種製造一微電子結構的方法，其包括本文所揭露之方法中任一者。

範例D2係一種製造一微電子總成的方法，其包括本文所揭露之方法中任一者。

100:微電子結構 102,1602:基體 103,130,130-1,130-2:微電子組件 104:表面絕緣材料 106:焊料 108:傳導材料 109,114,118,132,134,180,182,206,1636:傳導接點 110:橋接組件 111:傳導通孔 112,115,145,195,197,199,1626:介電材料 113:金屬化區 116:表面修整層 117:支撐材料 120:空腔 122:黏著劑 124:高度 126,128,138,140,142:厚度 131:載體 144:模塑材料 150:微電子總成 175,179:傳導柱 178:核心 198,202:節距 1500:晶圓 1502:晶粒 1600:積體電路(IC)裝置 1604:裝置層 1606:第一互連層 1606,1607,1608,1609,1610:互連層 1608:第二互連層 1610:第三互連層 1619:金屬化堆疊,ILD堆疊 1620:源極及/或汲極(S/D)區 1622:閘極 1624:S/D接點 1628:互連結構 1628a:線路 1628b,1708:通孔 1634:絕緣材料 1640:電晶體 1700:IC裝置總成 1702:電路板 1704:封裝體中介件 1706:穿矽通孔(TSV) 1710:金屬線路 1714:嵌入式裝置 1716,1718,1722,1728,1730:耦接組件 1720,1724,1726,1732:IC封裝體 1734:堆疊式封裝結構 1736:中介件上封裝體結構 1740:(第一)表面,(第二)表面 1800:電氣裝置 1802:處理裝置 1804:記憶體 1806:顯示裝置 1808:音訊輸出裝置 1810:其他輸出裝置 1812:(第一)通訊晶片,(第二‎)通訊晶片 1814:電池/電源電路系統 1818:GPS裝置 1820:其他輸入裝置 1822:天線 1824:音訊輸入裝置 N,N-1,N-2,N-3,N-4,N-5,N-6:層

實施例將藉由以下結合隨附圖式之詳細說明而易於理解。為了利於此說明，類似參考數字表示類似結構元件。於隨附圖式之各圖中的實施例係以範例之方式而非限制之方式例示。

圖1為根據各種實施例之一範例微電子結構的側截面圖。

圖2為根據各種實施例之包括圖1之微電子結構之一範例微電子總成的側截面圖。

圖3-10為根據各種實施例之用於製造圖2之微電子總成之一範例程序之各種階段的側截面圖。

圖11為根據各種實施例之一範例微電子結構的側截面圖。

圖12為根據各種實施例之一微電子總成的側截面分解圖。

圖13-14為根據各種實施例之範例微電子總成的側截面圖。

圖15-22為根據各種實施例之用於製造圖13之微電子總成之一範例程序之各種階段的側截面圖。

圖23-24為根據各種實施例之範例微電子總成的側截面圖。

圖25-27為根據各種實施例之用於製造圖23之微電子總成之一範例程序之各種階段的側截面圖。

圖28-29為根據各種實施例之範例微電子總成的側截面圖。

圖30-32為根據各種實施例之用於製造圖28之微電子總成之一範例程序之各種階段的側截面圖。

圖33-40為根據各種實施例之範例微電子總成的側截面圖。

圖41-45為根據各種實施例之用於製造圖39之微電子總成之一範例程序之各種階段的側截面圖。

圖46為根據各種實施例之一範例微電子總成的側截面圖。

圖47-48為根據各種實施例之用於製造圖46之微電子總成之一範例程序之各種階段的側截面圖。

圖49-51為根據各種實施例之範例微電子總成的側截面圖。

圖52-58為根據各種實施例之用於製造圖50之微電子總成之一範例程序之各種階段的側截面圖。

圖59-64為根據各種實施例之範例微電子總成的側截面圖。

圖65為根據各種實施例之一微電子總成的側截面分解圖。

圖66為根據本文所揭露之實施例中之任一者之可被包括在一微電子結構或微電子總成中之一晶圓及晶粒的俯視圖。

圖67為根據本文所揭露之實施例中之任一者之可被包括在一微電子結構或微電子總成中之一積體電路(IC)裝置的側截面圖。

圖68為根據本文所揭露之實施例中之任一者之可包括一微電子結構或微電子總成之一IC裝置總成的側截面圖。

圖69為根據本文所揭露之實施例中之任一者之可包括一微電子結構或微電子總成之一範例電氣裝置的方塊圖。

100:微電子結構

102:基體

104:表面絕緣材料

106:焊料

108:傳導材料

110:橋接組件

112:介電材料

114,118:傳導接點

116:表面修整層

120:空腔

122:黏著劑

124:高度

126,128,138,140,142:厚度

198,202:節距

N,N-1,N-2,N-3,N-4:層

Claims (15)

1. 一種微電子總成，其包含： 一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點； 一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點； 一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及 一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距； 其中： 該微電子總成進一步包括在該第一微電子組件與該第二微電子組件間的一第一介電材料； 該第一介電材料具有一第一填料含量重量百分比； 該微電子總成進一步包括在該第一微電子組件與該第二微電子組件間的一第二介電材料； 該第二介電材料係在該第一介電材料與該基體之間；以及 該第二介電材料具有與該第一填料含量重量百分比不同的一第二填料含量重量百分比。
2. 如請求項1之微電子總成，其中該第一填料含量重量百分比係大於該第二填料含量重量百分比。
3. 如請求項2之微電子總成，其中該第一填料含量重量百分比係大於80重量百分比。
4. 如請求項2之微電子總成，其中該第二填料含量重量百分比係小於80重量百分比。
5. 如請求項1之微電子總成，其進一步包含： 一第三介電材料，其在該第一微電子組件與該基體之間，其中該第三介電材料具有一第三填料含量重量百分比，且該第三填料含量重量百分比係與該第一填料含量重量百分比及該第二填料含量重量百分比不同。
6. 如請求項5之微電子總成，其中該第三填料含量重量百分比係小於65重量百分比。
7. 如請求項2之微電子總成，其中該第一填料含量重量百分比係大於65重量百分比。
8. 如請求項2之微電子總成，其中該第二填料含量重量百分比係小於65重量百分比。
9. 如請求項1-8中任一項之微電子總成，其中該第二介電材料在該第一微電子組件與該基體之間延伸。
10. 如請求項1-8中任一項之微電子總成，其中該微電子總成進一步包括一支撐材料，該第一微電子組件係在該支撐材料與該基體之間，且該第二微電子組件係在該支撐材料與該基體之間。
11. 如請求項10之微電子總成，其中該支撐材料包括一第一部分及一第二部分，該第一微電子組件係在該第一部分與該基體之間，該第二微電子組件係在該第二部分與該基體之間，且該第一部分不接觸該第二部分。
12. 一種微電子總成，其包含： 一基體，其具有在該基體之一表面的第一傳導接點及第二傳導接點； 一第一微電子組件，其具有在該第一微電子組件之一表面的第三傳導接點及第四傳導接點，其中該等第三傳導接點係耦接至該等第一傳導接點； 一第二微電子組件，其具有在該第二微電子組件之一表面的第五傳導接點及第六傳導接點，其中該等第五傳導接點係耦接至該等第二傳導接點；以及 一橋接組件，其具有在該橋接組件之一表面的第七傳導接點及第八傳導接點，其中該等第四傳導接點係耦接至該等第七傳導接點，該等第六傳導接點係耦接至該等第八傳導接點，該等第七傳導接點具有比該等第一傳導接點更小的一節距，且該等第八傳導接點具有比該等第二傳導接點更小的一節距； 其中： 該微電子總成進一步包括在該第一微電子組件與該第二微電子組件間的一第一介電材料； 該第一介電材料具有小於80重量百分比的一第一填料含量重量百分比； 該微電子總成進一步包括在該第一微電子組件與該基體之間的一第二介電材料；且 該第二介電材料具有小於該第一填料含量重量百分比的一第二填料含量重量百分比。
13. 如請求項12之微電子總成，其中該第二填料含量重量百分比係在65重量百分比與80重量百分比之間。
14. 如請求項12或13之微電子總成，其中該基體包括一有機介電材料。
15. 如請求項12或13之微電子總成，其中該橋接組件的該表面係一第一表面，該橋接組件包括與該第一表面相對的一第二表面，該橋接組件包括在該橋接組件之該第二表面的第九傳導接點，該基體包括在該基體之該表面的第十傳導接點，且該等第九傳導接點係耦接至該等第十傳導接點。