TWI856478B - 市電電壓與頻率偵測電路 - Google Patents

Abstract

本發明供降壓一交流電源產生的一交流電訊號，且一第一減壓電阻單元產生一降壓訊號和一第二減壓電阻單元產生一時序訊號；一電壓偵測單元包括一電壓偵測端和一訊號連接端，且具有一比較基準電壓；該電壓偵測端電連接該第一減壓電阻單元以接收該降壓訊號；當該電壓偵測單元偵測該降壓訊號大於該比較基準電壓時，該訊號連接端產生一清除訊號；該清除訊號通過一分壓電阻單元送至一正緣觸發D型正反器的一反向清除端，使該正緣觸發D型正反器根據接收的該時序訊號輸出一分析訊號；惟簡單分析該分析訊號的電壓變化即可得出該交流電訊號的電壓值。

Description

市電電壓與頻率偵測電路

一種市電偵測電路，尤指一種市電電壓與頻率偵測電路。

變壓器為生活中不可或缺的電子元件，其可用於電壓轉換，例如將高電壓轉換為低電壓或將低電壓轉換為高電壓。一般而言，變壓器係具有一次側及二次側，一次側用於連接市電，二次側則用於連接電子產品，且變壓器係將市電中高電壓的交流電降壓為較低電壓的電源後，通過二次側提供給各式電子產品所使用。而對於電壓較敏感的一電源類電子產品而言，為了確保電壓穩定性，例如為了確保提供給該電源類電子產品的電壓均在於一最低工作電壓以上，該電源類電子產品通常會需要監測該變壓器一次側的電壓值。

為了監測該變壓器的一次側的電壓值，一習知的電壓偵測電路係將一次側的高電壓交流電降壓後，透過一光偶隔離器進行訊號隔離，以輸出一隔離訊號，並將光偶隔離器輸出類比的隔離訊號通過一類比數位轉換器(Analog-to-digital converter；ADC)轉為數位訊號，再透過一數位信號處理器(Digital Signal Processor；DSP)或一微控制器單元(Microcontroller Unit；MCU)讀取數位訊號判讀該供給電源的電壓值。另一習知的電壓偵測電路，係將一次側的高電壓交流電降壓後，透過一隔離放大器產生類比的一放大訊號，再透過該ADC將該放大訊號轉為數位訊號，並透過該DSP或該MCU讀取數位訊號判讀該供給電源的電壓值。

換言之，習知電壓偵測電路所輸出的是類比的該隔離訊號或是該放大訊號，而這樣需倚賴該ADC先轉換接收到的類比訊號為數位訊號後才可再判讀數位訊號以判讀該供給電源的電壓值。如此的交流電電壓的偵測方式過於 繁瑣，需花費額外成本設置該ADC接收該電壓偵測電路所輸出的類比訊號，且需花費額外步驟將該電壓偵測電路所輸出的類比訊號轉換為數位訊號後才可進一步判讀電壓值。因此，習知電壓偵測電路無法輸出數位訊號，而偵測變壓器電壓時也無法省去設置該ADC的成本。

本發明提供一種市電電壓與頻率偵測電路，能在降壓一高壓交流電後直接輸出一數位訊號，以利後續從輸出的該數位訊號簡單得出該高壓交流電的電壓值，而無需如習知技術般倚賴一類比數位轉換器將類比訊號轉為數位訊號。本發明可省去設置該類比數位轉換器的成本耗費，並且更有效率的得出該高壓交流電的電壓值。

本發明之該市電電壓與頻率偵測電路供電連接一交流電源，且該市電電壓與頻率偵測電路包括一電源輸入埠、一偵測訊號輸出埠、一第一減壓電阻單元、一第二減壓電阻單元、一電壓偵測單元、一分壓電阻單元、一正緣觸發D型正反器(Rising-edge-triggered D flip-flop)、一第一二極體和第二二極體。

該電源輸入埠供電連接該交流電源，且該電源輸入埠包括有一第一輸入端及一第二輸入端，其中該第二輸入端電連接一接地。該第一二極體電連接在該第一輸入端及該第二輸入端之間，且該第一二極體具有一第一陽極和一第一陰極，並且該第一陽極電連接該第一輸入端。該第一減壓電阻單元電連接在該第一陰極及該第二輸入端之間，且該第一減壓電阻單元具有一第一減壓輸出端。該第二減壓電阻單元具有一第一端及一第二端，且該第二減壓電阻單元的該第一端連接至該第一陰極。該電壓偵測單元包括一電壓偵測端、一接地端和一訊號連接端，且該電壓偵測單元具有一比較基準電壓。該電壓偵測端電連接該第一減壓電阻單元的該第一減壓輸出端，而該接地端電連接該接地。該分壓電阻單元具有一第一分壓連接端、一第二分壓連接端、一第三分壓連接端及一第四分壓連 接端。該第二分壓連接端電連接該電壓偵測單元的該訊號連接端，而該第四分壓連接端電連接該接地。該正緣觸發D型正反器包括一資料端、一時序輸入端、一反向清除端和一訊號輸出端。該資料端電連接該分壓電阻單元的該第一分壓連接端，該時序輸入端電連接該第二減壓電阻單元的該第二端，該反向清除端電連接該分壓電阻單元的該第三分壓連接端，該訊號輸出端輸出一分析訊號。該第二二極體具有一第二陽極和一第二陰極，其中該第二陽極電連接該第二減壓電阻單元的該第二端，且該第二陰極電連接該資料端和該第一分壓連接端。並且，該第二二極體為一鉗位二極體。該偵測訊號輸出埠電連接該正緣觸發D型正反器的該訊號輸出端，且供輸出該分析訊號。該電壓偵測單元的該電壓偵測端接收該第一減壓電阻單元的該第一減壓輸出端輸出的一降壓訊號，且該電壓偵測單元偵測該降壓訊號是否大於該比較基準電壓。當該降壓訊號大於該比較基準電壓時，該電壓偵測單元的該訊號連接端產生一清除訊號。

本發明該訊號輸出端輸出所輸出的該分析訊號為分為一高位電壓和一低位電壓的一數位訊號。根據分析該分析訊號的一占空比(duty cycle)，也就是該分析訊號中該高位電壓比對該低位電壓的比例，使用者即可得出該交流電源輸入本發明的該交流電訊號的一電壓振幅大小和得知該交流電訊號是否欠壓。並且，根據分析該分析訊號中該高位電壓和該低位電壓變化的週期性，使用者即可得出該交流電訊號的頻率。

詳細來說，當該交流電源輸入該交流電訊號的該電壓振幅越大時，該正緣觸發D型正反器所輸出該分析訊號的該占空比越低，而當該交流電源輸入該交流電訊號的該電壓振幅越小時，該正緣觸發D型正反器所輸出該分析訊號的該占空比越高。並且，當該分析訊號的該占空比為100%時，該交流電源產生的該交流電訊號為欠壓。該分析訊號中從該低位電壓變化為該高位電壓的一週期時間的倒數即為該交流電訊號的頻率。

1:市電電壓與頻率偵測電路

2:交流電源

3:接地

4:外部電源

10:第一減壓電阻單元

11:第一減壓電阻

12:第二減壓電阻

20:第二減壓電阻單元

21:減壓電阻

30:電壓偵測單元

31:電壓偵測端

32:接地端

33:訊號連接端

34:運算放大器

35:電壓參考源

36:雙極性電晶體

40:分壓電阻單元

41:第一分壓電阻

42:第二分壓電阻

43:第三分壓電阻

50:正緣觸發D型正反器

51:時序輸入端

52:清除端

53:訊號輸出端

54:資料端

55:致能端

60:電源輸入埠

61:第一輸入端

62:第二輸入端

70:偵測訊號輸出埠

80:數位隔離晶片

81:一次側

82:二次側

90:訊號輸入埠

101:減壓輸出端

201:第一端

202:第二端

341:非反相輸入端

342:反相輸入端

343:輸出端

344:正電源端

345:負電源端

401:第一分壓連接端

402:第二分壓連接端

403:第三分壓連接端

404:第四分壓連接端

B:基極

C:集極

D1:第一二極體

D2:第二二極體

D3:第三二極體

E:射極

圖1為本發明市電電壓與頻率偵測電路的系統方塊圖。

圖2為本發明市電電壓與頻率偵測電路於一實施例的電路圖。

圖3為本發明市電電壓與頻率偵測電路於該實施例中一電壓偵測單元的電路圖。

圖4A至4C為本發明市電電壓與頻率偵測電路於該實施例中的訊號圖。

圖5至圖7也為本發明市電電壓與頻率偵測電路於該實施例中的訊號圖。

圖8為本發明市電電壓與頻率偵測電路於另一實施例的電路圖。

請參閱圖1所示，本發明提供一市電電壓與頻率偵測電路1。該市電電壓與頻率偵測電路1供電連接一交流電源2和一接地3。

本發明之該市電電壓與頻率偵測電路1包括一第一減壓電阻單元10、一第二減壓電阻單元20、一電壓偵測單元30、一分壓電阻單元40和一正緣觸發D型正反器(Rising-edge-triggered D flip-flop)50、一電源輸入埠60、一偵測訊號輸出埠70、一第一二極體D1和第二二極體D2。

該電源輸入埠60供電連接該交流電源2，且該電源輸入埠60包括有一第一輸入端61及一第二輸入端62，該第二輸入端62電連接該接地3。該第一二極體D1電連接在該第一輸入端61及該第二輸入端62之間，且該第一二極體D1具有一第一陽極和一第一陰極，並且該第一陽極電連接該第一輸入端61。

該第一減壓電阻單元10電連接在該第一二極體D1的該第一陰極及該電源輸入埠60的該第二輸入端62之間，且該第一減壓電阻單元10具有一第 一減壓輸出端101。該第二減壓電阻單元20具有一第一端201及一第二端202，其中該第一端201連接至該第一二極體D1的該第一陰極。

該電壓偵測單元30包括一電壓偵測端31、一接地端32和一訊號連接端33，且具有一比較基準電壓。該電壓偵測端31電連接該第一減壓電阻單元10的該第一減壓輸出端101，該接地端32電連接該接地3。

該分壓電阻單元40具有一第一分壓連接端401、一第二分壓連接端402、一第三分壓連接端403及一第四分壓連接端404。該第二分壓連接端402電連接該電壓偵測單元30的該訊號連接端33，該第四分壓連接端404電連接該接地3。

該正緣觸發D型正反器50包括一時序輸入端51、一反向清除端52、一訊號輸出端53和一資料端54。詳細來說，該正緣觸發D型正反器50的該資料端54電連接該分壓電阻單元40的該第一分壓連接端401，該時序輸入端51電連接該第二減壓電阻單元20的該第二端202，該反向清除端52電連接該分壓電阻單元40的該第三分壓連接端403，該訊號輸出端53輸出一分析訊號。而該偵測訊號輸出埠70電連接該正緣觸發D型正反器50的該訊號輸出端53，以供輸出該分析訊號。

該第二二極體D2具有一第二陽極和一第二陰極，該第二陽極電連接該第二減壓電阻單元20的該第二端202，且該第二陰極電連接該正緣觸發D型正反器50的該資料端54和該分壓電阻單元40的該第一分壓連接端401。該第二二極體D2為一鉗位二極體(clamp diode)，其能夠將流經之電壓鉗位於一高電壓位和一低電壓位之間，並且於此同時，間接改變輸入之波形趨近於一方波。

該電壓偵測單元30的該電壓偵測端31接收該第一減壓電阻單元10的該第一減壓輸出端101輸出的一降壓訊號，且該電壓偵測單元30偵測該降壓訊號是否大於該比較基準電壓。當該電壓偵測單元30偵測該降壓訊號大於該比 較基準電壓時，該電壓偵測單元30的該訊號連接端33產生一清除訊號。該清除訊號通過該第二分壓連接端402進入該分壓電阻單元40，再通過該第三分壓連接端403送至該正緣觸發D型正反器50的該反向清除端52。而當該降壓訊號小於該比較基準電壓時，該電壓偵測單元30的該訊號連接端33則未輸出該清除訊號。

在本發明的一實施例中，該交流電源2輸出一交流電訊號至該電源輸入埠60，且該交流電訊號為一高電壓交流電的一正弦波(sinusoidal wave)。在其他實施例中，該交流電訊號即為市電。當該交流電訊號處於正半週時，該交流電訊號即流經該第一二極體D1正常運作，而當該交流電訊號處於負半週時，該第一二極體D1會阻止電流自該第一陰極逆流回該第一陽極，並且在本發明有電連接該接地3的情況下，使該交流電訊號無法逆流而呈現零伏特之電壓。在該交流電訊號處於正半週，本發明正常運作的情況下，該電源輸入埠60接收該交流電源2產生的該交流電訊號，且該交流電訊號經該第一減壓電阻單元10減壓為該降壓訊號後，由該第一減壓電阻單元10的該第一減壓輸出端101輸出該降壓訊號至該電壓偵測單元30的該電壓偵測端31。另外，該交流電訊號還經該第二減壓電阻單元20減壓為一時序訊號後，由該第二減壓電阻單元20的該第二端202輸出該時序訊號至該正緣觸發D型正反器50的該時序輸入端51。

該正緣觸發D型正反器50接收該時序訊號，並且該正緣觸發D型正反器50偵測該時序訊號是否處於一正緣(rising edge)。當該正緣觸發D型正反器50偵測該時序訊號處於該正緣時，該正緣觸發D型正反器50自該訊號輸出端53輸出的該分析訊號為一高電壓。而當該正緣觸發D型正反器50的該反向清除端52通過該分壓電阻單元40接收該電壓偵測單元30輸出的該清除訊號時，該正緣觸發D型正反器50輸出的該分析訊號為一低電壓。

由此可知，本發明，該正緣觸發D型正反器50的該訊號輸出端53輸出所輸出的該分析訊號為分為該高電壓和該低電壓兩不同電位的一數位訊 號。根據分析該分析訊號的一占空比(duty cycle)，也就是該分析訊號中該高電壓比對該低電壓的比例，使用本發明的一使用者即可得出該交流電源2輸入本發明的該交流電訊號的一電壓振幅大小和得知該交流電訊號是否欠壓。並且，根據分析該分析訊號中該高電壓和該低電壓變化的週期性，該使用者即可得出該交流電訊號的頻率。

詳細來說，當該交流電源2輸入該交流電訊號的該電壓振幅越大時，該正緣觸發D型正反器50所輸出該分析訊號的該占空比越低，而當該交流電源2輸入該交流電訊號的該電壓振幅越小時，該正緣觸發D型正反器50所輸出該分析訊號的該占空比越高。並且，當該分析訊號的該占空比為100%時，該交流電源2產生的該交流電訊號為欠壓。該分析訊號中從該低電壓變化為該高電壓的一週期時間的倒數即為該交流電訊號的頻率。所謂的欠壓，即供給本發明後端電連接的一電子產品或一負載(load)的電壓低於一最低工作電壓的狀態。

如此，使用本發明的一使用者，在通過該偵測訊號輸出埠70接收該正緣觸發D型正反器50所輸出的該分析訊號後，即可簡單分析該分析訊號電位變化的該占空比，和分析該分析訊號電位變化的週期性，藉以得出該交流電訊號的該電壓振幅大小、得知該交流電訊號是否欠壓、和得出該交流電訊號的頻率。

在本發明的一實施例中，該偵測訊號輸出埠70可供電連接一數位隔離器(Digital Isolator)的一次側，以使該數位隔離器的一次側接收本發明所輸出的該分析訊號，且在該數位隔離器的二次側利用電連接的一數位信號處理器(Digital Signal Processor；DSP)或一微控制器單元(Microcontroller Unit；MCU)做該分析訊號受到降壓後的數位訊號分析。換言之，該偵測訊號輸出埠70所輸出的該分析訊號係經由該數位隔離器送至該數位信號處理器或是該微控制器單元以做該分析訊號受到降壓後的數位訊號分析。

這裡想強調的是，本發明該正緣觸發D型正反器50所輸出的該分析訊號蘊含了豐富且可簡單判讀的分析結果，使本發明在無需花費額外成本設置一類比數位轉換器(Analog-to-digital converter；ADC)即可有效率的使用該數位隔離器將該分析訊號降壓，以利後續於二次側的DSP或是MCU分析降壓後的該分析訊號得出該交流電訊號的電壓值，並且一併得出該交流電訊號的頻率週期和得知該交流電訊號的電壓值是否欠壓。本發明使用該數位隔離器所需的費用低於使用該類比數位轉換器所需的費用，故本發明使用該數位隔離器和DSP或是MCU時可以以更少的花費得到該分析訊號的分析結果。關於如何從該分析訊號得出該交流電訊號的電壓值、頻率週期和電壓值是否欠壓的詳細原理，請容說明書後段詳細探討。

請參閱圖2所示，在本發明的一實施例中，該第一減壓電阻單元10進一步包括一第一減壓電阻11和一第二減壓電阻12。該第一減壓電阻11和該第二減壓電阻12串聯，且該第一減壓電阻11和該第二減壓電阻12的串聯連接處為該第一減壓輸出端101。該第二減壓電阻12電連接於該第一減壓輸出端101和該接地3之間。該第二減壓電阻單元20的該第一端201和該第二端202之間具有一減壓電阻21。

在另一實施例中，該第一減壓電阻11也可更換為和該第一減壓電阻11電阻值等效的複數個串聯電阻，如此以降低該第一減壓電阻11所需承受的電阻溫度。同樣的，該減壓電阻21也可更換為和該減壓電阻21電阻值等效的複數個串聯電阻，以降低該第二減壓電阻單元20所需承受的電阻溫度。

該分壓電阻單元40包括一第一分壓電阻41、一第二分壓電阻42和一第三分壓電阻43。該第一分壓電阻41、該第二分壓電阻42和該第三分壓電阻43依序串聯於該第二減壓電阻單元20和該接地3之間。詳細來說，該第一分壓電阻41的一端電連接該第二二極體D2的該第二陰極，該第一分壓電阻41的另一端電 連接該第二分壓電阻42和該電壓偵測單元30的該訊號連接端33。該第二分壓電阻42的一端電連接該第一分壓電阻41和該電壓偵測單元30的該訊號連接端33，該第二分壓電阻42的另一端電連接該第三分壓電阻43和該正緣觸發D型正反器50的該反向清除端52。該第三分壓電阻43的一端電連接該第二分壓電阻42和該正緣觸發D型正反器50的該反向清除端52，該第三分壓電阻43的另一端電連接該接地3。如此，該電壓偵測單元30的該訊號連接端33所輸出的該清除訊號係通過該第二分壓電阻42到達該正緣觸發D型正反器50的該反向清除端52，並且該清除訊號的電壓受到來自該第一分壓電阻41的電壓的影響。

該正緣觸發D型正反器50進一步包括一致能端55。該資料端54電連接該致能端55，且該資料端54和該致能端55分別供電連接一外部電源4，且該資料端54和該致能端55分別自該外部電源4接收該外部電源4輸出的一電源訊號。並且，該資料端54和該致能端55也分別電連接該第二二極體D2的該第二陰極。該外部電源4的接地端電連接該接地3，即共同本發明的接地。在本實施例中，該外部電源4輸出的該電源訊號為5伏特的直流電，並且在該交流電訊號處於正半週時，該交流電訊號經該第二減壓電阻單元20減壓且經該第二二極體D2鉗位電壓後所輸出至該資料端54的電壓也是5伏特的電壓。換言之，在本實施例中，雖然該正緣觸發D型正反器50的該資料端54和該致能端55同樣接收5伏特的電壓，但是此5伏特的電壓不完全是來自於該外部電源4的輸出，因為在該交流電訊號處於正半週時，經減壓後的該交流電訊號也可以提供部分維持5伏特電壓所需的電力。

請一併參閱圖3所示，該電壓偵測單元30包括一運算放大器(Op Amp)34、一電壓參考源35、一雙極性電晶體(BJT)36、和一第三二極體D3。其中，該運算放大器34又包括一非反相輸入端341、一反相輸入端342、一輸出端343、 一正電源端344、和一負電源端345。該雙極性電晶體36又包括一射極(Emitter)E、一集極(Collector)C和一基極(Base)B。

該運算放大器34的該非反相輸入端341電連接該電壓偵測單元30的該電壓偵測端31。該電壓參考源35電連接於該運算放大器34的該反相輸入端342和該電壓偵測單元30的該接地端32之間，並且該電壓參考源35輸出該比較基準電壓至該反相輸入端342，以供該運算放大器34的該反相輸入端342有比較電壓的基準。該電壓參考源35所輸出該比較基準電壓可受到該使用者的調整而提升或是降低，且該比較基準電壓的制定攸關該閾值的設置。該雙極性電晶體36的該基極B電連接該運算放大器34的該輸出端343，且該雙極性電晶體36的該射極E和該集極C電連接於該電壓偵測單元30的該接地端32和該訊號連接端33之間。

當該降壓訊號大於該比較基準電壓時，該運算放大器34輸出一導通訊號至該雙極性電晶體36的該基極B，使該雙極性電晶體36的該射極E和該集極C導通，藉此自該電壓偵測單元30的該訊號連接端33輸出該清除訊號。進一步來說，在本實施例中，該雙極性電晶體36為NPN型之電晶體，且該射極E係電連接該電壓偵測單元30的該接地端32，該集極C係電連接該電壓偵測單元30的該訊號連接端33。並且，該運算放大器34的該正電源端344電連接該電壓偵測單元30的該訊號連接端33，該運算放大器34的該負電源端345電連接該電壓偵測單元30的該接地端32。

該第三二極體D3包括一第三正極和一第三陰極。該第三正極電連接該電壓偵測單元30的該接地端32，該第三陰極電連接該電壓偵測單元30的該訊號連接端33。如此，該運算放大器34的該負電源端345、該電壓參考源35的接地端、該雙極性電晶體36的該射極E、和該第三二極體D3的該第三正極共同通過該電壓偵測單元30的該接地端32電連接該接地3。該運算放大器34的該正電源 端344、該雙極性電晶體36的該集極C、和該第三二極體D3的該第三陰極共同電連接該電壓偵測單元30的該訊號連接端33。

請參一併閱圖4A所示，如前述，該交流電源2產生該交流電訊號為正弦波且具有正半週和負半週，然而如圖4A中的ACVm所示，因為該第一二極體D1的設置，流經該第一二極體D1後的該交流電訊號只保留了正半週的電壓，負半週的電壓無法逆流該第一二極體D1而接地為零伏特。如此，該交流電訊號受到該第二減壓電阻單元20降壓為該時序訊號時，該時序訊號保有了該交流電訊號的週期性。並且，如如圖4A中的CLK所示，受到該第二二極體D2鉗位的影響，該時序訊號的波形受到了改變而趨近為方波。詳細來說，當該交流電訊號為正半週時，該時序訊號受到鉗位的影響而處於高電壓位。當該交流電訊號為負半週時，該時序訊號處於低電壓位。當該時序訊號的頻率越高時，該時序訊號的波形將能越趨近為方波。

另外，當該交流電訊號受到該第一減壓電阻單元10降壓為該降壓訊號時，該降壓訊號也保有了該交流電訊號的週期性。由此可見，圖4A中的Vref所代表輸入該電壓偵測單元30的該降壓訊號一致，惟該交流電訊號的振幅約為300伏特(V)而該降壓訊號的振幅約為3伏特(V)。

請參一併閱圖4B所示，另外，圖4B中的D代表該資料端54和該致能端55所接收該外部電源4輸出的該電源訊號具有固定5V之電壓。在該電壓偵測單元30內的該雙極性電晶體36尚未導通之前，此5V之電壓將進一步流經該分壓電阻單元40之中串聯的該第一分壓電阻41、該第二分壓電阻42和該第三分壓電阻43到達0V的該接地3。而當該電壓偵測單元30內的該雙極性電晶體36導通時，圖4B中的TL431 out所代表此該第一分壓電阻41、該第二分壓電阻42和該電壓偵測單元30的該訊號連接端33之間的電壓，將受到改變。因為該第一分壓電阻41到該接地3之間的整體電阻變小，所以該第一分壓電阻41在分壓上會分配到較多的 電壓值，使得該第一分壓電阻41、該第二分壓電阻42和該電壓偵測單元30的該訊號連接端33之間的電壓下降。換言之，當該電壓偵測單元30內的該雙極性電晶體36導通時，該訊號連接端33的電壓下降，而此一電壓下降的變化即本案所指的由該訊號連接端33輸出該清除訊號。進一步而言，該訊號連接端33的電壓會受到該第二分壓電阻42和該第三分壓電阻43的分壓，因此此時輸入該反向清除端52的電壓會進一步的較該訊號連接端33的電壓小。所以，圖4B中的CLR所示，輸入該反向清除端52的電壓在該雙極性電晶體36導通前為峰值，而在該雙極性電晶體36導通後下降為谷值。比較圖4B中的TL431 out和CLR可見，該訊號連接端33的電壓和輸入該反向清除端52的電壓波形一致，惟輸入該反向清除端52的電壓經該第二分壓電阻42的電壓消耗後較低壓。當該訊號連接端33輸出該清除訊號至該反向清除端52時，即該反向清除端52所接收到的電壓由峰值變為谷值之時。

該雙極性電晶體36的導通與否，取決於該雙極性電晶體36的該基極B是否具有充足的電壓，而給予該基極B電壓的是該運算放大器34的該輸出端343。該運算放大器34的運作範圍在該正電源端344和該負電源端345的界定範圍之間，而在這範圍之間，當該非反相輸入端341所接收的35該降壓訊號大於該電壓參考源35輸出至該反相輸入端342的該比較基準電壓時，該運算放大器34的該輸出端343即給予該基極B充足的電壓，也就是輸出該導通訊號至該基極B，使該雙極性電晶體36的該集極C和該射極E導通。反之，當該非反相輸入端341所接收的35該降壓訊號小於該電壓參考源35輸出至該反相輸入端342的該比較基準電壓時，該運算放大器34的該輸出端343即未給予該基極B充足的電壓，使該雙極性電晶體36的該集極C和該射極E不導通。因此，控制該雙極性電晶體36是否導通而自該集極C到該訊號連接端33輸出該清除訊號的核心，即該運算放大器34所做出該非反相輸入端341和該反相輸入端342之間電壓的比較。在本實施例中，該 電壓偵測單元30為型號TL431的晶片，其功能除了偵測輸入之該降壓訊號是否大於該比較基準電壓之外，也可用以穩定該訊號連接端33輸出口的電壓值。

接著來探討該正緣觸發D型正反器50的運作。在本實施例中，該正緣觸發D型正反器50為型號74HC74的正反器晶片，其晶片具有兩組正反器，而本實施例僅使用其中的一組。請參考下表一所列出型號74HC74的D型正緣觸發正反器的動作原理：

請參一併閱圖4C所示，表一中所述的預置端即為本案中所述的該致能端55。因為本實施例中該資料端54和該致能端55固定接有5V高位之電壓，故根據表一，輸入的預置為H(高位)和輸入的D為1(也是高位)。而當該反向清除端52尚未接收該清除訊號時，如同圖4C中的CLR所示，輸入該反向清除端52的電壓為高位，故根據表一輸入的清除為H(高位)。因此在一第一時間T1，當同時該時序輸入端51所接收的該時序訊號處於該正緣時，根據表一，該正緣觸發D型正反器50所輸出的Q為1(高位)，即本發明該訊號輸出端53開始輸出該分析訊號，換言之，輸出該分析訊號即指，該正緣觸發D型正反器50輸出高位的輸出訊號。 對應圖4C中的CLK和Q所示，當在該第一時間T1圖4C中的CLK所示的該時序訊號處於該正緣時，圖4C中的Q所示該正緣觸發D型正反器50的輸出訊號開始由低位變成高位。

此時，如果該反向清除端52還是持續尚未接收該清除訊號，則該正緣觸發D型正反器50的輸出訊號會持續處於高位，換言之，該訊號輸出端53會持續輸出該分析訊號。這代表了該反向清除端52收到的電位依舊高位，該訊號連接端33的電位依舊高位，該雙極性電晶體36依舊未導通，該降壓訊號依舊小於該比較基準電壓而未使該運算放大器34輸出足夠電壓至該雙極性電晶體36的該基極B。

反之，如果此時，該降壓訊號大於該比較基準電壓而使該運算放大器34輸出足夠電壓至該雙極性電晶體36的該基極B，該雙極性電晶體36開始導通，該訊號連接端33的電位由高位下降為低位，該反向清除端52收到的電位也由高位下降為低位，即收到了該清除訊號。因此在一第二時間T2，根據表一，輸入的清除變為0(低位)，而同時在輸出還是1(高位)的情況下，輸出的Q將變為0(低位)，即本發明該訊號輸出端53停止輸出該分析訊號，換言之，該正緣觸發D型正反器50輸出低位的輸出訊號。對應圖4C中的CLR和Q所示，當在該第二時間T2圖4C中的CLR所示該反向清除端52收到的訊號由高位變為低位時，圖4C中的Q所示該正緣觸發D型正反器50的輸出訊號開始由高位變成低位。

如圖4A中的ACVm和圖4C中的Q所示，該正緣觸發D型正反器50的輸出訊號所具有的週期性和原始該交流電訊號所具有的週期性一致約為16至17毫秒(millisecond；ms)一個週期。也就是說，該正緣觸發D型正反器50輸出該分析訊號和停止輸出該分析訊號的週期性和該交流電訊號所具有的週期性也一致。這是因為本案輸出該分析訊號的時間點跟該時序訊號處於該正緣的時間和該反向清除端52收到該清除訊號的時間相關，而該時序訊號處於該正緣的時間 和該降壓訊號大於該比較基準電壓而產生該清除訊號的時間都具有和該交流電訊號相同的週期性。而當使用本發明的該使用者從該正緣觸發D型正反器50輸出的該分析訊號可看出週期性時，該使用者即可簡單的取該期性的倒數而取的原始該交流電訊號所具有頻率。舉例來說，假設輸出該分析訊號的一週期為22.22毫秒(millisecond；ms)，則該交流電訊號的週期也為22.22ms，並且該交流電訊號的頻率為1/(22.22ms)=45赫茲(Hertz；Hz)。

本發明具有以下的公式關係：Vref=Vin＊R₁₂/(R₁₁+R₁₂)；Vin=Vref＊(R₁₁+R₁₂)/(R₁₂)=Vref＊(1+R₁₁/R₁₂)；其中，Vin為該交流電訊號的電壓，Vref為該比較基準電壓，R₁₁為該第一減壓電阻11，而R₁₂為該第二減壓電阻12。在一例子中，該比較基準電壓設定為2.5V，該第一減壓電阻11為1296千歐姆(kilo Ohm；kΩ)，且該第二減壓電阻12為13kΩ，因此經計算後，該交流電訊號的電壓應約為252V。也就是說，在此一例子中，2.5V的該比較基準電壓所對應的是252V的該交流電訊號。當該交流電訊號低於252V時，該比較基準電壓即低於2.5V而使該電壓偵測單元30的該訊號連接端33不輸出該清除訊號。因此在意義上來說，低於252V的該交流電訊號就會是電壓欠壓的狀態，而此欠壓的狀態可以受到本發明該比較基準電壓的設定而受到偵測。該比較基準電壓的設定即訂定判斷是否欠壓的該閾值。

請參閱圖5，當輸入本發明的該交流電訊號具有320V的電壓振幅時，其對應了圖5中的各虛線線段，而當輸入本發明的該交流電訊號具有260V的電壓振幅時，其對應了圖5中的各實線線段。圖5中的Vref中虛線線段比實線線段在時間上更早高於2.5V，因此圖5中的CLR中虛線線段比實線線段在時間上更早由高位下降至低位。並且，因為320V和260V的電壓振幅在時間上幾乎同時到達正緣的高位，兩者係同時如圖5中的Q所示使該正緣觸發D型正反器50的輸出訊 號由低位變成高位。但是，因為圖5中的CLR中虛線線段比實線線段在時間上更早由高位下降至低位，故如圖5中的Q所示，該正緣觸發D型正反器50的輸出訊號由高位變成低位的時間點上，虛線線段早於實線線段。由此可見，本發明該正緣觸發D型正反器50的輸出訊號由高位下降至低位的時間點，也就是該正緣觸發D型正反器50停止輸出該分析訊號的時間點，可以表示該交流電訊號電壓數值的不同。當該交流電源2輸入該交流電訊號的電壓振幅越大時，該正緣觸發D型正反器50所輸出該分析訊號的該訊號長度越短，而當該交流電源2輸入該交流電訊號的電壓振幅越小時，該正緣觸發D型正反器50所輸出該分析訊號的該訊號長度越長。

請參閱圖6所示，如圖6中的ACin所示，當該交流電源2輸入該交流電訊號的電壓振幅為例如380V、320V、或是250V之電壓時，而380V、320V、或是250V之輸入電壓對應了三種不同的波形。並且，如圖6中的Q所示，380V之輸入電壓所對應的占空比低於320V之輸入電壓所對應的占空比。至於當該交流電源2輸入該交流電訊號的電壓振幅小於前述例子中所計算的252V時，例如當該交流電訊號的電壓振幅為圖6所示的250V時，如圖6中的Q所示，該正緣觸發D型正反器50的輸出訊號即停留於高位而不會變成低位。

請參閱圖7所示，當2.48V的該降壓訊號小於2.5V的該比較基準電壓，因此該訊號連接端33未輸出該清除訊號時，如圖7中的CLR所示，該反向清除端52所接收的訊號一直處於高位。因此如圖7中的CLK和Q所示，當圖7中的CLK訊號由低位轉為高位時，圖7中的Q訊號也由低位轉為高位，即如前述代表該正緣觸發D型正反器50所輸出的訊號在由低位變為高位。然而，進一步如圖7中的Q所示，該正緣觸發D型正反器50所輸出的訊號持續停留在高位處，也就是該正緣觸發D型正反器50持續輸出該分析訊號。對於該使用者而言，當看到圖7中的Q所示處於高位不下時，也就是看到該正緣觸發D型正反器50輸出的訊號持 續處於高位時，即可簡單得知該交流電源2輸入本發明的該交流電訊號的電壓值未高於該閾值。此情況也就是所謂的該分析訊號的該占空比為100%，該交流電源2產生的該交流電訊號為欠壓的狀況。

請參閱圖8所示，在此一例子中，本發明所輸出的該分析訊號自該偵測訊號輸出埠70輸入一數位隔離晶片80的一次側81。該數位隔離晶片80為直流對直流(DC to DC)的數位隔離器(Digital Isolator)，其用於隔離較高壓的該一次側81和較低壓的二次側82。該數位隔離晶片80的該一次側81接收本發明該第二減壓電阻單元20所減壓後的電壓和本發明該偵測訊號輸出埠70所輸出的該分析訊號，並且該數位隔離晶片80的該二次側82電連接一數位信號處理器(Digital Signal Processor；DSP)或一微控制器單元(Microcontroller Unit；MCU)的一訊號輸入埠90以分析該分析訊號。如此，配合本案的DSP或MCU可透過訊號輸入埠90接收該分析訊號，並自動化的分析該分析訊號電位變化的該占空比和該分析訊號電位變化的週期性，藉以得出該交流電訊號的該電壓振幅大小、得出該交流電訊號是否欠壓、得出該交流電訊號的頻率、和得知該交流電訊號的電壓值是否高於設定的該閾值。

在本實施例中，該數位隔離晶片80的型號以及接腳皆呈現於圖8的例子中，並且該數位隔離晶片80共同電連接該接地3。在其他實施例中，該數位隔離晶片80亦可以為其他型號之數位隔離器，用以隔離本發明所輸出的該分析訊號於該一次側81和隔離配合本案的DSP或MCU於該二次側82。另外，在另一實施例中，本發明該資料端54和該致能端55所接收來自該外部電源4的該電源訊號可更換為由該交流電源2經降壓和變壓為直流電(Direct Current；DC)後所提供之該電源訊號。

1:市電電壓與頻率偵測電路 2:交流電源 3:接地 10:第一減壓電阻單元 20:第二減壓電阻單元 30:電壓偵測單元 31:電壓偵測端 32:接地端 33:訊號連接端 40:分壓電阻單元 50:正緣觸發D型正反器 51:時序輸入端 52:清除端 53:訊號輸出端 54:資料端 60:電源輸入埠 61:第一輸入端 62:第二輸入端 70:偵測訊號輸出埠 101:減壓輸出端 201:第一端 202:第二端 401:第一分壓連接端 402:第二分壓連接端 403:第三分壓連接端 404:第四分壓連接端 D1:第一二極體 D2:第二二極體

Claims (11)

1. 一種市電電壓與頻率偵測電路，供電連接一交流電源，且包括：一電源輸入埠，供電連接該交流電源，且包括有一第一輸入端及一第二輸入端；其中該第二輸入端電連接一接地；一第一二極體，電連接在該第一輸入端及該第二輸入端之間，且具有一第一陽極和一第一陰極；其中該第一陽極電連接該第一輸入端；一第一減壓電阻單元，電連接在該第一陰極及該第二輸入端之間，且具有一第一減壓輸出端；一第二減壓電阻單元，具有一第一端及一第二端；其中該第一端連接至該第一陰極；一電壓偵測單元，包括一電壓偵測端、一接地端和一訊號連接端，且具有一比較基準電壓；其中，該電壓偵測端電連接該第一減壓電阻單元的該第一減壓輸出端，該接地端電連接該接地；一分壓電阻單元，具有一第一分壓連接端、一第二分壓連接端、一第三分壓連接端及一第四分壓連接端；其中，該第二分壓連接端電連接該電壓偵測單元的該訊號連接端，該第四分壓連接端電連接該接地；一正緣觸發D型正反器(Rising-edge-triggered D flip-flop)，包括一資料端、一時序輸入端、一反向清除端和一訊號輸出端；其中，該資料端電連接該分壓電阻單元的該第一分壓連接端，該時序輸入端電連接該第二減壓電阻單元的該第二端，該反向清除端電連接該分壓電阻單元的該第三分壓連接端，該訊號輸出端輸出一分析訊號； 一第二二極體，具有一第二陽極和一第二陰極；其中該第二陽極電連接該第二減壓電阻單元的該第二端，該第二陰極電連接該資料端和該第一分壓連接端；其中該第二二極體為一鉗位二極體；一偵測訊號輸出埠，電連接該正緣觸發D型正反器的該訊號輸出端，供輸出該分析訊號；其中，該電壓偵測單元的該電壓偵測端接收該第一減壓電阻單元的該第一減壓輸出端輸出的一降壓訊號，且該電壓偵測單元偵測該降壓訊號是否大於該比較基準電壓；其中，當該降壓訊號大於該比較基準電壓時，該電壓偵測單元的該訊號連接端產生一清除訊號。
2. 如請求項1所述之市電電壓與頻率偵測電路，其中，該電源輸入埠接收該交流電源產生的一交流電訊號，且該交流電訊號經該第一減壓電阻單元減壓為該降壓訊號後，由該第一減壓電阻單元的該第一減壓輸出端輸出該降壓訊號至該電壓偵測單元的該電壓偵測端；其中，該交流電訊號還經該第二減壓電阻單元減壓為一時序訊號後，由該第二減壓電阻單元的該第二端輸出該時序訊號至該正緣觸發D型正反器的該時序輸入端；其中，該正緣觸發D型正反器接收該時序訊號，並且該正緣觸發D型正反器偵測該時序訊號是否處於一正緣；其中，當該正緣觸發D型正反器偵測該時序訊號處於該正緣時，該正緣觸發D型正反器自該訊號輸出端輸出的該分析訊號為該資料端的一高電壓；當該正緣觸發D型正反器的該反向清除端通過該分壓電阻單元接收該電壓偵測單元輸出的該清除訊號時，該正緣觸發D型正反器輸出的該分析訊號為一低電壓。
3. 如請求項1所述之市電電壓與頻率偵測電路，其中： 該第一減壓電阻單元包括一第一減壓電阻和一第二減壓電阻；該第一減壓電阻和該第二減壓電阻串聯；該第一減壓電阻和該第二減壓電阻的串聯連接處為該第一減壓輸出端。
4. 如請求項1所述之市電電壓與頻率偵測電路，其中：該分壓電阻單元包括一第一分壓電阻、一第二分壓電阻和一第三分壓電阻；該第一分壓電阻、該第二分壓電阻和該第三分壓電阻依序串聯於該正緣觸發D型正反器的該資料端和該接地之間；該第一分壓電阻未與該第二分壓電阻串聯之一端為該第一分壓連接端，且該第一分壓電阻和該第二分壓電阻的串聯連接處為該第二分壓連接端；該第三分壓電阻未與該第二分壓電阻串聯之一端為該第四分壓連接端，且該第三分壓電阻和該第二分壓電阻的串聯連接處為該第三分壓連接端。
5. 如請求項4所述之市電電壓與頻率偵測電路，其中：該正緣觸發D型正反器進一步包括一致能端；該致能端電連接至一外部電源，以接收該外部電源輸出的一電源訊號；該正緣觸發D型正反器的該資料端電連接該致能端，以接收該電源訊號。
6. 如請求項1所述之市電電壓與頻率偵測電路，其中該電壓偵測單元包括：一運算放大器(Op Amp)，包括一非反相輸入端、一反相輸入端和一輸出端；其中，該非反相輸入端為該電壓偵測單元的該電壓偵測端；一電壓參考源，電連接該運算放大器的該反相輸入端，且產生並輸出該比較基準電壓至該反相輸入端；一雙極性電晶體(BJT)，包括一射極(Emitter)、一集極(Collector)和一基極(Base)；其中，該基極電連接該運算放大器的該輸出端，該射極為該接地端，該集極為該訊號連接端； 其中，當該降壓訊號大於該比較基準電壓時，該運算放大器輸出一導通訊號至該雙極性電晶體的該基極，使該雙極性電晶體的該射極和該集極導通，藉此自該電壓偵測單元的該訊號連接端輸出該清除訊號。
7. 如請求項6所述之市電電壓與頻率偵測電路，其中該電壓偵測單元包括：一第三二極體，包括一第三陽極和一第三陰極；其中，該第三陽極電連接該雙極性電晶體的該射極，該第三陰極電連接該雙極性電晶體的該集極。
8. 如請求項6所述之市電電壓與頻率偵測電路，其中：該運算放大器進一步包括一正電源端和一負電源端，且該正電源端電連接該雙極性電晶體的該集極，該負電源端電連接該雙極性電晶體的該射極。
9. 如請求項2所述之市電電壓與頻率偵測電路，其中：當該交流電源輸入該交流電訊號的一電壓振幅越大時，該正緣觸發D型正反器所輸出該分析訊號的一占空比(duty cycle)越低，而當該交流電源輸入該交流電訊號的該電壓振幅越小時，該正緣觸發D型正反器所輸出該分析訊號的該占空比越高。
10. 如請求項9所述之市電電壓與頻率偵測電路，其中：當該分析訊號的該占空比為100%時，該交流電源產生的該交流電訊號為欠壓。
11. 如請求項1所述之市電電壓與頻率偵測電路，其中：該偵測訊號輸出埠供電連接一數位隔離器的一次側，且該數位隔離器的二次側電連接一數位信號處理器或是一微控制器單元的一訊號輸入埠；該偵測訊號輸出埠所輸出的該分析訊號係經由該數位隔離器送至該數位信號處理器或是該微控制器單元的該訊號輸入埠。