TWI847891B

TWI847891B - 多晶粒電力同步

Info

Publication number: TWI847891B
Application number: TW112139569A
Authority: TW
Inventors: 印朵Ｍ索帝; 艾默德Ｒ賈爾; 里爾席密特; 里瑞菲雪爾; 歐莫瑞菲林特; 愛米史瓦特曼
Original assignee: 美商蘋果公司
Priority date: 2021-06-07
Filing date: 2022-06-06
Publication date: 2024-07-01
Also published as: DE112022002956T5; WO2022260955A1; TW202403504A; US20240184355A1; US11467655B1; TWI820737B; KR20230175316A; US11899523B2; TW202314445A; DE112022002956B4; US20230059725A1; CN117546120A

Abstract

本發明揭示關於同步積體電路晶粒之間的電力狀態的技術。一系統包括一積體電路，該積體電路包括耦合在一起的複數個積體電路晶粒。一特定積體電路晶粒可包括一主要電力管理器電路，且一或多個其餘的積體電路晶粒包括各別的次要電力管理器電路。該主要電力管理器電路經組態以發出一轉換請求至該次要電力管理器電路，以將其積體電路晶粒從一第一電力狀態轉換至一第二電力狀態。一給定的次要電力管理器電路經組態以接收該轉換請求、將其積體電路晶粒轉換至該第二電力狀態，並向該主要電力管理器電路發出其積體電路晶粒已轉換至該第二電力狀態的一應答。本發明進一步揭示關於管理多晶粒積體電路內之延遲容忍事件的技術。

Description

多晶粒電力同步

技術領域

本揭露大致上係關於一積體電路，且更具體而言係關於同步多個積體電路晶粒之間的電力狀態。先前技術

現今的電腦系統通常包括系統單晶片(system on a chip, SOC)，該系統單晶粒將許多電腦組件整合為單一積體電路晶粒。這些組件可包括例如中央處理單元、圖形處理單元、記憶體、輸入/輸出埠、及次要儲存器。另一種可包括於SOC上的電腦組件係一電力管理電路，該電力管理電路提供各種電力相關功能，諸如電壓轉換及調節、電池充電、及電力軌管理。電力管理電路控制了提供至SOC內之其他組件的電力，諸如中央處理單元。

本發明揭示與同步積體電路晶粒之間的電力狀態相關的各種實施例。本發明揭示一種積體電路總成，其包含耦合在一起之多個積體電路晶粒。彼等積體電路晶粒中之一者包括「主動」主要電力管理器及次要電力管理器。其餘的積體電路晶粒包括次要電力管理器，其可包括用於主要電力管理器的電路系統，但僅有積體電路晶粒的多個主要電力管理器中的一者可被使用（亦即為主動）。在操作期間，主要電力管理器可（例如基於一請求）判定將積體電路自第一電力狀態轉換至第二不同電力狀態。因此，主要電力管理器可發出一轉換請求至該次要電力管理器，以轉換其對應的積體電路至該第二電力狀態。該次要電力管理器可接收該轉換請求、轉換其積體電路晶粒至該第二電力狀態、並向該主要電力管理器提供其積體電路晶粒已轉換至該第二電力狀態的一應答。

本揭露描述一種積體電路總成包含多個積體電路晶粒，而非在電腦系統中常見的單一積體電路晶粒的實施例。然而，在多晶粒設置中，當晶粒之間的協作與任務完成相關時，可能產生問題，但該等晶粒相關於其電力狀態而獨立運作。舉例而言，如果一個晶粒恰好在另一個晶粒的代理器（例如，周邊設備）向與前一個晶粒相關聯的記憶體發出存取請求之前獨立地進入低電力狀態，則存取請求的處理可能被顯著延遲，從而影響代理器的效能。因此，多個積體電路晶粒之間的未同步電力管理可能導致系統效能問題。可所欲的是確保多個晶粒作為一邏輯「SOC」（至少從電力觀點而言）操作，以使涉及多個晶粒之相互作用不受過度影響。除其他者之外，本揭露解決與一多晶粒積體電路總成中之電力管理相關的該等技術問題。

本揭露描述用於同步多個積體電路晶粒之間的電力狀態轉換的技術。在下文所描述之各種實施例中，揭露了一系統包含耦合在一起之多個積體電路晶粒。電路晶粒之一者包括主動式主要電力管理器(active primary power manager，PMGR)，且其餘電路晶粒各包括次要PMGR。具有主要PMGR之晶粒亦可包括次要PMGR。在各種實施例中，主要PMGR協調晶粒之電力狀態變化，且確保所有晶粒上之電力狀態與相同電力狀態同步。當發生電力狀態變化時，主要PMGR可發送轉換請求至次要PMGR，以轉換其對應的電路，其從第一電力狀態至不同的第二電力狀態。次要PMGR開始一電力序列以轉換其電路晶粒至第二電力狀態，且一旦轉換完成，其便向主要PMGR發送其晶粒已經轉換的一應答。在一些實施例中，在兩個電力狀態之間的轉換可涉及兩個電力狀態之間的多個同步點。上述請求及應答過程也可用於移動經由同步點，以便次要PMGR將它們的晶粒轉換至一特定同步點，確認轉換至主要PMGR，接著一旦它們接收來自主要PMGR的請求以繼續，便繼續到下一個同步點。

本揭露進一步描述用於管理一多晶粒積體電路中之延遲容忍事件的技術。延遲事件可能導致記憶體不可用性/高延遲，例如，延遲事件可涉及改變記憶體的頻率。為了避免由系統組件的不可用性引起的問題，代理器（例如周邊裝置）可確保它們的緩衝區有足夠的空間/資料以在不可用期間存活而不會溢出(overflow)或欠載運行(underrun)。當偵測到一延遲事件時，在各種實施例中，主要PMGR播送最小讀取及寫入容忍值至彼等次要PMGR。次要PMGR可通知與其晶粒相關之適當代理器，使得彼等代理器可增加其延遲容忍度。主要PMGR可延遲/阻斷事件直至所有代理器中，在所有晶粒中均能夠容忍目標延遲。

所揭示之技術可係有利的，因其可防止由一多晶粒積體電路內之未同步電力狀態所導致的問題。返回到代理器向正在斷電的另一個晶粒發送存取請求的較早實例，使用所揭露的技術，可以防止另一個晶粒斷電。因此，存取請求可被處理而不引起將導致未同步電力狀態的代理器的效能損失。所揭示之技術亦可為有利的，因為其可防止在某些事件期間的組件的不可用性的問題（例如在頻率變化期間不可用的記憶體）。舉例來說，如果代理器沒有為與記憶體有關的延遲事件做好準備，那麼代理器可能無法在本地緩存足夠的資料以在該事件中存活下來而不會出現問題。但是使用所揭示之技術，可使代理器感知到狀況，使得代理器可增加本地緩存的資料量，以在不具有記憶體之情況下存活。現將在參考圖1開始討論此等技術之實例應用。

現參考圖1，其繪示積體電路總成100的方塊圖。在所繪示之實施例中，積體電路總成100包括耦合在一起的積體電路晶粒110A及110B。雖然描繪了兩個積體電路晶粒110，但積體電路總成100可包括更多耦合在一起的積體電路晶粒110（例如四個積體電路晶粒110）。如進一步說明，積體電路晶粒110A包括主要電力管理器（主要PMGR）120及次要PMGR 130A，且積體電路晶粒110B包括次要PMGR 130B。雖然積體電路晶粒110B未顯示為具有主要PMGR 120，但在一些實施例中，其包括主要PMGR 120，但主要PMGR 120不主動地協調電力轉換，亦即，積體電路晶粒110可各自包括相同電力管理器電路系統，但只有彼等晶粒中之一者可具有主動主要PMGR 120。

在各種實施例中，積體電路總成100係一組整合至單一半導體基材上作為一積體電路「晶片」的組件。在許多情況下，積體電路總成100可係系統單晶片(SOC)，顧名思義，其將運算裝置的許多組件（例如中央處理單元(CPU)、圖形處理單元(GPU)、I/O裝置、記憶體等）整合至單一晶片上。如所描繪，積體電路總成100包括耦合在一起的兩個獨特積體電路晶粒110A至110B。在各種實施例中，積體電路晶粒110A至110B係積體電路總成100之組件封裝，其各自整合相同類型組件（例如CPU）中之一或多者。在一些情況下，積體電路晶粒110A至110B可為印刷在各晶片上的一組硬體組件（例如CPU、GPU等）。在各種實施例中，積體電路晶粒110A至110B經組態作為單一系統，其中多個晶粒的存在對於在該單一系統上執行的軟體而言係透明的，意即積體電路總成100可係多晶粒系統，其中硬體隱藏了有多個晶粒係來自於軟體的事實（例如藉由確保低延遲、使電力狀態保持同步等）。因此，如下文進一步解釋，主要PMGR 120可藉由確保積體電路晶粒110A至110B晶粒上的電力狀態同步至相同電力狀態，來確保積體電路總成100呈現統一的電力狀態。

在各種實施例中，主要電力管理器120係經組態以管理並協調在積體電路晶粒110之間的電力狀態轉換的電路系統。積體電路總成100的電力狀態轉換可回應於發生的各種事件（諸如接收喚醒請求轉換至喚醒狀態）而被執行。因此，回應於彼等事件發生的偵測，在各種實施例中，主要PMGR 120經由轉換請求125指示次要PMGR 130A至130B來轉換其等的晶粒110A至另一電力狀態。在一些情況下，主要PMGR 120可以藉由確立(assert)耦合至次要PMGR 130A至130B的一請求信號來發出轉換請求125。在積體電路晶粒110已經轉換至另一電力狀態之後，主要PMGR 120可從相關聯的次要PMGR 130接收確認該電力狀態轉換完成的轉換應答135。轉換應答135可經由耦合至主要PMGR 120的一確立信號的確立而接收。

在一些實施例中，主要PMGR 120確保至少一臨限數目個晶粒110（例如，它們全部）在後續經由等待來自對應的次要PMGR 130的應答135而開始轉換至另一個電力狀態之前，就已經轉換至一電力狀態。亦即，當經由一系列不同電力狀態轉換時，主要PMGR 120可確保積體電路晶粒110在開始轉換至下一電力狀態之前已達到給定電力狀態。如關於圖3B更詳細的討論，主要PMGR 120可經由兩個電力狀態之間的一或多個同步點對積體電路110進行轉換。如關於圖5更詳細地討論，主要PMGR 120亦可管理及協調延遲容忍事件之處理。

在各種實施例中，次要PMGR 130係經組態以將對應晶粒110在電力狀態之間轉換的電路系統。被轉換成電力狀態（在本文中通常稱為「目標狀態」）可藉由PMGR 130以不同方式識別。在各種情況下，轉換請求125可指示目標狀態，或主要PMGR 120可設定與次要PMGR 130相關聯的一或多個暫存器以指示目標狀態。但在一些情況下，次要PMGR 130可基於電力狀態機來判定目標狀態，而不是由主要PMGR 120明確地指示目標狀態。例如，電力狀態機可使得在關斷狀態下，積體電路總成100僅可轉換成喚醒狀態。因此，若積體電路總成100處於關斷狀態下，且次要PMGR 130接收轉換請求125以轉換其積體電路晶粒110，則次要PMGR 130會根據電力狀態機將其積體電路晶粒110轉換至喚醒狀態，而非被告知喚醒狀態是目標狀態。相關電力狀態機更詳細的討論請參考圖3A。如以上所提及，一旦其晶粒110已達到目標電力狀態，次要PMGR 130可回傳轉換應答135至主要PMGR 120。

現在請參考圖2，其展示積體電路110的一實施例的概略方塊圖。在所繪示之實施例中，積體電路晶粒110各包含始終開啟（AON）區段210及SOC區段220。如圖所描繪，積體電路晶粒110a之AON區段210包括AON主要PMGR 230（其為主要PMGR 120之一部分），且AON次要PMGR 235（其為晶粒110A之次要PMGR 130之一部分）。積體電路晶粒110A之SOC區段220包括：CPU 222、GPU 224、周邊裝置226、SOC主要PMGR 240（其係主要PMGR 120之一部分）、及SOC次要PMGR 245（其係積體電路晶粒110A的次要PMGR 130之一部分）。亦如所描繪，積體電路晶粒100B的AON區段210包括AON次要PMGR 235（其係積體電路晶粒110B的次要PMGR 130的一部分）。積體電路晶粒110B的SOC區段220包括CPU 222、GPU 224、周邊裝置226及SOC次要PMGR 245（其係積體電路晶粒110B之次要PMGR 130的一部分）。在一些實施例中，積體電路晶粒110以不同方式實施。舉例來說，積體電路晶粒110可不包括GPU 224，且周邊裝置226可在晶粒110外部。

在各種實施例中，始終開啟(AON)區段210係在積體電路晶粒110中只要積體電路晶粒110繼續接收電力便維持通電的一區段。特定言之，具有積體電路總成100的運算裝置亦可包括一電力管理單元，該電力管理單元包含電路系統，該電路系統經組態以產生供應電壓並將供應電壓提供至運算裝置的組件，諸如積體電路晶粒110A至110B。因此，AON區段210係「始終開啟」的在意義上是指：若其積體電路晶粒110正在接收任何電力時（包括運算裝置處於待機模式或正在主動操作的時間），則其可以被供電，但當其積體電路晶粒110並未正在接收任何電力時（例如當運算裝置完全關斷時），則其可能不會被供電。相比之下，在各種實施例中，SOC區段220係即使在其積體電路晶粒110繼續接收電力時亦可被斷電以減少並節省電力的區段。舉例來說，當未使用時，CPU 222、GPU 224或周邊裝置226可被斷電。在各種實施例中，積體電路晶粒110的AON區段210及SOC區段220係分開之電力域的部分，該等電力域經組態以獨立於其他電力域而接收供應電壓（即被通電）或不接收供應電壓（即被斷電）。

在各種實施例中的中央處理單元（CPU）222包括經組態以擷取及執行程式指令以實施軟體常式（諸如作業系統）的電路系統。CPU 222可經由一互連件、程式指令來擷取與一電腦程序相關聯的一記憶體，並將該等程式指令儲存在一CPU 222的一指令快取的項目中。當CPU 222繼續進行電腦程序的執行路徑時，CPU 222的處理器核心可從指令快取擷取程式指令並在一執行集(execution complex)中執行該等程式指令。執行集可包括硬體組件，諸如控制單元、算術邏輯單元、暫存器等，其促進程式指令執行。CPU 222可包括任何合適數量的處理器核心（例如四核心、八核心等），且亦可經由內部互連來與其中其他組件（例如系統記憶體、GPU 224、周邊裝置226等）通信。在各種實施例中，圖形處理單元(GPU) 224包括經組態以促進圖形之演現的電路系統及涉及某些類型之數學操作（例如矩陣操作）之效能的電路系統。

在各種實施例中，周邊裝置226包括任何所欲電路系統，取決於包括積體電路總成100之系統的類型。舉例而言，在一實施例中，系統150可為一行動裝置（例如個人數位助理(PDA)、智慧型手機等），且周邊設備226可包括用於各種類型無線通信之裝置，諸如wifi、藍牙、蜂巢式、全球定位系統等。周邊設備226亦可包括額外記憶體，包括RAM記憶體、固態記憶體、或硬碟記憶體。周邊裝置226可包括使用者介面裝置，諸如顯示螢幕（包括觸控顯示螢幕或多點觸控顯示螢幕）、鍵盤或其他輸入裝置、麥克風、揚聲器等。在其他實施例中，系統150可為任何類型的運算系統（例如桌上型個人電腦、膝上型電腦、工作站、網上盒等）。

如所示，主要PMGR 120包含位於晶粒110A之AON區段210中的AON主要PMGR 230及位於晶粒110A之SOC區段220中的SOC主要PMGR 240。在各種實施例中，AON主要PMGR 230係經組態以協調晶粒110之協調電力狀態的電路系統。由於在SOC區段220被斷電而AOC區段210被通電的情況下存在一或多個狀態，故AON主要PMGR 230可駐留於AOC區段210內，使得其可在彼等狀態期間協調電力狀態轉換。在各種實施例中，SOC主要PMGR 240係經組態以協調晶粒110中之組件的效能相關調整的電路系統。考慮到要調整記憶體之頻率，而調整後使該記憶體變得不可用的情況。因此，SOC主要PMGR 240可確保晶粒110中之組件有被準備以應付記憶體不可用的情況。細節部份於圖5有更詳細的討論。

如進一步展示，AON區段210包括AON次要PMGR 235，且SOC區段220包括SOC次要PMGR 245。在AON主要PMGR 230可在各種實施例中協調積體電路總成100、AON次要PMGR 235的電力狀態轉換的同時，在各種實施例中會對其晶粒110實施彼等電力狀態轉換。舉例而言，該等AON次要PMGR 235中的一者可以基於接收喚醒指示（例如由AON區段210的一組件驅動的一信號、由一個程式設置的一個或多個喚醒暫存器等）來判定應該喚醒晶粒110。基於該判定，AON次要PMGR 235將喚醒請求237發出至AON主要PMGR 230以喚醒晶粒110。如此一來，AON主要PMGR 230可指示AON次要PMGR 235轉換其等晶粒110至目標狀態（例如喚醒狀態），且接著AON次要PMGR 235對各種組件供電/斷電以達到目標狀態（例如對SOC區段220供電）。同樣地，雖然SOC主要PMGR 240可協調各種組件的效能相關調整，SOC次要PMGR 245實際上準備以應付彼等調整，且有助於彼等調整的進行。因此，SOC主要PMGR 240可指示SOC次要PMGR 245準備一延遲事件，且SOC次要PMGR 245可與其等晶粒110（例如周邊裝置226）通信，以確保彼等組件可容忍延遲事件。

現參考圖3A，其繪示電力狀態機300之實例組件的方塊圖。在所繪示之實施例中，電力狀態機300包括喚醒狀態310、關斷狀態320、記憶體狀態330、及懸置狀態(suspend state) 340。在一些實施例中，電力狀態機300係以不同方式實施。例如，記憶體狀態330及懸置狀態340可被單一休眠狀態取代。

在各種實施例中，電力狀態機300促進經由不同電力狀態的晶粒110轉換。電力狀態機300可經由包括於次要PMGR 130（及PMGR 120，在一些情況下）中的硬編碼邏輯實施。電力狀態機300可替代地使用執行指令（例如韌體或軟體指令）的電路或該電路與硬編碼邏輯的組合來實現。如上所解釋，晶粒110在多個電力狀態之間的轉換是由AON主要PMGR 230協調並調配。因此，積體電路總成100的電力狀態可以在其整個積體電路晶粒110中保持一致，且電力狀態之間的轉換可與所有晶粒110同步調地(in lock-step)完成，從而使所有晶粒110均觀察到相同的電力狀態。在各種實施例中，電力狀態機300會致能AON次要PMGR 235以維持其局部晶粒110的電力狀態，使得在機體電路總成100上整體的電力狀態維持一致。

在各種實施例中，喚醒狀態310代表一對應晶粒110在正常操作模式中操作的狀態。在喚醒狀態310中，晶粒110之主要輸入時脈及電壓在晶粒110中為可運作且可得的記憶體（例如DRAM）。此外，晶粒至晶粒介面（更詳細的討論參見圖4）可為具備的功能且為可用的。如所繪示，可從關斷狀態320及記憶體狀態330進入喚醒狀態310。積體電路總成100可回應於發生電源開啟事件（例如使用者可能按下在裝置上的電源按鈕）而從關斷狀態320轉換至喚醒狀態310。AON主要PMGR 230可回應於事件發出轉換請求125至AON次要PMGR 235以將晶粒110轉換至喚醒狀態310。積體電路總成100可回應於一晶粒110中發生的喚醒條件，而從記憶體狀態330轉換至喚醒狀態310。例如，喚醒信號可藉由基於一中斷而由中斷處理器確立。觀測到喚醒信號之確立的AON次要PMGR 235可將喚醒請求237發送至AON主要PMGR 230，以協調至喚醒狀態310的轉換。

在各種實施例中，關斷狀態320係未向積體電路總成100或耦合至積體電路總成100的記憶體（例如DRAM）供電的狀態。積體電路總成100可回應於使用者觸發事件的發生而轉換成關斷狀態320。舉例而言，使用者可在其裝置上按下電源按鈕以將其電源關斷，或使用者可經由使用者介面發出命令以關斷其裝置的電源。作為回應，AON主要PMGR 230可發出轉換請求125至AON次要PMGR 235以轉換晶粒110至關斷狀態320。

在各種實施例中，記憶體狀態330（或「DRAM」狀態330）係晶粒110的I/O電壓及對應的記憶體（例如DRAM）被通電的狀態。雖然彼等I/O電壓被通電，但晶粒110的AON區段210可經由耦合至積體電路總成100及該記憶體的一互連件來存取該記憶體。如圖所示，可從喚醒狀態310及懸置狀態340進入記憶體狀態330。當一組休眠條件符合晶粒110之組件（例如CPU 222、GPU 224等）時，可將積體電路總成100從喚醒狀態310轉換至記憶體狀態330。當至少一個晶粒110中的AON區段210的組件需要進行記憶體存取時，或者當積體電路總成100被喚醒且記憶體狀態330作為進入喚醒狀態310之前的過度狀態時，積體電路總成100可以從懸置狀態340轉換至記憶體狀態330。

在各種實施例中，懸置狀態340係與晶粒110相關聯之記憶體（例如DRAM）處於記憶體自我刷新模式且晶粒110之AON區段210被通電但SOC區段220被斷電的狀態。當處於懸置狀態340時，隨著記憶體被刷新，記憶體可能不可用於讀取作及寫入操作。因此，當AON區段210沒有請求/要求記憶體存取時，可以發生從記憶體狀態330到懸置狀態340的轉換。然而，在各種實施例中，AON區段210仍然可執行各種功能，諸如請求電力軌以獲得對記憶體的存取。

現在參考圖3B，其為電力狀態機300之兩個狀態之間的同步點350的方塊圖。在所繪示之實施例中，共有三個同步點350。在一些實施例中，在電力狀態機300之任何兩個給定電力狀態之間可存在更多或更少的同步點350。

在各種實施例中，同步點350對從一個電力狀態到另一個電力狀態的轉換提供更細粒度的控制。亦即，同步點350可允許主要PMGR 120更能同步調地(in lockstep)保持積體電路晶粒110的狀態。在各種實施例中，當電力狀態中轉換時，次要PMGR 130遵循包括事件序列的交易腳本，其可包括硬體及軟體事件。舉例而言，事件可包括對暫存器進行組態以恢復執行、調整供應至各種組件之電壓位準、組態晶粒至晶粒介面等的電壓位準等等。在一些情況下，可改變交易腳本中之硬體及軟體事件的順序而不改變硬體。在各種實施例中，同步點350可以被映射到事務腳本中的事件，使得當事件到達或完成時，次要PMGR 130可以被停止進一步轉換其晶粒110，直到其他次要PMGR 130趕上。

在各種實施例中，當協調積體電路總成100轉換至另一電力狀態時，主要PMGR 120將目標的同步點350（例如，點350A）寫入包括在次要PMGR 130中的暫存器。接著，主要PMGR 120可發佈一請求（例如藉由確立一信號）至次要PMGR 130以開始轉換其對應晶粒110。在偵測請求之後，次要PMGR 130可運行交易腳本，直至到達同步點350（例如點350A）為止。次要PMGR 130可在到達同步點350時，各自發送應答（例如藉由確立信號）至主要PMGR 120。該應答可以指示次要PMGR 130已經停止執行，並且正在等待來自主要PMGR 120的繼續執行命令。一旦接收來自所有次要PMGR 130的應答，主要PMGR 120將下一個同步點350（例如，點350B）寫入暫存器，並向次要PMGR 130發出另一個同步請求，以轉換至該下一個同步點。在一些情況下，一旦次要PMGR 130處於相同狀態，主要PMGR 120可執行一個或多個命令，這些命令用途在於一旦所有次要PMGR 130處於相同狀態時運行。在偵測到請求時，次要PMGR 130可以繼續將它們的晶粒轉移到下一個同步點（例如，點350B）。

現參考圖4，其繪示了有助於積體電路晶粒110之間通信之介面的實例組件的方塊圖。在所繪示之實施例中，存在通用輸入/輸出(GPIO)介面410及晶粒至晶粒介面420。在一些實施例中，積體電路晶粒110可具有不同的介面。舉例來說，僅可實施GPIO介面410。

在各種實施例中，GPIO介面410係為介於積體電路晶粒110之間的介面，並包括在晶粒110上連接至另一晶粒110上的對應組信號引腳的一組信號引腳。彼等信號接腳可設定為接受或取得不同邏輯電壓，且因此可用以執行數位輸入及輸出功能。例如，晶粒110B的次要PMGR 130可使用GPIO介面410的信號接腳，以確立可由主要PMGR 120偵測的信號，其中該信號可用以指示一請求或一應答。如圖所示，GPIO介面410可用以發送記憶體喚醒請求412及GPIO同步應答416至主要PMGR 120，且在次要PMGR 130處接收來自主要PMGR 120的GPIO同步請求414。

在各種實施例中，晶粒至晶粒(die-to-die, D2D)介面420在晶粒110之間擴展晶粒110的網路及匯流排，使得這些網路及匯流排可以用作將晶粒110連接在一起的單個統一結構拓撲(topology)。D2D介面420包括由傳送器區塊在一個晶粒110上確立/驅動的各種信號，且由對應的接收器區塊於另一晶粒110上接收。如圖所示，D2D介面420可用以將處理器喚醒請求422及D2D同步應答426發送至主要PMGR 120，且在次要PMGR 130處接收來自主要PMGR 120的D2D同步請求424。

在一些實施例中，當晶粒110處於懸置狀態340時，D2D介面420為斷電並且不可用。如此一來，GPIO介面410可用於在該狀態期間在晶粒110之間傳遞電力狀態轉換資訊（例如，請求及應答）。但GPIO介面410可視為不安全的通信形式，且因此更易受惡意攻擊。在各種實施例中，GPIO介面410用於傳送轉換資訊（例如，為了進行脫離懸置狀態340的轉換），直到D2D介面420變得可於PMGR 120與130之間切換。具體而言，在懸置狀態340期間，晶粒110之一內的AON次要PMGR 235可以判定（例如，基於中斷）其AON區段210的組件請求/需要進行記憶體存取（或者積體電路總成100應該被喚醒）。作為回應，AON次要PMGR 235可經由GPIO介面410發出記憶體喚醒請求412至AON主要PMGR 230（例如，經由在GPIO介面410的接腳上確立信號）。在接收該記憶體喚醒請求412之後，AON主要PMGR 230可以經由GPIO介面410向該AON次要PMGR 235發出GPIO同步請求414。AON主要PMGR 230還可以向其自己的晶粒110內的AON次要PMGR 235發出同步請求。AON次要PMGR 235可接著轉換其等的晶粒110至特定同步點350（例如，到記憶體狀態330的路徑上的第一同步點350）。在到達同步點350時，晶粒110B的AON次要PMGR 235可以經由GPIO介面410向AON主要PMGR 230發出GPIO同步應答416。

在各種實施例中，特定同步點350係用於在GPIO介面410與D2D介面420之間切換，且D2D介面420係由該同步點350供電。在接收GPIO同步應答416之後，AON主要PMGR 230解除確立其GPIO同步請求414信號，且AON次要PMGR 235解除確立其信號。接著，在各種實施例中，AON主要PMGR 230及AON次要PMGR 235切換為使用D2D介面420，使得後續的通信經由D2D介面420進行。這樣的切換可使用局部組態位元來執行。一旦切換為使用D2D介面420已經發生，晶粒110可以被允許進入到記憶體狀態330。

AON主要PMGR 230及AON次要PMGR 235可使用D2D同步請求424及應答426以在涉及記憶體狀態330、喚醒狀態310、及關斷狀態320的同步點350之間移動。AON次级PMGR 235還可以使用D2D介面420發出處理器喚醒請求422（一種喚醒請求237，其也包括記憶體喚醒請求412）。

當從記憶體狀態330轉換至懸置狀態340時，執行類似程序。當轉換至懸置狀態時，AON主要PMGR 230及AON次要PMGR 235可以經由D2D介面420進行通信，直到到達特定的同步點350。一旦到達同步點350，AON主要PMGR 230及AON次要PMGR 235可以切換為在GPIO介面410上通信，而非在D2D介面420上通信。一旦切換發生，晶粒110可以被允許進入懸置狀態340。

現參考圖5，其繪示了與延遲事件525相關的實例組件的方塊圖。在所繪示之實施例中，積體電路晶粒110A至110B各自包括CPU 222、GPU 224、一或多個周邊裝置226、及SOC次要PMGR 245。亦如所示，積體電路晶粒110A包括SOC主要PMGR 240。雖然未顯示，但AON主要PMGR 230及AON次要PMGR 235可包括於晶粒110A至110B。所繪示之實施例可以不同的方式實施。例如，CPU 222及GPU 224可不接收或提供讀取容忍值及寫入容忍值。亦即，在一些情況下，延遲事件525可不涉及CPU 222及GPU 224。

如先前所陳述，積體電路總成100支持代理器（例如CPU 222、GPU 224、及周邊裝置226，諸如音訊裝置、顯示器等）自耦合至積體電路總成100的記憶體讀取資料及對其寫入資料。這些代理器可以包括用於臨時儲存本地資料的緩衝器，以避免由於記憶體頻寬及延遲變化而造成的欠載運行或溢出。此外，實現代理器與記憶體之間的通信的結構可以支持各種QOS級別，以確保代理器接收它們需要的記憶體存取頻寬及延遲。然而，可能發生一些延遲事件525，導致記憶體或結構在一段時間內變得不可用。舉例而言，記憶體之頻率變化可導致記憶體暫時不可用。如此一來，可所欲的是確保代理器在其緩衝器中有足夠的空間/資料，以在沒有溢出/欠載運行的情況下於不可用的時段中存活。

在操作期間，在各種實施例中，晶粒110A至110B之代理器播送有多少可用度/延遲，其可容忍讀取及寫入。該資訊由代理器以讀取容忍值及寫入容忍值510的形式提供給其本地SOC次要PMGR 245。讀取容忍值510可以指示在沒有資料從例如記憶體流入緩衝器的情況下，相應代理器清空其緩衝器的資料所花費的估計時間量，即欠載運行之前的估計時間量。寫入容忍值510可指示該代理器在沒有資料從緩衝器流出的情況下用資料填充其緩衝器所花費的估計時間量，即溢出之前的估計時間量。在各種實施例中，SOC次要PMGR 245基於其接收的讀取容忍值及寫入容忍值510來計算其代理器的最小讀取及寫入不可用性容忍度。接著，該資訊係由SOC次要PMGR 245以最小讀取及寫入容忍值520的形式提供給SOC主要PMGR 240。在各種實施例中，SOC主要PMGR 240基於其接收的最小讀取容忍值及寫入容忍值520來計算所有晶粒110之間的最小讀取及寫入不可用性容忍度。在一些情況下，SOC主要PMGR 240可將所計算的資訊提供至SOC次要PMGR 245。

在一些實施例中，當延遲事件525將要發生時，SOC主要PMGR 240從主全域定時器（未繪示）接收一指示（例如，偵測到一信號）。SOC主要PMGR 240可計算延遲事件最小讀取容忍值及寫入容忍值530，該等值足以在沒有溢出/欠載運行的情況下經受延遲事件525。SOC主要PMGR 240可鑒於所計算的延遲事件最小讀取容忍值及寫入容忍值530來判定所有晶粒110之所計算的最小讀取容忍值及寫入容忍值對於延遲事件525是否足夠。若該等值不夠，則SOC主要PMGR 240可向SOC次要PMGR 245播送所判定的延遲事件最小讀取容忍值及寫入容忍值530。在一些實施例中，SOC主要PMGR 240播送那些數值530而不執行比較，也就是說，在計算那些數值530之後，它們可以獨立於晶粒110的代理器的當前容忍值而被發送。這些值可以作為請求的一部分發送到SOC次要PMGR 245，以將晶粒110的組件從第一性能狀態轉換至第二性能狀態。在各種實施例中，SOC主要PMGR 240對延遲事件525進行延遲，直到所有晶粒110中的大多數或所有代理器能夠容忍目標延遲為止。

當延遲事件525被延遲時，晶粒110中的代理器被提供有延遲事件最小讀取及寫入容忍值530，使得該等代理器可增加其延遲容忍度（例如，經由在其緩衝器中儲存更多資料，或者經由清除資料）。之後，代理器可將其新讀取及寫入容忍值510播送至其SOC次要PMGR 245。在SOC次要PMGR 245已經基於新的讀取及寫入容許值510判定其代理器可承受延遲事件525之後，SOC次要PMGR 245可通知SOC主要PMGR 240該事件係可容忍的。在各種實施例中，一旦延遲事件525可以存活，SOC主要PMGR 240停止對延遲事件525進行延遲，並允許它發生。

現參考圖6，其為方法600的流程圖。方法600是由主要電力管理器電路（例如，主要PMGR 120）執行的將積體電路總成（例如，積體電路總成100）從第一狀態（例如，懸置狀態340）轉換至第二狀態（例如，記憶體狀態330）的方法的一個實施例。方法600可回應於主要電力管理器電路接收喚醒請求（例如記憶體喚醒請求412而執行。在其他實施例中，方法600包括比所示更多或更少的步驟。例如，方法600可以包括主要電力管理器電路接收喚醒請求的步驟。

方法600開始於步驟610，其中主要電力管理器電路判定將積體電路總成從第一電力狀態轉換至不同的第二電力狀態。第一電力狀態可對應於耦合至第一積體電路晶粒（例如，積體電路晶粒110A）的記憶體不可由積體電路的其他積體電路晶粒（例如，積體電路晶粒110B）的組件（例如，周邊裝置226）存取的狀態。第二電力狀態可係記憶體可由組件存取的狀態。

在步驟620中，主要電力管理器電路向分別位於（即，次要電力管理器電路與晶粒之間的一對一映射）積體電路總成的其餘的一個或多個積體電路晶粒上的次要電力管理器電路發出轉換請求（例如，轉換請求125），以將該其餘的一個或多個積體電路晶粒從第一電力狀態轉換至第二電力狀態。將積體電路晶粒從第一電力狀態轉換至第二電力狀態可包括經由第一電力狀態與第二電力狀態之間的一組同步點（例如，同步點350）進行轉換。主要電力管理器電路可以接收該組同步點中的第一同步點已經到達的同步應答（例如，D2D同步應答426）。如此一來，主要電力管理器電路可基於所接收的同步應答來判定在積體電路總成中一臨限數目個（例如，所有）積體電路晶粒已經到達第一同步點。主要電力管理器電路可向次要電力管理器電路發出請求，以繼續將其餘的一個或多個積體電路晶粒轉換至該組同步點中的後續第二同步點。

在步驟630中，主要電力管理器電路從次要電力管理器電路接收其餘的一個或多個積體電路晶粒已經轉換至第二電力狀態的應答（例如，轉換應答135）。在各種實施例中，主要電力管理器電路可偵測相關於與積體電路相關聯的記憶體的一待執行事件。主要電力管理器電路可針對事件判定讀取容忍值（例如延遲事件最小讀取及寫入容忍值530）。該主要電力管理器電路可發送該讀取及寫入容忍值至該次要電力管理器電路。主要電力管理器電路可阻斷該事件，直到從次要電力管理器電路接收一組相關聯的周邊裝置電路可容忍對應於該讀取容忍值及該寫入容忍值的延遲的應答為止。

現參考圖7，其繪示製造積體電路總成100的實例程序的方塊圖。所繪示之實施例包括非暫時性電腦可讀媒體710（其包括設計資訊715）、半導體製造系統720及最終製造出的積體電路總成100。在一些實施例中，積體電路總成100包括耦合在一起的至少兩個積體電路晶粒110。積體電路總成100可額外地或替代地包括其他電路，諸如無線網路電路。在所繪示之實施例中，半導體製造系統720經組態以處理設計資訊715，以製造積體電路總成100。

非暫時性電腦可讀的媒體710可包含各種適當類型的記憶體裝置或儲存裝置之任何者。例如，非暫時性電腦可讀媒體710可包括安裝媒體中之至少一者（例如CD-ROM、軟碟、或膠帶裝置）、電腦系統記憶體或隨機存取記憶體（例如DRAM、DDR RAM、SRAM、EDO RAM、RAM匯流排等）、非揮發性記憶體（諸如快閃記憶體、磁性媒體（例如硬碟或光學儲存）、暫存器或其他類型之非暫時性記憶體）。非暫時性電腦可讀儲存媒體710可包括可駐留在不同位置（例如在經由網路連接的不同電腦系統中）之二或更多個記憶體媒體。

設計資訊715可使用各種適當的電腦語言（包括硬體描述語言）之任何者來指定，諸如但不限於：VHDL、Verilog、SystemC、SystemVerilog、RHDL、M、MyHDL等。設計資訊715可由半導體製造系統720使用以製造積體電路100的至少一部分。設計資訊715的格式可由至少一個半導體製造系統720來辨識。在一些實施例中，設計資訊715亦可包括指定積體電路總成100之合成及/或佈局的一或多個組件庫。在一些實施例中，設計資訊係全部或部分地以一接線對照表的形式指定，該接線對照表指定元件庫元件及其連接。單獨來看，設計資訊715可以包括或不包括用於製造對應的積體電路總成（例如，積體電路總成100）的足夠資訊。例如，設計資訊715可指定待製造的電路元件但無法指定其等的實體佈局。在此情形中，設計資訊715可能需要與佈局資訊組合以實際製造所指定的電路系統。

半導體製造系統720可包括經組態以製造積體電路的各種適當組件的任何者。例如，此可包括用於沉積半導體材料（例如在可包括遮罩之一晶圓上）、移除材料、變更所沉積之材料的形狀、調整材料（例如藉由摻雜材料或使用紫外線處理修改介電常數）等的組件。半導體製造系統720亦可經組態以執行所製造之電路的各種測試以供正確操作。

在各種實施例中，積體電路100經組態以根據由設計資訊715指定的電路設計操作，其可包括執行如本文描述之功能性的任何者。例如，積體電路100可包括圖1至圖6所示的各種組件之任何者。進一步地，積體電路100可經組態以結合其他組件執行本文所述的各種功能。進一步地，本文所述的功能可由多個經連接的積體電路執行。

如本文中所使用，具有「指定一電路經組態以…之一設計的設計資訊」之形式的詞組並非意味所涉電路必須為了滿足該要素而製造。相反，此詞組指示設計資訊所描述之一電路一經製成將經組態以執行所指示的動作或將包括指定組件。

在一些實施例中，可執行起始製造積體電路總成100的方法。設計資訊715可以使用一個或多個電腦系統來生成，並儲存在非暫時性電腦可讀媒體710中。當設計資訊715被發送到半導體製造系統720時，或者在設計資訊715被發送到半導體製造系統720之前，該方法可以結束。因此，在一些實施例中，該方法可以不包括由半導體製造系統720執行的動作。設計資訊715可以以各種方式發送到半導體製造系統720。例如，設計資訊715可以從非暫時性電腦可讀媒體710傳輸（例如，經由諸如互聯網的傳輸媒體）到半導體製造系統720（例如，以直接或間接的方式）。在另一個例子中，非暫時性電腦可讀媒體710可以被發送到半導體製造系統720。回應於起始製造的方法，半導體製造系統720可製造如上文所論述之積體電路總成100。

參考圖8，其顯示了一實施例的系統800之方塊圖，其可併入及/或以其他方式利用本文所述之方法及機制。在所繪示的實施例中，系統800包括耦合至外部記憶體806、周邊裝置226、及電力供應器804的積體電路總成100的至少一例項。亦提供電力供應器804，其將供應電壓供應至積體電路總成100，且連同將一或多個供應電壓供應至記憶體806及/或周邊裝置226。在各種實施例中，電力供應器804代表電池（例如智慧型手機、膝上型電腦或平板電腦、或其他裝置中的可再充電電池）。在一些實施例中，包括積體電路總成100的一個以上的例項（並且也包括一個以上的外部記憶體806）。

如所繪示，系統800可被應用於廣泛的領域。例如，系統800可使用為桌上型電腦810、膝上型電腦820、平板電腦830、行動電話840、或電視機850（或耦合至電視機的機上盒）之晶片、電路系統、組件等的部分。此外，智慧型手錶及健康監測裝置860也包括在內。在一些實施例中，智慧型手錶可包括多種通用運算相關功能。例如，智慧型手錶可提供電子郵件、手機服務、使用者日曆等等。在各種實施例中，健康監測裝置可係專用醫學裝置或否則包括專用健康相關功能性。例如，健康監測裝置可監測使用者之生命徵象，追蹤使用者對其他使用者的接近性以用於流行病皮社交距離之目的，接觸追跡、在健康危機之情況下向緊急服務提供通訊。流行病學功能（諸如接觸者追蹤(contact tracing)）、提供對急診醫療服務之通訊等。在各種實施例中，上文所提及之智慧手錶可或可不包括一些或任何健康監測相關功能。其他穿戴裝置也包含在內，諸如圍繞頸部穿戴之裝置、附接至帽子或其他頭飾之裝置、可植入人體中之裝置、經設計以提供擴增及/或虛擬實境體驗的眼鏡等等。

系統800可進一步用作為基於雲端之服務870之部分。例如，先前所提及之裝置及/或其他裝置可存取雲端中的運算資源（亦即遠端地定位硬體及/或軟體資源）。再進一步，系統800可用於先前所提及之外的居家880之一或多個裝置中。例如，居家880內之器具可監控及偵測值得關注之狀況。例如，在居家880內之各種裝置（例如冰箱、冷氣系統等）可監測裝置之狀態，且提供應偵測到特定事件的警示給屋主（或例如修復設施）。可選地，恒溫器可以監控家庭880中的溫度，並且可以基於房主對各種條件的回應歷史來自動調節加熱/冷卻系統。圖8中亦說明了系統800對各種運輸模式890的應用。例如，系統800可用於航空器、火車、公共汽車、汽車租賃、自用汽車、從私人包船遊至遊輪的水面船隻、機車（用於租賃或自用）等等之控制及/或娛樂系統中。在各種情況下，系統800可用以提供自動化導引（例如自動駕駛車輛）、一般系統控制等。此等及許多其他實施例皆可行及設想。應注意，圖8中所繪示之裝置及應用僅為說明性且不意欲為限制性。其他裝置係可行且經設想的。 ***

本揭露包括「實施例(embodiment)」之提及，其係所揭示之概念之非限制性實施方案。提及「一實施例(an embodiment)」、「一個實施例(one embodiment)」、「一特定實施例(a particular embodiment)」、「一些實施例(some embodiments)」、「各種實施例(various embodiments)」、及類似者不必然指稱相同實施例。設想大量可行的實施例，包括詳細描述之具體實施例，以及落在本揭露之精神或範圍內的修改或替代例。並非所有實施方案將必須表現本文中所描述之潛在優點之任何者或全部。

本揭露包括對「一實施例(an embodiment)」或「實施例」群組(groups of「embodiments」)（例如，「一些實施例(some embodiment)」或「各種實施例(various embodiments)」）的引用。實施例係所揭露之概念的不同實施方案或例項。提及「一實施例（an embodiment）」、「一個實施例（one embodiment）」、「一特定實施例（a particular embodiment）」、及類似者不必然指稱相同實施例。設想大量可行的實施例，包括該些具體揭示者，以及落在本揭露之精神或範圍內的修改或替代例。

本揭露可討論可由所揭露之實施例產生的潛在優點。並非這些實施例之所有實施方案將必須表現潛在優點之任何者或全部。無論是針對特定實施方案所實現的優點是否取決於許多因素，其中一些者係在本揭露範圍外。事實上，落在申請專利範圍之範圍內的實施方案可能不會展現一些或所有任何所揭露之優點有許多原因。例如，一特定實施方案可包括本揭露範圍外的其他電路系統（結合所揭露實施例之一者）而使一或多個所揭露優點無效或減弱。此外，特定實施方案（例如，實施方案技術或工具）之次佳設計執行亦可使所揭露優點無效或減弱。即使假定經熟練的實施方案，優點的實現仍可取決於其他因素，諸如於其中部署該實施方案之環境情況。例如，施加至一特定實施方案的輸入可防止在此揭露中解決的一或多個問題免於出現在特定場合，結果係可能無法實現其解決方案的效益。考慮到本揭露外部的可能因素的存在，明確地意欲將本文所述的任何潛在優點並非解讀為必須符合請求項限制以證明侵權。而是，此類潛在優點之識別意欲說明具有本揭露之利益的設計者可用的（多種）改善類型。許可地描述的此類優點（例如，陳述特定優點「可引起」）並非意欲傳達實際上此類優點是否可實現的疑慮，而是認知到實現此類優點的技術現實常取決於額外因素。

除非另外陳述，否則實施例係非限制性的。即，所揭露之實施例並非意欲限制基於本揭露之草擬的申請專利範圍之範圍，即使僅描述關於一特定特徵的一單一實例。所揭露之實施例意欲係說明性而非限制，而在本揭露中沒有與此相反的任何陳述。因此，本申請案意欲允許申請專利範圍涵蓋所揭露之實施例以及此類替代例、修改例、與均等物，此等對於受益於本揭露之所屬技術領域中具有通常知識者來說將是顯而易見的。

例如，此申請案中的特徵可以任何合適的方式組合。據此，在此申請案之審查期間（或主張其優先權之申請案）可對特徵之任何此類組合制定新請求項。具體而言，參考隨附申請專利範圍，可組合來自獨立請求項之特徵與其他獨立請求項之特徵，若適當，包括依附於其他附屬請求項的請求項。類似地，若適當，可組合來自各別附屬請求項之特徵。

據此，雖然隨附的附屬請求項可經草擬，使得各依附於一單一其他請求項，但是亦設想額外相依性。與本揭露一致的附屬項之特徵的任何組合經設想且可在此申請案或另一申請案中主張。簡言之，組合不限於在隨附申請專利範圍中具體列舉者。

若適當，亦設想以一種格式或法定類型（例如，設備）草擬之請求項意欲支持另一種格式或法定類型（例如，方法）之對應請求項。

因為本揭露係一法律文件，所以各種用語及詞組可受到行政與司法解釋的規約。公告特此以下段落以及在整份揭露內容提供的定義將用於判定如何解釋基於本揭露所草擬的申請專利範圍。

除非上下文另有明確指定，否則提及項目的單數形式（即，名詞或名詞詞組之前有「一(a/an)」、或「該(the)」）意欲意指「一或多個(one or more)」）。因此，在一請求項提及「一項目(an item)」在沒有隨附上下文情況中不排除該項目的額外例項。「複數個(plurality)」項目係指二或更多個項目之一集合。

在本文中，字語「可(may)」在本文中以許可意涵使用（即，具有可能以、能夠），且非以強制意涵使用（即，必須）。

用語「包含(comprising)」及「包括(including)」及其形式係開放式，意指「包括但不限於(including, but not limited to)」。

當本揭露中關於一選項清單使用用語「或(or)」時，其通常將被理解為以包含性意涵使用，除非上下文另有提供。因此，陳述「x或y (x or y)」相當於「x或y、或兩者(x or y, or both)」，因此：1)涵蓋x，但不涵蓋y；2)涵蓋y，但不涵蓋x；及3)涵蓋x與y兩者。另一方面，諸如「x或y任何者但非兩者(either x or y, but not both)」的詞組清楚表明「或(or)」係以排他性含意意義使用。

陳述「w、x、y、或z、或其任何組合(w, x, y, or z, or any combination thereof)」或「…w、x、y、及z之至少一者(at least one of … w, x, y, and z)」意欲涵蓋涉及在該集合中的單一元件至多總數目個元件的所有可能性。例如，給定集合[w, x, y, z]，這些詞組涵蓋該集合之任何單一元件（例如，w，但沒有x、y、或z (w but not x, y, or z)）、任何二個元件（例如，w與x，但沒有y或z (w and x, but not y or z)）、任何三個元件（例如，w、x與y，但沒有z (w, x, and y, but not z)）、及所有四個元件。因此，詞組「…w、x、y、及z之至少一者(at least one of … w, x, y, and z)」係指該集合[w, x, y, z]之至少一個元件，藉此涵蓋此元件清單中的所有可行組合。此詞組並不解讀為需要w之至少一個例項、x之至少一個例項、y之至少一個例項、及z之至少一個例項。

在本揭露中，各種「標示」可置於名詞或名詞詞組之前。除非上下文另有提供，否則用於一特徵的不同標示（例如，「第一電路(first circuit)」、「第二電路(second circuit)」、「特定電路(specific circuit)」、「給定電路(given circuit)」等）係指該特徵的不同例項。額外地，除非另有說明，否則標示「第一(first)」、「第二(second)」、及「第三(third)」當施加至一特徵時並非意味任何類型的順序（例如，空間、時間、邏輯等）。

詞組「基於(based on)」或係用以敘述影響一判定的一或多個因素。此用語不排除可能有額外因素可影響判定。意即，一判定可單獨基於特定因素，或基於該等特定因素以及其他未指出因素。考慮用語「基於B判定A(determine A based on B)」。此用語指出，B係一用以判定A之因素，或B影響A之判定。此用語不排除亦可基於一些其他因素例如C來判定A。此用語亦意欲涵括其中A係單獨基於B而判定的一實施例。如本文所用，用語「基於(based on)」與用語「至少部分地基於(based at least in part on)」同義。

詞組「回應於(in response to/response to)」描述觸發效應之一或多個因素。此詞組不排除額外因素可影響或以其他方式觸發效應的可能性，聯合特定因素或獨立於特定因素任一者。意即，一效應可係單獨回應於該等因素，或可回應於該等被指出因素以及其他未指出因素。考慮詞組「回應於B而執行A (perform A in response to B)」。此詞組指定B係觸發A的執行或觸發A的特定結果的因素。此詞組並不排除亦可回應於某個其他因素（諸如C）而執行A。此詞組亦不排除可聯合回應於B及C而執行A。此詞組亦意圖涵蓋僅回應於B而執行A的實施例。如本文中所使用的，詞組「回應於(responsive to)」與詞組「至少部分回應於(responsive at least in part to)」同義。類似地，詞組「回應於(in response to)」與詞組「至少部分回應於at least in part in response to)」同義。

在本揭露中，不同的實體（其等可能被不同地稱為「單元(unit)」、「電路(circuit)」、其他組件等）可被描述或主張為「經組態(configured)」以執行一或多個任務或操作。此表示法（『實體』經組態以『執行一或多個任務』）在本文中係用以指稱結構（即，實體之物）。具體而言，此表示法係用以指示此結構係經配置以在操作期間執行該一或多個任務。即使一結構目前並未被操作，仍可稱該結構「經組態以(configured to)」執行某任務。因此，經說明或敘述為「經組態以(configured to)」執行某任務的一實體，係指實體之物，諸如裝置、電路、具有處理單元的系統、儲存有可執行用以實施該任務之程式指令的記憶體等。此詞組在本文中並非用以指稱無形之物。

在一些情況中，各種單元/電路/組件可在本文中描述為執行一組任務或操作。應理解，這些實體「經組態以(configured to)」執行該等任務/操作，即使未具體提及。

用語「經組態以(configured to)」並非意欲意指「可組態以(configurable to)」。例如，未經程式化的FPGA將不被視為「經組態以(configured to)」執行一特定功能。然而，此未經程式化的FPGA可係「可組態以(configurable to)」執行該功能。在適當程式化之後，接著，該FPGA可聲稱「經組態以(configured to)」執行特定功能。

為基於本揭露之美國專利申請案的目的，在一請求項中描述一結構「經組態以」執行一或多個任務係明確地意欲不援引35 U.S.C. § 112（f）對該請求項組件進行解讀。如果申請人意欲在基於本揭露的美國專利申請案的審查期間援引章節112(f)，將使用「用以『執行一功能』之構件」這樣的句構來陳述請求項元件。

在本揭露中可描述不同的「電路(circuit)」。這些電路或「電路系統(circuitry)」構成包括各種類型電路元件的硬體，諸如組合式邏輯、時控儲存裝置（例如，正反器、暫存器、鎖存器等）、有限狀態機、記憶體（例如，隨機存取記憶體、嵌入式動態隨機存取記憶體）、可程式化邏輯陣列等。電路系統可經客製化設計或自標準程式庫取用。在各種實施方案中，電路系統可依需要包括數位組件、類比組件、或兩者之組合。某些類型的電路通常可稱為「單元(unit)」（例如，解碼單元、算術邏輯單元(ALU)、功能單元、記憶體管理單元(memory management unit, MMU)等）。此類單元亦指電路或電路系統。

因此，所揭露之電路/單元/組件及圖式中所繪示與本文所揭露的其他元件包括硬體元件，諸如前述段落中所述者。在許多例項中，可藉由描述一特定電路之功能來指定在該電路內之硬體元件的內部配置。例如，一特定「解碼單元(decode unit)」可描述為執行「處理指令的作業碼，並將該指令路由到複數個功能單元中之一或多者(processing an opcode of an instruction and routing that instruction to one or more of a plurality of functional units)」的功能，其意指該解碼單元「經組態以(configured to)」執行此功能。本功能之說明書對電腦技術領域中具有通常知識者足以意味著用於該電路之一組可行結構。

在各種實施例中，如前述段落中所討論者，電路、單元、及由其等經組態以實施之功能或操作所定義的其他元件，該配置及此類電路/單元/組件相對於彼此及以其等互動的方式來形成硬體之微階層性定義，該硬體最終製造於積體電路中或經程式化至FPGA中，以形成微階層性定義之實體實施方案。因此，該微階層性定義係由所屬技術領域中具有通常知識者所認知為許多實體實施方案可自其衍生的結構，其等所有皆落入該微階層性定義係所描述之廣泛結構內。即，提出根據本揭露所提供之微階層性定義的具有通常知識的技術人員可在無需過度實驗且在應用通常知識之情況中，藉由以硬體描述語言(hardware description language, HDL)（諸如Verilog或VHDL）編碼電路/單元/組件的描述來實施該結構。HDL描述常以可呈功能性之方式表達。但是對於所屬技術領域中具有通常知識者，此HDL描述係用於將電路、單元、或組件的結構變換成下一層級之實施方案細節的方式。此一HDL描述可採取行為程式碼（其一般並非可合成的）、暫存器傳送語言(register transfer language, RTL)程式碼（其一般係可合成，對比於行為程式碼）、或結構性程式碼（例如，指定邏輯閘及其等連接性的接線對照表）之形式。隨後，HDL描述可依據針對一給定積體電路製造技術所設計的元件庫而合成，且可針對時序、功率及其他原因進行修改以產生一最終設計資料庫，該最終設計資料庫傳送至製造廠以製造遮罩，最後生產出積體電路。一些硬體電路或其部分亦可在一簡圖編輯器(schematic editor)中經客製化設計，並隨合成電路系統被轉移至積體電路設計中。積體電路可包括電晶體及其他電路元件（例如，被動元件諸如電容器、電阻器、電感器等）及電晶體與電路元件間之互連件。一些實施例可實施多個積體電路，該多個積體電路經耦合在一起以實施硬體電路，且/或在一些實施例中可使用離散元件。替代地，HDL設計可經合成至一可程式化邏輯陣列，諸如現場可程式化閘陣列(FPGA)，且可於FPGA中實施。此電路群組之設計與這些電路的後續下層實施方案之間的解耦通常導致以下情境，其中當此程序係在電路實施程序的一不同階段執行時，電路或邏輯設計者從不針對下層實施方案指定超出電路經組態以執行動作之描述的特定一組結構。

事實上，電路元件之許多不同的下層組合可用以實施相同規格電路，導致該電路的大量等效結構。如所提及，這些下層電路實施方案可根據製造技術的變化、經選擇以製造積體電路的製造廠、針對一特定專案所提供之元件庫等而變化。在許多情況中，由不同設計工具或方法論進行選擇，以產生此等不同實施方案可係任意的。

此外，對於電路之特定功能規格的單一實施方案常見的是，針對給定實施例，包括大量裝置（例如，數百萬的電晶體）。據此，數量龐大的此資訊使得提供完整陳述用以實施單一實施例之下層結構係不切實際的，更別說是龐大陣列的等效可行實施方案。出於此原因，本揭露描述使用產業中通常採用的功能速記的電路結構。

100:積體電路總成 110A:積體電路晶粒 110B:積體電路晶粒 120:主要電力管理器 125:轉換請求 130A:次要PMGR 130B:次要PMGR 135:轉換應答/應答 210:AON區段 220:SOC區段 222:CPU 224:GPU 245:SOC次要PMGR 226:周邊裝置 230:AON主要電力管理器 235:AON次要電力管理器 237:喚醒請求 240:SOC主要PMGR 245:SOC次要PMGR 300:電力狀態機 310:喚醒狀態 320:關斷狀態 330:記憶體狀態 340:懸置狀態 350:同步點 350A,350B,350C:點 410:GPIO介面 412:記憶體喚醒請求 414:GPIO同步請求 416:GPIO同步應答 420:D2D介面 422:處理器喚醒請求 424:D2D同步請求 426:D2D同步應答 510:讀取容忍值及寫入容忍值 520:最小讀取容忍值及寫入容忍值 530:延遲事件最小讀取容忍值及寫入容忍值/數值 525:延遲事件 600:方法 610,620,630:步驟 630:應答 710:非暫時性電腦可讀媒體 715:設計資訊 720:半導體製造系統 800:系統 804:電力供應器 806:記憶體 810:電腦 820:膝上型電腦 830:平板電腦 840:行動電話 850:電視機 860:健康監測裝置 870:基於雲端之服務 880:居家 890:運輸模式

〔圖1〕係繪示根據一些實施例之具有多個積體電路晶粒之積體電路總成的實例組件的方塊圖。〔圖2〕係繪示根據一些實施例之具有一SOC區段及一始終開啟(always-on, AON)區段之積體電路晶粒的實例組件的方塊圖。〔圖3A〕係繪示根據一些實施例之用於積體電路晶粒之電力狀態機的實例組件的方塊圖。〔圖3B〕係繪示根據一些實施例之在兩個不同電力狀態之間的實例同步點之方塊圖。〔圖4〕係繪示根據一些實施例之GPIO介面及晶粒至晶粒(die-to-die)之介面實例組件的方塊圖。〔圖5〕係繪示根據一些實施例之關於處理延遲事件之實例組件的方塊圖。〔圖6〕係繪示根據一些實施例之與轉換積體電路相關的實例方法的流程圖。〔圖7〕係繪示根據一些實施例之製造積體電路總成之至少一部分的實例程序的方塊圖。〔圖8〕係繪示根據一些實施例之在各種類型之系統內使用的實例積體電路總成的方塊圖。

100:積體電路總成

110A:積體電路晶粒

110B:積體電路晶粒

120:主要電力管理器

125:轉換請求

130A:次要PMGR

130B:次要PMGR

135:轉換應答/應答

Claims

一種同步複數個積體電路晶粒之間的電力狀態的系統，該系統包含：耦合在一起的該複數個積體電路晶粒，其中該複數個積體電路晶粒包括一第一積體電路晶粒及一第二積體電路晶粒，該第一積體電路晶粒及該第二積體電路晶粒包括各別的電路系統，經組態以自不同於各別的電路系統的隨機存取記憶體擷取一些程式指令且執行該等程式指令以實施一些軟體常式：其中該第一積體電路晶粒之電路系統經組態以同步該複數個積體電路晶粒從一第一電力狀態至一第二電力狀態的一電力狀態改變，而且其中為了同步該電力狀態改變，該第一積體電路晶粒之該電路系統經組態以：發出一轉換請求至該第二積體電路晶粒之該電路系統，以便從該第一電力狀態轉換至該第二電力狀態；且使該第一積體電路晶粒從該第一電力狀態轉換至該第二電力狀態；其中該第二積體電路晶粒之該電路系統經組態以：接收來自該第一積體電路晶粒之該電路系統的該轉換請求；將該第二積體電路晶粒轉換至該第二電力狀態；且向該第一積體電路晶粒之該電路系統發出該第二積體電路晶粒已經轉換至該第二電力狀態的一應答。
如請求項1之系統，其中該第一積體電路晶粒之該電路系統經組態以：從該第二積體電路晶粒之該電路系統接收一喚醒請求，以將該複數個積體電路晶粒從一休眠狀態轉換至一喚醒狀態；且回應於接收該喚醒請求而發出該轉換請求至該第二積體電路晶粒之該電路系統，其中該第一電力狀態及該第二電力狀態分別對應於該休眠狀態及該喚醒狀態。
如請求項1之系統，其中該第二積體電路晶粒之該電路系統經組態以：經由該第一電力狀態與該第二電力狀態之間的一或多個同步點之間進行轉換；且在到達該一或多個同步點中的一特別的同步點時：向該第一積體電路晶粒之該電路系統發出已經到達該特別的同步點的一應答；且在接收來自該第一積體電路晶粒之該電路系統繼續進行的一請求時，轉換至該一或多個同步點中的下一個出現者。
如請求項1之系統，其中該第二積體電路晶粒之該電路系統經組態以：在完成該轉換到該第二電力狀態之前，從一第一通信協定切換到一第二通信協定，使得在該第二積體電路晶粒處於該第二電力狀態時，經由該第二通信協定執行與該第一積體電路晶粒之該電路系統的後續通信。
如請求項1之系統，其中該第一積體電路晶粒之該電路系統經組態以：偵測待執行的一延遲事件；判定該延遲事件之一讀取容忍值及一寫入容忍值；傳送該讀取容忍值及該寫入容忍值至該第二積體電路晶粒之該電路系統；且阻斷該延遲事件，直到從該第二積體電路晶粒之該電路系統接收與該第二積體電路晶粒相關聯的一組周邊裝置電路可容忍對應於該讀取容忍值及該寫入容忍值之延遲的應答為止。
如請求項1之系統，其中該第一積體電路晶粒及該第二積體電路晶粒經耦合以實施一結構拓撲(fabric topology)。
如請求項1之系統，其中該第一積體電路晶粒及該第二積體電路晶粒包括相同的電路系統。
如請求項1之系統，其中該複數個積體電路晶粒包括一第三積體電路晶粒，而且其中該第一積體電路晶粒之該電路系統經組態以發出該轉換請求至該第三積體電路晶粒，以從該第一電力狀態轉換至該第二電力狀態。
一種同步經耦合在一起的複數個積體電路晶粒之間的電力狀態的方法，該方法包含：藉由該複數個積體電路晶粒的一第一積體電路晶粒，判定同步該複數個積體電路晶粒從一第一電力狀態至一第二電力狀態的一電力狀態改變，其中該第一積體電路晶粒及該第二積體電路晶粒包括各別的電路系統，經組態以自隨機存取記憶體擷取一些程式指令，且執行該等程式指令以實施一些軟體常式：藉由該第一積體電路晶粒之該電路系統，發出一轉換請求至該第二積體電路晶粒之該電路系統，以便從該第一電力狀態轉換至該第二電力狀態；藉由該第一積體電路晶粒之該電路系統且來自該第二積體電路晶粒之該電路系統，接收該第二積體電路晶粒已經轉換至該第二電力狀態的一應答；且藉由該第一積體電路晶粒之該電路系統，將該第一積體電路晶粒從該第一電力狀態轉換至該第二電力狀態。
如請求項9之方法，進一步包含：藉由該第一積體電路晶粒且來自該第二積體電路晶粒，接收該第一電力狀態與該第二電力狀態之間的一組同步點中的一第一同步點已經到達的一同步應答；以及藉由該第一積體電路晶粒之該電路系統且至該第二積體電路晶粒之該電路系統，發出一請求以繼續前進從而轉換至該組同步點中的下一第二後續同步點。
如請求項9之方法，進一步包含：藉由該第一積體電路晶粒之該電路系統，接收一記憶體存取係待執行的一指示，其中判定同步從該第一電力狀態至該第二電力狀態的該電力狀態改變是基於該記憶體存取係待執行的該指示。
如請求項9之方法，進一步包含：藉由該第一積體電路晶粒之該電路系統，偵測關於該隨機存取記憶體的待執行的一事件；藉由該第一積體電路晶粒之該電路系統，判定該事件之一讀取容忍值及一寫入容忍值；藉由該第一積體電路晶粒之該電路系統，傳送該讀取容忍值及該寫入容忍值至該第二積體電路晶粒之該電路系統；且藉由該第一積體電路晶粒之該電路系統，阻斷該事件，直到從該第二積體電路晶粒之該電路系統接收與該第二積體電路晶粒相關聯的一組周邊裝置電路可容忍對應於該讀取容忍值及該寫入容忍值之延遲的應答為止。
如請求項9之方法，其中該等軟體常式包括一作業系統。
如請求項9之方法，其中該第一積體電路晶粒及該第二積體電路晶粒經組態成一單一系統，其中該第一積體電路晶粒及該第二積體電路晶粒是該等軟體常式看不見的(hidden)。
一種同步複數個積體電路晶粒之間的電力狀態的系統，其包含：經耦合在一起的複數個積體電路晶粒，其中該等積體電路晶粒包括一第一系統單晶片(SOC)及一第二系統單晶片，該第一系統單晶片及該第二系統單晶片分別包括至少一中央處理單元(CPU)及一圖形處理單元(GPU)，其中該第一系統單晶片包括電路系統以及該第二系統單晶片包括電路系統；其中該第一系統單晶片之該電路系統經組態以同步該第一系統單晶片及該第二系統單晶片從一第一電力狀態至一第二電力狀態的一電力狀態改變，而且其中為了同步該電力狀態改變，該第一系統單晶片之該電路系統經組態以：發出一轉換請求至該第二系統單晶片之該電路系統，以便從該第一電力狀態轉換至該第二電力狀態；使該第一系統單晶片從該第一電力狀態轉換至該第二電力狀態；其中該第二系統單晶片之該電路系統經組態以：接收來自該第一系統單晶片之該電路系統的該轉換請求；將該第二系統單晶片轉換至該第二電力狀態；且向該第一系統單晶片之該電路系統發出該第二系統單晶片已經轉換至該第二電力狀態的一應答。
如請求項15之系統，其中該第一系統單晶片之該電路系統經組態以：從該第二系統單晶片之該電路系統接收該第一電力狀態與該第二電力狀態之間的一同步點已經被該第二系統單晶片到達的一應答；以及發出一請求至該第二系統單晶片之該電路系統以轉換至該第一電力狀態與該第二電力狀態之間的下一個出現的同步點。
如請求項15之系統，該第一系統單晶片之該電路系統經組態以：從一第一通信協定切換到一第二通信協定，使得該第二系統單晶片處於該第二電力狀態時，經由該第二通信協定執行與該第二系統單晶片的後續通信。
如請求項15之系統，其中該第一系統單晶片及該第二系統單晶片係彼此相同。