TWI830631B - 具有內埋電力柵格區段的類比胞邊界區、包含其的半導體元件以及其製造方法 - Google Patents
具有內埋電力柵格區段的類比胞邊界區、包含其的半導體元件以及其製造方法 Download PDFInfo
- Publication number
- TWI830631B TWI830631B TW112110980A TW112110980A TWI830631B TW I830631 B TWI830631 B TW I830631B TW 112110980 A TW112110980 A TW 112110980A TW 112110980 A TW112110980 A TW 112110980A TW I830631 B TWI830631 B TW I830631B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- section
- region
- contact structure
- gap
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000004519 manufacturing process Methods 0.000 title description 50
- 238000001465 metallisation Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 45
- 238000010586 diagram Methods 0.000 description 43
- 238000013461 design Methods 0.000 description 39
- 230000008569 process Effects 0.000 description 31
- 238000002360 preparation method Methods 0.000 description 16
- 238000003860 storage Methods 0.000 description 15
- 238000013459 approach Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 9
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 210000004013 groin Anatomy 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 oxide Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本發明提供一種半導體元件，包含：第一主動區（AR）及第二主動區（AR），對應地包含於鄰接的第一類比胞區及第二類比胞區中，其中第一類比胞區與第二類比胞區鄰接的區（類比胞邊界（ACB）區）自約第一AR的頂部邊界延伸至約第二AR的底部邊界；通孔至PGBM_1st-區段接觸結構（VB），對應地在第一AR或第二AR下，每一VB的長軸以及第一AR及第二AR中的每一者的短軸具有大約相同長度；以及在VB下的第一內埋金屬化物層中的PG區段（PGBM_1st區段），PGBM_1st區段與VB中的每一者的大部分欠疊，且PGBM_1st區段的Y中線處於或接近於第一類比胞區與第二類比胞區鄰接之處且因此處於或接近於ACB區的中間。
Description
在本揭露的實施例中闡述的技術大體來說涉及一種元件及方法，更具體來說，涉及一種具有內埋電力柵格區段的類比胞邊界區、包含其的半導體元件以及其製造方法。
積體電路(integrated circuit；IC)業界產生廣泛多種類比及數位半導體元件以解決不同區域中的問題。半導體製程技術節點的發展已逐漸地減小組件大小及收緊間距，從而產生逐漸地增大的電晶體密度。IC逐漸變小。
一般而言，關於IC架構，護環結構用於包含在相鄰電路元件之間提供電隔離及/或空間隔離的目的。舉例而言，在混合訊號IC中，護環結構置放於數位電路區與類比電路區之間，或數位電路區與射頻(RF)組件區之間，以降低來自數位電路區之雜訊(例如，載子注入)影響類比電路區或RF組件區之程度。
本揭露提供一種半導體元件，包括：第一主動區(AR)及第二主動區(AR)、閘極區段對、金屬至源極/汲極區(MD)接觸結構、通孔至PGBM_1st-區段接觸結構(VB)以及在所述VB下的第一內埋金屬化物(BM_1st)層中的PG區段(PGBM_1st區段)。第一主動區(AR)及第二主動區(AR)，具有在第一方向上延伸的長軸且對應地包含於相對於垂直於所述第一方向的第二方向鄰接的第一類比胞區及第二類比胞區中，其中所述第一類比胞區與所述第二類比胞區鄰接的區(類比胞邊界(ACB)區)自約所述第一AR的頂部邊界延伸至約所述第二AR的底部邊界。閘極區段對，每一對包含對應地在所述第一AR及所述第二AR上方的共線的第一閘極區段及第二閘極區段，所述第一閘極區段及所述第二閘極區段在所述第二方向上延伸。金屬至源極/汲極區(MD)接觸結構，對應地在所述第一AR及所述第二AR上方且穿插有所述閘極區段對，所述MD接觸結構中的至少一些為跨所述第一AR與所述第二AR之間的間隙持續延伸以上覆於所述第一AR及所述第二AR中的每一者的跨間隙MD接觸結構。通孔至PGBM_1st-區段接觸結構(VB)，具有在所述第二方向上延伸的長軸，所述VB對應地在所述第一AR或所述第二AR下，每一VB的所述長軸以及所述第一AR及所述第二AR中的每一者的短軸具有大約相同長度。以及在所述VB下的第一內埋金屬化物(BM_1st)層中的PG區段(PGBM_1st區段)，所述PGBM_1st區段與所述VB中的每一者的大部分欠疊，所述PGBM_1st區段相對於所述第二方向的中線(Y中線)處於或接近於其中所述第一類比胞區與所述第二類比胞區鄰接的位置，所述PGBM_1st區段的所述Y中線處於或
接近於所述ACB區的中間。
本揭露提供一種半導體元件，包括第一主動區(AR)及第二主動區(AR)、閘極區段對、第一金屬至源極/汲極區(MD)接觸結構、在所述第一方向上延伸的饋通通孔(FTV)以及在所述FTV下的第一內埋金屬化物(BM_1st)層中的PG區段(PGBM_1st區段)。第一主動區(AR)及第二主動區(AR)，具有在第一方向上延伸的長軸且對應地包含於相對於垂直於所述第一方向的第二方向鄰接的第一類比胞區及第二類比胞區中，其中所述第一類比胞區與所述第二類比胞區鄰接的區(類比胞邊界(ACB)區)自約所述第一AR的頂部邊界延伸至約所述第二AR的底部邊界。閘極區段對，每一對包含對應地在所述第一AR及所述第二AR上方的共線的第一閘極區段及第二閘極區段，所述第一閘極區段及所述第二閘極區段在所述第二方向上延伸。第一金屬至源極/汲極區(MD)接觸結構，對應地在所述第一AR及所述第二AR上方且穿插有所述閘極區段對，所述第一MD接觸結構中的至少一些為跨所述第一AR與所述第二AR之間的間隙持續延伸以上覆於所述第一AR及所述第二AR中的每一者的跨間隙MD接觸結構。在所述第一方向上延伸的饋通通孔(FTV)，在所述間隙中且在所述MD接觸結構下，所述FTV相對於所述第二方向的中線(Y中線)處於或接近於其中所述第一類比胞區與所述第二類比胞區鄰接的位置，所述FTV的所述Y中線處於或接近於所述ACB區的中間。以及在所述FTV下的第一內埋金屬化物(BM_1st)層中的PG區段(PGBM_1st區段)。
本揭露提供一種形成半導體元件的方法，所述方法包括
在基底中形成第一主動區(AR)及第二主動區(AR)，所述第一AR及所述第二AR具有在第一方向上延伸的長軸且對應地包含於相對於垂直於所述第一方向的第二方向鄰接的第一類比胞區及第二類比胞區中，其中所述第一類比胞區與所述第二類比胞區鄰接的區(類比胞邊界(ACB)區)自約所述第一AR的頂部邊界延伸至約所述第二AR的底部邊界；形成閘極區段對，每一對包含對應地在所述第一AR及所述第二AR上方的共線的第一閘極區段及第二閘極區段，所述第一閘極區段及所述第二閘極區段在所述第二方向上延伸；形成對應地在所述第一AR及所述第二AR上方且穿插有所述閘極區段對從而產生第一工件的金屬至源極/汲極區(MD)接觸結構，形成MD接觸結構包含形成所述MD接觸結構至少一些作為跨所述第一AR與所述第二AR之間的間隙持續延伸以上覆於所述第一AR及所述第二AR中的每一者的跨間隙MD接觸結構；形成對應地在所述第一AR或所述第二AR下的通孔至PGBM_1st-區段接觸結構(VB)，所述VB具有在所述第二方向上延伸的長軸，每一VB的所述長軸以及所述第一AR及所述第二AR中的每一者的短軸具有大約相同長度；以及在所述VB下的第一內埋金屬化物(BM_1st)層中形成PG區段(PGBM_1st區段)，所述PGBM_1st區段與所述VB中的每一者的大部分欠疊，所述PGBM_1st區段相對於所述第二方向的中線(Y中線)處於或接近於其中所述第一類比胞區與所述第二類比胞區鄰接的位置，所述PGBM_1st區段的所述Y中線處於或接近於所述ACB區的中間。
2B-2B'、2C-2C'、2E-2E'、2F-2F'、2H-2H'、E-E'、H-H':截面線
100:半導體元件
101:護環區
102(1)、102(2)、102(3)、102(4):主動類比區塊
104(1)、104(2)、104(3)、104(4)、104(5):內部護環區塊
106(1)、106(2)、106(3)、106(4)、106(5)、106(6):可豎直鄰接外部護環區塊
108(1)、108(2)、108(3)、108(4)、108(5)、108(6):可水平鄰接外部護環區塊
110(1)、110(2)、110(3)、110(4):可豎直鄰接及/或可水平鄰接外部護環區塊
112(1)、112(2)、112(3)、112(4)、212(1)、212(2):胞區
114、214:ACB區
115(1)、115(2)、115(3)、115(4)、115(5)、115(6)、215(1)、215(2):邊界區
116(1)、116(2)、116(3)、216'、216A、216D、216G、216I、216J、216K、216L、216M、216N:FTC區
118(1)、118(2)、118(3)、118(4)、218(1)、218(2):AR
120、220:FTV
217:基底
219:間隙
221B、221C、221E、221F、221H:橫截面
222(1)、222(2):源極/汲極區
224:區域
226:電晶體
228(1)、228(2)、228(3)、228(4)、228(5)、228(6):VB
230A、230D:PGBM_1st區段
231(1)、232(1)、232(2)_B、232(2)_T、232(3)_B、232(3)_T、232(4)_B、232(4)_T、232(5)_B、232(5)_T、232(6)_B、232(6)_T、232(7)_B、232(7)_T、232(8)、232(x)、233(1)、233(2)、233(3)、233(4)、233(5)、233(6)、233(7)、233(8):閘極區段
234(1)、234(2)、234(3)、234(3)'、234(4)、234(4)'、234(5)、234(6)、234(6)'、234(7)、234(8)、234(9)、234(10)、234(11)、234(12)、234(13):MD接觸結構
236:VG
238:VD
240(1)、240(2)、240(3)、240(4)、240(5)、240(6)、240(7):M_1st區段
242:VDR
244:虛設胞區
246:主動類比胞區
300、400:流程圖
302、304、410、412、414、416、418、420、422、424、426、428、430、432:區塊
450、452、454、456、458:替代流程箭頭
500:EDA系統
502:硬體處理器
504:非暫時性電腦可讀儲存媒體
506:電腦程式碼
508:匯流排
510:I/O介面
511:佈局圖
512:網路介面
514:網路
542:UI
600:積體電路製造系統
620:設計室
622:IC設計佈局
630:光罩室
632:資料準備
634:光罩製造
635:光罩
640:光罩室
650:IC工廠
652:製造工具
653:半導體晶圓
660:IC元件
H1、H_AR、H_FTV、H_VB、H_VD、H_VDR、H_VG:高度
V_MD、V_VD、W_GS1、W_GS2、W_VG:寬度
在隨附圖式的諸圖中，藉助於實例且非限制地說明一或多個實施例，其中具有相同附圖標號標示的元件通篇表示類似元件。除非另外揭露，否則圖式並不按比例繪製。
圖1A至圖1B為根據一些實施例的半導體元件的對應方塊圖。
圖2A、圖2D、圖2G以及圖2I至圖2T為根據一些實施例的對應佈局圖。
圖2B至圖2C、圖2E至圖2F以及圖2H為根據一些實施例的對應橫截面。
圖3至圖4為根據一些實施例的製造半導體元件的對應方法的對應流程圖。
圖5為根據一些實施例的電子設計自動化(electronic design automation；EDA)系統的方塊圖。
圖6為根據一些實施例的積體電路(IC)製造系統及與其相關聯的IC製造流程的方塊圖。
以下揭露內容揭露用於實施主題的不同特徵的許多不同實施例或實例。下文描述組件、材料、值、步驟、操作、配置或類似者的實例以簡化本揭露。當然，這些組件、材料、值、步驟、操作、配置僅為實例且不意欲為限制性的。預期其他組件、值、操作、材料、配置或類似者。舉例而言，在以下描述中，在第二特徵上方或在第二特徵上形成第一特徵包含第一特徵與第二特徵直接接觸地形成的實施例，且更包含在第一特徵與第二特徵之間形成額外
特徵，使得第一特徵與第二特徵間接接觸的實施例。另外，本揭露在各種實例中重複附圖標號及/或字母。此重複是出於簡化及清晰的目的且本身並不指示所論述的各種實施例及/或組態之間的關係。
此外，為了易於描述，空間相對術語，諸如「下方」、「在......下方」、「低於」、「高於」、「在......上方」等等在本文中用於描述如圖式中所示出的一個元件或特徵與另一元件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語亦意欲涵蓋元件在使用或操作中的不同定向。設備以其他方式定向(旋轉90度或處於其他定向)且本文中所使用的空間相對描述詞同樣相應地進行解譯。在一些實施例中，術語「標準胞結構」是指包含於多個標準胞結構的庫中的標準化建構嵌段。在一些實施例中，多個標準胞結構選自其庫且用作表示電路的佈局圖中的組件。
在一些實施例中，半導體元件包含其中兩個類比胞區相對於例如Y軸鄰接(類比胞邊界(analog-cell-boundary；ACB))的區。ACB區包含於類比胞區的較大類比區中。舉例而言，較大類比區包含由對應護環結構或類似者包圍的主動類比胞區。ACB區包含具有在第一方向(例如，平行於X軸)上延伸的長軸的第一主動區(active region；AR)及第二主動區，其中第一AR及第二AR對應地包含於鄰接的第一類比胞區及第二類比胞區中。ACB區自第一AR下方延伸至第二AR下方。在此類實施例中，ACB區包含內埋電力柵格(power grid；PG)區段。內埋PG區段相對於第二方向(例如，平行於Y軸)的中線(Y中線)處於或接近於其中第一類比胞區與第二類比胞區鄰接的位置，且內埋PG區段的Y中線處於或接近於ACB區的中間(114/214A)。
在根據另一方法的較大對應物類比區的對應物ACB區中，含有第一AR及第二AR的層(AR層)原本實質上不含攜載電訊號/電壓(諸如VDD、VSS或類似者)的電力柵格區段及攜載對應資料訊號及/或控制訊號的導電區段；且在AR層下方的下伏層實質上不含攜載電訊號/電壓(諸如VDD、VSS或類似者)的電力柵格區段及攜載對應資料訊號及/或控制訊號的導電區段。因此，根據另一方法的較大對應物類比區的前側遭受佈線擁塞，此是因為前側必須容納攜載電訊號/電壓(諸如VDD、VSS或類似者)的電力柵格區段以及攜載對應資料訊號及/或控制訊號的導電區段。作為使本發明者開發至少一些實施例的洞察的部分，本發明者認識到，在AR區中的一些中的此原本空白空間可重新利用以促進背側電力柵格的使用。更特定言之，本發明者認識到(1)較大類比區的主動類比胞區中的ACB區中的至少一些及/或(2)包括較大類比區的護環結構的一些類型的護環區塊(例如，內部護環胞區的內部護環區塊)中的ACB區中的至少一些中的原本空白空間中的至少一些可重新利用以促進背側電力柵格的使用。
在一些實施例中，針對促進在ACB區中且因此在較大類比區中使用背側電力柵格的結構重新利用ACB區中的原本空白空間中的一些，其中電力柵格包含電耦接至電力系統訊號/電壓(諸如VDD、VSS或類似者)的區段。此類結構在ACB區中的使用釋放較大類比區的前側上的原本由電力柵格區段佔據的空間。藉由使用背側電力柵格釋放的空間減少前側佈線擁塞，由此促進攜載對應資料訊號及/或控制訊號的佈線導電區段。
在一些實施例中，包括ACB區的兩個鄰接類比胞在類比
胞區的主動類比區塊中，其中主動類比區塊由護環結構包圍，且其中護環結構由各種類型的護環區塊構成。在一些實施例中，包括ACB區的兩個鄰接類比胞為內部護環胞區之內部護環區塊中的虛設類比胞區，其中內部護環區塊包含於包括護環結構的各種類型的護環區塊當中，且其中護環結構包圍類比胞區的主動類比區塊。在一些實施例中，虛設類比胞區為不包含/表示功能電路的類比胞區。
在一些實施例中，半導體元件具有類比胞邊界(ACB)區，所述類比胞邊界具有內埋電力柵格(PG)區段，半導體元件包含具有在第一方向(例如，平行於X軸)上延伸的長軸且對應地包含於第一類比胞區及第二類比胞區中的第一主動區(AR)及第二主動區(AR)，ACB區域自第一AR下方延伸至第二AR下方。在此類實施例中的一些中(例如，圖2A、圖2I以及圖2J或類似者)，半導體元件更包含：具有在垂直於第一方向的第二方向(例如，平行於Y軸)上延伸的長軸的通孔至PGBM_1st-區段接觸結構(VB)，VB對應地在第一AR或第二AR下方，每一VB的長軸以及第一AR及第二AR中的每一者的短軸具有大約相同長度；及在VB下的第一內埋金屬化物(BM_1st)層中的第一類型的PG區段(PGBM_1st區段)，PGBM_1st區段與VB中的每一者的大部分欠疊。在此類實施例中的一些中(例如，圖2D、圖2G、圖2K、圖2L、圖2M及圖2N或類似者)，半導體元件更包含：饋通通孔(feedthrough via；FTV)，其在第一方向上延伸，在第一AR與第二AR之間的間隙中且在MD接觸結構之下；及在FTV下的第二類型的PGBM_1st區段。
FTV相對於第二方向(例如，平行於Y軸)的中線(Y中線)處於或接近於其中第一類比胞區與第二類比胞區鄰接的位置，且FTV的Y中線處於或接近於ACB區的中間。
一些實施例是關於製造此類半導體元件的對應方法。
圖1A為根據一些實施例的半導體元件100的方塊圖。
圖1B為根據一些實施例的表示半導體元件100的部分的分解視圖的方塊圖。
在圖1A中，半導體元件100包含護環區101，後者包含對應地包圍主動類比區塊102(1)至主動類比區塊102(4)的護環結構。更特定言之，除包含主動類比區塊102(1)至主動類比區塊102(4)以外，護環區101包含：內部護環區塊104(1)至內部護環區塊104(5)；可豎直鄰接外部護環區塊106(1)至可豎直鄰接外部護環區塊106(6)，其中豎直鄰接是相對於例如Y軸；可水平鄰接外部護環區塊108(1)至可水平鄰接外部護環區塊108(6)，其中水平鄰接是相對於例如X軸；以及可豎直鄰接及/或可水平鄰接，亦即拐角，外部護環區塊110(1)至外部護環區塊110(4)。
主動類比區塊102(1)至主動類比區塊102(4)中的每一者包含類比胞區，且在一些實施例中，包含一或多個饋通(feedthrough；FTC)胞區；參見圖1B。內部護環區塊104(1)至內部護環區塊104(5)中的每一者包含一或多個內部護環胞區，且在一些實施例中，包含一或多個FTC胞區；參見圖1B。可豎直鄰接外部防護環區塊106(1)至可豎直鄰接外部防護環區塊106(6)中的每一者包含一個或可豎直鄰接的外部護環胞區。可水平鄰接外部護環區塊108(1)至可水平鄰接外部護環區塊108(6)中的每一者包
含一個或可水平鄰接的外部護環胞區。可豎直鄰接及/或可水平鄰接，亦即拐角，外部護環區塊110(1)至外部護環區塊110(4)中的每一者包含一或多個可豎直鄰接及/或可水平鄰接，亦即拐角，外部護環胞區。
在圖1A中，主動類比區塊102(1)由護環結構包圍，所述護環結構(相對於順時針進程)由以下各者構成：拐角護環區塊110(1)；可水平鄰接外部護環區塊108(1)及可水平鄰接外部護環區塊108(2)；內部護環區塊104(1)、內部護環區塊104(3)以及內部護環區塊104(2)；以及可豎直鄰接外部護環區塊106(3)及可豎直鄰接外部護環區塊106(1)。主動類比區塊102(2)由護環結構包圍，所述護環結構(相對於順時針進程)由以下各者構成：可水平鄰接外部護環區塊108(2)及可水平鄰接外部護環區塊108(3)；拐角護環區塊110(2)；可豎直鄰接外部護環區塊106(2)及可豎直鄰接外部護環區塊106(4)；以及內部護環區塊104(4)、內部護環區塊104(3)以及內部護環區塊104(1)。
主動類比區塊102(3)由護環結構包圍，所述護環結構(相對於順時針進程)由以下各者構成：可豎直鄰接外部護環區塊106(3)；內部護環區塊104(2)、內部護環區塊104(3)以及內部護環區塊104(5)；可水平鄰接外部護環區塊108(5)及可水平鄰接外部護環區塊108(4)；拐角護環區塊110(3)；以及可豎直鄰接外部護環區塊106(5)。主動類比區塊102(4)由護環結構包圍，所述護環結構(相對於順時針進程)由以下各者構成：內部護環區塊104(3)及內部護環區塊104(4)；可豎直鄰接外部護環區塊106(4)及可豎直鄰接外部護環區塊106(6)；拐角護環區塊110(4)；可水平鄰接外部護
環區塊108(6)及可水平鄰接外部護環區塊108(5)；以及內部護環區塊104(5)。
關於圖1A，在一些實施例中，主動類比區塊由護環結構包圍以保護主動類比區塊免受由即使在保護環結構外部附近的數位電路胞區(未示出)的數位電路區塊(未示出)產生的雜訊影響，如下文所論述。
數位電路包含例如場效電晶體(field-effect transistor；FET)，諸如金屬氧化物半導體FET(MOSFET)或類似物。在此數位電路中，MOSFET的閘極端子上的電壓值在軌道間選擇性地切換，從而導致MOSFET以二進位方式實質上完全斷開或實質上完全接通。舉例而言，MOSFET的閘極端子上的電壓值選擇性地在等於第一參考值(Vr，例如VDD)的電壓值與第二參考值(例如，VSS、Vgnd或類似者)之間切換。當接通時，基底的對應於MOSFET的通道的給定部分實質上完全耗盡基底的多數載子，使得基底的給定部分被稱為耗盡區，且MOSFET的對應暫時性操作模式被稱為空乏模式或飽和模式。當通道形成/誘發時，不僅耗盡區暫時耗盡多數載子，耗盡區暫時用基底的少數載子強化，亦即，耗盡區中的少數載子的密度暫時增加，此暫時形成或誘發基底中的導電通道。
在包含MOSFET的類比電路中，流經MOSFET的電流的量，亦即MOSFET接通的程度，以連續方式改變。控制類比電路的MOSFET中的電流流動的連續/類比方式與控制電流流經數位電路中的MOSFET的二進位方式形成對比。在類比電路中，流經MOSFET的暫時性電流與MOSFET的閘極端子上的電壓值(閘極
電壓)成比例地持續變化，使得MOSFET的對應暫時性操作模式被稱為歐姆模式。更特定言之，耗盡區變得耗盡的程度與閘極電壓的量值成比例地變化，且在實質上不完全耗盡至實質上完全耗盡的範圍內。在歐姆模式中，MOSFET的增益易受閘極電壓與基底的電壓值之間的電位差影響。在歐姆模式中，基底的電壓值的小改變可對耗盡區變得耗盡的程度且因此經由通道傳導的電流的量具有大的影響。
一般而言，FET，例如MOSFET，的架構易受寄生雙極接面電晶體(bipolar junction transistors-；BJT)的暫時形成影響，此是因為在一些情形下，操作的二進位方式往往會促進載子注入。在第一情形下，數位電路中的FET的操作的二進位方式引起多數載子注入，其可暫時形成豎直寄生BJT。在第二情形下，數位電路中的FET的操作的二進位方式引起少數載子注入，其可暫時形成橫向(水平)寄生BJT。閉鎖為由FET，例如MOSFET，經歷的現象，其由寄生BJT的暫時形成而產生。在閉鎖期間，低阻抗路徑形成於正向系統電壓(例如，第一參考值(Vr))與第二系統參考電壓(例如，第二參考值(Vgnd))之間，此導致過量電流流動。
寄生BJT的暫時形成為數位電路及類比電路的問題。此外，在載子注入上升至使得形成寄生BJT的程度之前，歸因於數位電路中的FET的操作的二進位方式的載子注入對相鄰類比電路中的FET的操作造成額外問題。額外問題是由基底中的藉由數位電路的FET注入的載子至類比電路的FET附近的遷移引起。所遷移載子使數位電路的FET的閘極電壓與數位電路的FET附近的基底的電壓值之間的電位差偏斜。此外，在歐姆模式中，類比電路的
FET附近的基底的電壓值的小改變可對類比電路的FET的耗盡區變得耗盡的程度具有大的影響，且因此對經由類比電路的FET的通道傳導的電流的量具有大的影響。
關於圖1A，在其他用途中，護環結構用於降低來自數位電路的雜訊(例如，載子注入)影響相鄰類比電路的程度。用護環結構包圍類比電路主動類比區塊，亦即將主動類比區塊置放/定位於護環結構內部，保護主動類比區塊的類比胞區的類比電路免受來自即使在護環結構外部亦相鄰的數位電路的雜訊(例如，載子注入)。
此外，圖1B為根據一些實施例的表示半導體元件100的部分的分解視圖的方塊圖。更特定言之，圖1B充當主動類比區塊102(1)的分解視圖，且替代地充當內部護環區塊104(4)的分解視圖。
作為使本發明者開發至少一些實施例的洞察(上文所論述)的部分，本發明者認識到(1)根據另一方法的較大類比區的主動類比胞區中的類比胞邊界(ACB)區中的至少一些及/或(2)根據另一方法的包括較大類比區的護環結構的一些類型的護環區塊(例如，內部護環胞區的內部護環區塊)中的ACB區中的至少一些中的原本空白空間中的至少一些可重新利用以促進背側電力柵格的使用。
在圖1B中，在一些實施例中，圖1A的主動類比區塊102(1)至主動類比區塊102(4)包含圖1B的ACB區114的例項。主動類比區塊102(1)至主動類比區塊102(4)為根據另一方法的含有主動類比胞區的主動類比區塊的對應物。ACB區114的例項為根據另一方法的主動類比區塊內的主動類比胞區的ACB區的對應
物。
在一些實施例中，圖1A的內部護環區塊104(1)至內部護環區塊104(5)包含圖1B的ACB區114的例項。內部護環區塊104(1)至內部護環區塊104(5)為根據另一方法的護環結構的內部護環區塊的對應物，其中根據另一方法的內部護環區塊含有根據另一方法的主動類比胞區。ACB區114的例項為根據另一方法的主動類比區塊內的胞區的ACB區的對應物。在一些實施例中，圖1A的內部護環區塊104(1)至內部護環區塊104(5)表示根據另一方法的包括較大類比區的護環結構的內部護環區塊中的至少一些的對應物。
圖1B包含相對於例如Y軸彼此鄰接的胞區112(1)至胞區112(4)。相對於例如X軸，胞區112(1)至胞區112(4)實質上對準。然而，隨著圖式有利於促進胞區112(1)至胞區112(4)彼此在圖1中的視覺分離，胞區112(1)至胞區112(4)展示為相對於X軸彼此略微偏移。
胞區112(2)包含邊界區115(2)及邊界區115(3)。相對於Y軸：邊界區115(2)包含由主動區(AR)118(1)佔據的第一空間及在胞區112(2)的頂部邊界與AR 118(1)之間的第二空間；且邊界區115(3)包含由AR 118(2)佔據的第一空間及在胞區112(2)的底部邊界與AR 118(2)之間的第二空間。胞區112(3)包含邊界區115(4)及邊界區115(5)。相對於Y軸：邊界區115(4)包含由AR 118(3)佔據的第一空間及在胞區112(3)的頂部邊界與AR 118(3)之間的第二空間；且邊界區115(5)包含由AR 118(4)佔據的第一空間及在胞區112(3)的底部邊界與AR 118(4)之間的第二空間。胞區112(1)尤其
類似地包含邊界區115(1)。胞區112(4)尤其類似地包含邊界區115(6)。
在圖1B中，ACB區114包含邊界區115(3)及邊界區115(4)。ACB區114由饋通胞(feedthrough cell；FTC)區116(2)佔據。圖1B更包含FTC區116(1)及FTC區116(3)。相對於X軸，FTC區116(1)至FTC區116(3)實質上對準。然而，隨著圖式有利於促進FTC區116(1)至FTC區116(3)彼此在圖1中的視覺分離，FTC區116(1)至FTC區116(3)展示為相對於X軸彼此略微偏移。
在其中圖1B充當主動類比區塊102(1)的分解視圖的上下文中，胞區112(1)至胞區112(4)表示主動類比胞區。在一些實施例中，主動類比胞區為包含/表示功能電路的類比胞區，例如圖2Q的主動類比胞區246。
在其中圖1B充當內部護環區塊104(4)的分解視圖的上下文中，圖1B，胞區112(1)至胞區112(4)表示內部護環胞區。在一些實施例中，虛設類比胞區為不包含/表示功能電路的類比胞區，例如圖2P的虛設胞區244。
在圖1B中，FTC區116(1)至FTC區116(3)中的每一者包含饋通通孔(FTV)120；參見圖2D、圖2G、圖2I、圖2J、圖2K、圖2L、圖2M以及圖2N，或類似者。在一些實施例中，FTC區116(1)至FTC區116(3)中的每一者更包含通孔至PGBM_1st-區段接觸結構(VB)；參見圖2J或類似者。在一些實施例中，FTC區116(1)至FTC區116(3)中的每一者不包含FTV 120但包含VB；參見圖2A、圖2I以及圖2K，或類似者。在一些實施例中，FTC區116(1)至FTC區116(3)中的每一者更包含通孔至MD(via-to-
MD；VD)軌道(via-to-MD rail；VDR)；參見圖2G、圖2J、圖2L以及圖2N，或類似者。
在圖1B中，胞區112(1)至胞區112(4)相對於Y軸具有高度H1。同樣地，FTC區116(1)至FTC區116(3)中的每一者具有高度H1。在一些實施例中，H1大於約20奈米(nm)。在一些實施例中，H1為約31奈米。在一些實施例中，H1為約90奈米。
圖2A為根據一些實施例的FTC胞區216A的佈局圖。
圖2B至圖2C為根據一些實施例的基於圖2A的FTC胞區216A的佈局圖的半導體元件中的FTC區的對應橫截面221B及橫截面221C。
圖2A使用與圖1A至圖1B的編號方案類似的編號方案，即使前者使用2系列編號而後者使用1系列編號。考慮到所提及的編號系列差異，圖2A中與圖1A至圖1B中的特徵類似的特徵使用類似編號。舉例而言，圖2A中的項目214為與圖1B中的ACB區114類似的ACB區。論述將聚焦於圖2B相對於圖1A至圖1B的差異，而非聚焦於前者與後者之間的相似性。
一般而言，佈局圖表示半導體元件。佈局圖中的形狀表示半導體元件中的對應組件。佈局圖本身為俯視圖。佈局圖中的形狀相對於例如X軸及Y軸為二維的，而所表示之半導體元件為三維的。通常，相對於Z軸，半導體元件經組織為其中定位有對應結構(亦即，對應結構所屬)的層的堆疊。因此，更特定言之，佈局圖中的每一形狀表示對應半導體元件的對應層中的組件。通常，佈局圖藉由在第一形狀上疊加第二形狀以使得第二形狀與第一形狀至少部分地交疊來表示形狀及因此層的相對深度，亦即沿Z軸的
位置。為論述簡單起見，亦即，作為論述有利的，佈局圖(例如，圖2A及本文中所揭露的其他佈局圖)中的一些元件是指其似乎為對應半導體元件中的對應物結構而非圖案/形狀本身。
佈局圖依據所表示的細節量而變化。在一些情況下，例如出於簡化的目的佈局圖，將所選層組合/抽象化成單層。替代地及/或另外，在一些情況下，並未呈現對應半導體元件的所有層，亦即，例如為說明簡單起見省略佈局圖的所選層。圖2A及本文中所揭露的其他佈局圖為其中已省略所選層的佈局圖的實例。舉例而言，圖2A及本文中所揭露的其他佈局圖省略：金屬化物層及包含主動區(AR)的基底的前側處的內連線的對應層；及除第一內埋金屬化物(BM_1st)層之外，金屬化物的內埋層及包含主動區(AR)的基底的背側處的內連線的對應內埋層。在一些實施例中，圖2A的佈局圖為較大佈局圖的部分。
除FTC胞區216A以外，圖2A更包含相對於第一方向(例如平行於Y軸的方向)彼此堆疊的胞區212(1)及胞區212(2)。胞區212(1)包含邊界區215(1)。胞區212(2)包含邊界區215(2)。
胞區212(1)包含主動區(AR)218(1)，其至少一半相對於第二方向(Y軸)包含於邊界區215(1)中。胞區212(2)包含AR 218(2)，其至少一半相對於第二方向(Y軸)包含於邊界區215(2)中。AR區218(1)至AR區218(2)中的每一者的長軸在第一方向(X軸)上延伸。相對於垂直於第一方向的第二方向(例如，平行於Y軸)，AR 218(1)藉由間隙219與AR 218(2)分離。
在圖2A中，相對第二方向(Y軸)，ACB區214自約AR 218(1)的頂部邊界延伸至約第二AR 218(2)的底部邊界。ACB區
114實質上由FTC區216A佔據。
類似於圖1B如何充當主動類比區塊102(1)的分解視圖且替代地充當內部護環區塊104(4)的分解視圖，圖2A的胞區212(1)至胞區212(2)表示主動類比區塊(例如，圖1A的主動類比區塊102(1)至主動類比區塊102(2)，或類似者)中的主動類比胞區，且替代地表示內部護環區塊(例如，圖1A的內部護環區塊104(1)至內部護環區塊104(5)，或類似者)中的內部護環胞區。
胞區212(1)及胞區212(2)包含具有在第二方向(Y軸)上延伸的長軸的各種閘極區段232(x)。胞區212(1)包含：上覆於AR 218(1)的閘極區段232(2)_T、閘極區段232(3)_T、閘極區段232(4)_T、閘極區段232(5)_T、閘極區段232(6)_T以及閘極區段232(7)_T；及上覆於AR 218(1)的閘極區段231(1)及閘極區段232(8)的部分。胞區212(2)包含：上覆於AR 218(2)的閘極區段232(2)_B、閘極區段232(3)_B、閘極區段232(4)_B、閘極區段232(5)_B、閘極區段232(6)_B以及閘極區段232(7)_B；及上覆於AR 218(2)的閘極區段231(1)及232(8)的部分。
AR 218(1)及AR 218(2)相對於第一方向(X軸)具有對應的左邊緣及右邊緣。相對於第一方向(X軸)，閘極區段232(1)實質上在AR 218(1)及AR 218(2)中的每一者的左邊緣上方居中。相對於第一方向(X軸)，閘極區段232(8)實質上在AR 218(1)及AR 218(2)中的每一者的右邊緣上方居中。
胞區212(1)及胞區212(2)相對於第一方向(X軸)具有對應的左邊緣及右邊緣。在一些實施例中，胞區212(1)的左邊緣在AR 218(1)的左邊緣處或向左接近所述左邊緣。在一些實施例中，
胞區212(1)的右邊緣在AR 218(1)的右邊緣處或向右接近所述右邊緣。在一些實施例中，胞區212(2)的左邊緣在AR 218(2)的左邊緣處或向左接近所述左邊緣。在一些實施例中，胞區212(2)的右邊緣在AR 218(2)的右邊緣處或向右接近所述右邊緣。在一些實施例中，相對於第一方向(X軸)，胞區212(1)及胞區212(1)的左邊緣對應地實質上在閘極區段232(1)上方居中或向左接近閘極區段232(1)的中心線。在一些實施例中，相對於第一方向(X軸)，胞區212(1)及胞區212(1)的右邊緣對應地實質上在閘極區段232(8)上方居中或向右接近閘極區段232(8)的中心線。
閘極區段232(2)_T與閘極區段232(2)_B作為一對閘極區段相對於第一方向(X軸)對準。類似地，232(3)_T與232(3)_B、232(4)_T與232(4)_B、232(5)_T與232(5)_B、232(6)_T與232(6)_B以及232(7)_T與232(7)_B作為對應的閘極區段對而對準。每對閘極區段的每一構件的部分包含於FTC區216A中。在一些實施例中，閘極區段232(2)_T與閘極區段232(2)_B、閘極區段232(3)_T與閘極區段232(3)_B、閘極區段232(4)_T與閘極區段232(4)_B、閘極區段232(5)_T與閘極區段232(5)_B、閘極區段232(6)_T與閘極區段232(6)_B以及閘極區段232(7)_T與閘極區段232(7)_B的對中的一或多者由跨AR 218(1)、間隙219以及AR 218(2)連續延伸的對應閘極區段替換。
在圖2A中，相對於第二方向(Y軸)：閘極區段232(2)_T、閘極區段232(3)_T、閘極區段232(4)_T、閘極區段232(5)_T、閘極區段232(6)_T以及閘極區段232(7)_T中的每一者的向下延伸預定距離超出AR 218(1)至間隙219中的部分在本文中被稱為其閘極
延伸部；且閘極區段232(2)_B、閘極區段232(3)_B、閘極區段232(4)_B、閘極區段232(5)_B、閘極區段232(6)_B以及閘極區段232(7)_B中的每一者的向上延伸預定距離超出AR 218(2)至間隙219中的部分被稱為其閘極延伸部。在一些實施例中，閘極區段232(2)_T、閘極區段232(3)_T、閘極區段232(4)_T、閘極區段232(5)_T、閘極區段232(6)_T以及閘極區段232(7)_T中的至少大部分具有閘極延伸部。在一些實施例中，閘極區段232(2)_B、閘極區段232(3)_B、閘極區段232(4)_B、閘極區段232(5)_B、閘極區段232(6)_B以及閘極區段232(7)_B中的至少大部分具有閘極延伸部。在一些實施例中，各閘極延伸部促進其作為部分的閘極區段與對應AR的下伏部分之間的電耦接。舉例而言，閘極延伸部促進閘極區段232(2)_T與AR 218(1)的下伏部分的電耦接。在一些實施例中，閘極延伸部的長度，亦即閘極延伸部在間隙219中延伸超出AR的預定距離，是根據藉以製造基於FTC區216A的半導體元件的對應半導體製程技術節點的設計規則及尺度而判定。
胞區218(1)及胞區218(2)相對於第二方向(Y軸)具有對應頂部邊緣及底部邊緣。在一些實施例中，相對於第二方向(Y軸)，胞區212(1)的底部邊緣向下接近閘極區段232(2)_T、閘極區段232(3)_T、閘極區段232(4)_T、閘極區段232(5)_T、閘極區段232(6)_T以及閘極區段232(7)_T的閘極延伸部的底部邊緣。在一些實施例中，相對於第二方向(Y軸)，胞區212(2)的頂部邊緣向上接近閘極區段232(2)_B、閘極區段232(3)_B、閘極區段232(4)_B、閘極區段232(5)_B、閘極區段232(6)_B以及閘極區段232(7)_B的閘極延伸部的頂部邊緣。在閘極區段232(2)_T、閘極區段232(3)_T、
閘極區段232(4)_T、閘極區段232(5)_T、閘極區段232(6)_T以及閘極區段232(7)_T中的至少大部分具有閘極延伸部且閘極區段232(2)_B、閘極區段232(3)_B、閘極區段232(4)_B、閘極區段232(5)_B、閘極區段232(6)_B以及閘極區段232(7)_B中的至少大部分具有閘極延伸部的一些實施例中，胞區212(1)與胞區212(2)之間相對於第二方向(Y軸)的邊界(Y邊界)大致在AR 218(1)的底部邊緣與AR 218(2)的頂部邊緣之間的中點處，其中Y邊界對應於胞212(1)的底部邊緣及胞212(2)的頂部邊緣。在一些實施例中，此Y邊界表示ACB區214相對於第二方向(Y軸)的中間。
在一些實施例中，閘極區段，例如閘極區段232(1)及/或閘極區段232(8)，的一或多個例項由隔離虛設閘極(isolation dummy gate；IDG)(未繪示)替換。隔離虛設閘極，諸如自隔離虛設閘極圖案(未繪示)產生的隔離虛設閘極，為包含一或多種介電材料且充當電絕緣結構的介電結構。因此，隔離虛設閘極不為導電的結構，且因此並不充當例如主動電晶體的閘極電極。在一些實施例中，隔離虛設閘極被稱作介電閘極結構。在一些實施例中，隔離虛設閘極為包含於CPODE佈局方案中的結構的實例。在一些實施例中，CPODE為擴散邊緣上連續多晶(continuous poly on diffusion edge)的縮寫字。在一些實施例中，CPODE為氧化物定義邊緣上連續多晶(continuous poly on oxide definition edge)的縮寫字。在一些實施例中，隔離虛設閘極是基於閘極結構作為前驅體。在一些實施例中，隔離虛設閘極藉由以下各者形成：首先形成閘極結構，例如虛設閘極結構，犧牲/移除(例如，蝕刻)閘極結構以形成溝渠，(視情況)移除基底的先前已在閘極結構下的一部
分以使溝渠變深，且接著用一或多種介電材料填充溝渠，使得所得電絕緣結構(亦即，隔離虛設閘極)的實體尺寸類似於被犧牲的前驅體的尺寸，即閘極結構或閘極結構與基底的部分的組合。
在圖2A中，胞區212(1)更包含金屬至源極/汲極區(MD)接觸結構234(2)、金屬至源極/汲極區接觸結構234(3)、金屬至源極/汲極區接觸結構234(4)、金屬至源極/汲極區接觸結構234(5)、金屬至源極/汲極區接觸結構234(6)、金屬至源極/汲極區接觸結構234(7)以及金屬至源極/汲極區接觸結構234(8)的尤其上覆於AR 218(1)的對應部分。胞區212(2)更包含MD接觸結構234(2)、MD接觸結構234(3)、MD接觸結構234(4)、MD接觸結構234(5)、MD接觸結構234(6)、MD接觸結構234(7)以及MD接觸結構234(8)的尤其上覆於AR 218(2)的對應部分。圖2A更包含在MD接觸結構234(2)左側的MD接觸結構234(1)及在MD接觸結構234(8)右側的MD接觸結構234(9)。MD接觸結構234(1)至MD接觸結構234(9)中的每一者的長軸在第二方向(Y軸)上延伸。MD接觸結構234(1)至MD接觸結構234(9)中的每一者的部分包含於FTC區216A中。
MD接觸結構234(1)至MD接觸結構234(9)中的每一者為跨間隙219連續延伸的跨間隙MD接觸結構。在一些實施例中，並非MD接觸結構234(1)至MD接觸結構234(9)中的每一者均為跨間隙MD接觸結構；參見圖2D、圖2G或類似者。
相對於第一方向(X軸)，MD接觸結構234(1)至MD接觸結構234(9)穿插有所述閘極區段對。舉例而言，相對於第一方向(X軸)，MD接觸結構234(4)在所述對閘極區段232(3)_T及閘極區段232(3)_B與所述對閘極區段232(4)_T及閘極區段232(4)_B
之間。
在圖2A中，FTC胞216A更包含實質上(相對於第一方向(X軸))在閘極區段232(2)_T、閘極區段232(3)_T、閘極區段232(4)_T、閘極區段232(5)_T、閘極區段232(6)_T、閘極區段232(7)_T、閘極區段232(2)_B、閘極區段232(3)_B、閘極區段232(4)_B、閘極區段232(5)_B、閘極區段232(6)_B以及閘極區段232(7)_B上方對應地居中的通孔至閘極接觸結構(VG)236。VG 236在閘極區段232(2)_T、閘極區段232(3)_T、閘極區段232(4)_T、閘極區段232(5)_T、閘極區段232(6)_T以及閘極區段232(7)_T上方的例項位於胞區212(1)中。VG 236在閘極區段232(2)_B、閘極區段232(3)_B、閘極區段232(4)_B、閘極區段232(5)_B、閘極區段232(6)_B以及閘極區段232(7)_B上方的例項位於胞區212(2)中。圖2A中的VG 236的各例項並不上覆於AR 218(1)及AR 218(2)中的每一者。相對於AR 218(1)及AR 218(2)中的每一者的在間隙219近端的近側，圖2A中的VG 236的各例項對應地鄰近於AR 218(1)或AR 218(2)的在間隙219遠端的遠側。
VG 236的例項均不在閘極區段232(1)及閘極區段232(8)上方。在一些實施例中，VG 236的例項處於與圖2A中所示不同的位置。在一些實施例中，VG 236的例項的數目與圖2A中所示的不同。
FTC胞216A更包含實質上(相對第一方向(X軸))在MD接觸結構234(3)至MD接觸結構234(7)上方對應地居中的通孔至MD接觸結構(VD)238。VD 238的三個例項在MD接觸結構234(3)、MD接觸結構234(5)以及MD接觸結構234(7)中的每一
者上方。關於MD接觸結構234(3)、MD接觸結構234(5)以及MD接觸結構234(7)中的每一者，VD 238的一個例項在AR 218(1)上方，VD 238的一個例項在間隙219上方，且VD 238的一個例項在AR 218(2)上方。VD 238的四個例項在MD接觸結構234(4)及MD接觸結構234(6)中的每一者上方。關於MD接觸結構234(4)及MD接觸結構234(6)中的每一者，VD 238的一個例項在AR 218(1)上方，VD 238的兩個例項在間隙219上方，且VD 238的一個例項在AR 218(2)上方。VD 238的三個例項部分地在胞212(1)至胞212(1)中的每一者中。
VD 238的例項均不在MD接觸結構234(1)、MD接觸結構234(2)、MD接觸結構234(8)以及MD接觸結構234(9)上方。在一些實施例中，VD 238的例項處於與圖2A中所示不同的位置。在一些實施例中，VD 238的例項的數目與圖2A中所示的不同。
在圖2A中，VD 238的一些例項在間隙219中。在VD 238在間隙219中的例項當中，一些例項相對於第二方向(Y軸)在AR 218(1)的底部邊緣與AR 218(2)的頂部邊緣之間實質上等距，例項的實例包含：VD 238在間隙219中的在MD接觸結構234(3)上方的例項；VD 238在間隙219中的在MD接觸結構234(5)上方的例項；以及VD 238在間隙219中的在MD接觸結構234(3)上方的例項。
在一些實施例中，胞區212(1)與胞區212(2)之間相對於第二方向(Y軸)的邊界(Y邊界)與VD 238在間隙219中的例項相交，所述例項在AR 218(1)的底部邊緣與AR 218(2)的頂部邊緣之間實質上等距，其中Y邊界對應於胞212(1)的底部邊緣及胞
212(2)的頂部邊緣。在一些實施例中，VD 238在間隙219中的在AR 218(1)的底部邊緣與AR 218(2)的頂部邊緣之間實質上等距的例項亦實質上以胞區212(1)與胞區212(2)之間的Y邊界為中心。在一些實施例中，此Y邊界表示ACB區214相對於第二方向(Y軸)的中間。在VD 238在間隙219中的例項當中，一些(1)在共同MD接觸結構上方且(2)實質上等距地與胞區212(1)與胞區212(2)之間相對於第二方向(Y軸)的Y邊界隔開，例項的實例包含：VD 238在間隙219中的在MD接觸結構234(4)上方的例項；及VD 238在間隙219中的在MD接觸結構234(6)上方的例項。在一些實施例中，之間的此Y邊界表示ACB區214相對於第二方向(Y軸)的中間。
在圖2A中，FTC胞216A更包含通孔至PGBM_1st-區段接觸結構(VB)228(1)至通孔至PGBM_1st-區段接觸結構228(6)，其中各者具有在第二方向(Y軸)上延伸的長軸。VB 228(1)至VB 228(3)在胞區212(1)中及AR 218(1)下。VB 228(4)至VB 228(6)在胞區212(2)中及AR 218(2)下。相對於第一方向(X軸)：VB 228(1)及VB 228(4)與MD接觸結構234(3)對準；VB 228(2)及VB 228(5)與MD接觸結構234(5)對準；且VB 228(3)及VB 228(6)與MD接觸結構234(7)對準。VB 228(1)至VB 228(6)中的每一者亦實質上下伏於VD 238的對應例項。
相對於第二方向(Y軸)，VB 228(1)至VB 228(3)中的每一者的長軸的長度與AR 218(1)的短軸的長度大致相同。相對於第二方向(Y軸)，VB 228(4)至VB 228(6)中的每一者的長軸的長度與AR 218(2)的短軸的長度大致相同。在一些實施例中，相對於第
二方向(Y軸)，VB 228(1)至VB 228(6)中的每一者的長軸的長度與AR 218(1)至AR 218(2)中的每一者的短軸的長度大致相同。
VB的例項均不在MD接觸結構234(1)、MD接觸結構234(2)、MD接觸結構234(8)以及MD接觸結構234(9)上方。在一些實施例中，VB 228(4)至VB 228(6)處於與圖2A中所示不同的位置。在一些實施例中，VB的例項的數目與圖2A中所示的不同。
在圖2A中，FTC胞216A更包含在VB下的第一內埋金屬化物(BM_1st)層中的PG區段(PGBM_1st區段)230A。在一些實施例中，取決於藉以製造基於FTC區216A的半導體元件的對應製程節點的編號慣例，BM_1st層為內埋金屬化物層零、BM0，或內埋金屬化物層一、BM1，且對應地，內埋內連線BV_1st(未繪示)的第一層為BVIA0或BVIA1。在圖2A及本文中所揭露的其他佈局圖中，假定BM_1st為BM0且BV_1st為VIA0。
相對於第二方向(Y軸)：PGBM_1st區段230A與VB 228(1)至228(6)中的每一者的至少大部分欠疊；且除PGBM_1st區段230A的頂部邊緣與AR 218(1)的頂部邊界之間的第一非欠疊區域及PGBM_1st區段230A的底部邊緣與AR 218(2)的底部邊緣之間的第二非欠疊區域以外，實質上與ACB區214共同延伸。在一些實施例中，相對於第二方向(Y軸)，PGBM_1st區段230A實質上與ACB區214共同延伸，亦即，PGBM_1st區段230A相對於AR 218(1)至AR 218(2)實質上並不展現非欠疊區域，諸如上文提及的對應第一非欠疊區域及第二非欠疊區域。在一些實施例中，ACB區214經描述為具有內埋PG區段，亦即，PGBM_1st區段230A。
在圖2A中，PGBM_1st區段230A的形狀類似於具有在第一方向(X軸)上延伸的長軸及在第二方向(Y軸)上延伸的短軸的十字。PGBM_1st區段230A的十字形狀具有自其延伸頂部臂與底部臂以及左臂及右臂的中心部分，在本文中被稱作軀幹部分。相對於第二方向(Y軸)，PGBM_1st區段230A的十字形狀的頂部臂及底部臂平行於PGBM_1st區段230A的短軸延伸。相對於第一方向(X軸)，PGBM_1st區段230A的十字形狀的左臂及右臂平行於PGBM_1st區段230A的長軸延伸。相對於頂部臂與底部及左臂與右臂，PGBM_1st區段230A的十字形狀具有在本文中被稱作軀幹部分的中心部分。
相對於第一方向(X軸)及第二方向(Y軸)：PGBM_1st區段230A的十字形狀的頂部臂與閘極區段232(2)_T、閘極區段232(3)_T、閘極區段232(4)_T、閘極區段232(5)_T、閘極區段232(6)_T及閘極區段232(7)_T以及MD接觸結構232(2)至MD接觸結構234(8)欠疊；且PGBM_1st區段230A的十字形狀的底部臂與閘極區段232(2)_B、閘極區段232(3)_B、閘極區段232(4)_B、閘極區段232(5)_B、閘極區段232(6)_B及閘極區段232(7)_B以及MD接觸結構234(2)至MD接觸結構234(8)欠疊。
相對於第一方向(X軸)：PGBM_1st區段230A的左臂與閘極區段232(1)及MD接觸結構234(1)欠疊；且PGBM_1st區段230A的右臂與閘極區段232(8)及MD接觸結構234(9)欠疊。
在一些實施例中，PGBM_1st區段230A的左臂比圖2A中所示更遠地向左延伸至超出MD接觸結構234(1)。在一些實施例中，PGRM_1st區段230A的右臂比圖2A中所示更遠地向右延
伸超出MD接觸結構234(9)。
PGBM_1st區段230A的十字形狀的軀幹部分與MD接觸結構234(2)至MD接觸結構234(8)欠疊。PGBM_1st區段230A的十字形狀的軀幹部分實質上不含欠疊，亦即，實質上並不與閘極區段232(1)、閘極區段232(2)_T及閘極區段232(2)_B、閘極區段232(3)_T及閘極區段232(3)_B、閘極區段232(4)_T及閘極區段232(4)_B、閘極區段232(5)_T及閘極區段232(5)_B、閘極區段232(6)_T及閘極區段232(6)_B、閘極區段232(7)_T及閘極區段232(7)_B以及閘極區段232(8)欠疊。
在圖2A中，關於一些實施例，PGBM_1st區段230A相對於第二方向(Y軸)的中線(Y中線)處於或接近於胞區212(1)與胞區212(2)之間相對於第二方向(Y軸)的邊界(Y邊界)。在一些實施例中，Y邊界對應於胞212(1)的底部邊緣及胞212(2)的頂部邊緣。在一些實施例中，PGBM_1st區段230A的Y中線表示ACB區214相對於第二方向(Y軸)的中間。
關於圖2B，橫截面221B對應於圖2A中的截面線2B-2B'。關於圖2C，橫截面221C對應於圖2A中的截面線2C-2C'。
在圖2B中，AR 218(1)包含在AR 218(1)中的源極/汲極(S/D)區222(1)及源極/汲極區222(2)。相對於原本存在於AR 218(1)的非S/D區域中的正型(P型)及/或負型(N型)摻雜劑的初始(第一)濃度，S/D區222(1)及S/D區222(2)中的每一者具有與第一濃度不同的正型(P型)及/或負型(N型)摻雜劑的第二濃度。同時，源極/汲極(S/D)區222(1)及源極/汲極區222(2)、S/D區222(1)與S/D區222(2)之間的區域224以及閘極區段232(3)包括
電晶體226，其中區域224表示通常被稱作通道區的可逆區。在一些實施例中，電晶體226為FET。在一些實施例中，電晶體226更特定言之為MOSFET。在一些實施例中，電晶體226為除FET以外的一種類型的電晶體。
關於圖2B，無AR存在於間隙219中，亦即，AR 218(1)或AR 218(2)皆不存在於間隙219中。因此，相對於垂直於第一方向(X軸)及第二方向(Y軸)中的每一者的第三方向(例如，Z軸)，圖2B中由AR 218(1)佔據的層在圖2C中示為基底217。
在圖2B中，橫截面221B更包含第一金屬化物(M_1st)層中的導電區段240(1)(M_1st區段)。M_1st區段240(1)處於VD 238的例項上方。M_1st區段240(1)的長軸類似於MD接觸結構234(4)的長軸在第二方向(Y軸)上延伸。M_1st區段240(1)與MD接觸結構234(3)實質上共線。
在圖2C中，橫截面221C更包含處於VD 238的例項上方的M_1st區段240(2)。M_1st區段240(2)的長軸類似於MD接觸結構234(4)的長軸在第二方向(Y軸)上延伸。M_1st區段240(2)與MD接觸結構234(3)實質上共線。在一些實施例中，M_1st區段240(1)及M_1st區段240(2)為較長M_1st區段的部分。
在一些實施例中，取決於藉以製造基於橫截面221B及橫截面221C的半導體元件的對應製程節點的編號慣例，M_1st層為金屬化物層零、M0，或金屬化物層一、M1，且對應地，內連線V_1st(未繪示)的第一層為VIA0或VIA1。在圖2B至圖2C及本文中所揭露的其他橫截面中，假定M_1st為M0且假定V_1st為VIA0。
關於圖2A至圖2C，大小範圍的實例包含以下內容。大
小以VG 236標準化，其中VG 236具有相對於第一方向(X軸)的寬度W_VG及相對於第二方向(Y軸)的高度H_VG。通常，VG 236為實質上正方形。
在一些實施例中，相對於第二方向(Y軸)，AR 218(1)至AR 218(2)中的每一者具有在如下範圍內的高度H_AR：(
((8/3)*H_VG))
H_AR
(
((29/6)*H_VG))。相對於第一方向(X軸)，與對應胞區202(1)至胞區202(2)的大小成比例地設定AR 218(1)至AR 218(2)的大小。
在一些實施例中，相對於第一方向(X軸)，閘極區段232(1)、閘極區段232(2)_T與閘極區段232(2)_B、閘極區段232(3)_T與閘極區段232(3)_B、閘極區段232(4)_T與閘極區段232(4)_B、閘極區段232(5)_T與閘極區段232(5)_B、閘極區段232(6)_T與閘極區段232(6)_B及閘極區段232(7)_T與閘極區段232(7)_B以及閘極區段232(8)中的每一者具有如下寬度W_GS1：W_GS1
((1/4)*W_VG)。
相對於第一方向(X軸)，閘極區段232(1)、閘極區段232(2)_T與閘極區段232(2)_B、閘極區段232(3)_T與閘極區段232(3)_B、閘極區段232(4)_T與閘極區段232(4)_B、閘極區段232(5)_T與閘極區段232(5)_B、閘極區段232(6)_T與閘極區段232(6)_B及閘極區段232(7)_T與閘極區段232(7)_B以及閘極區段232(8)中的兩個緊鄰者之間的距離是均勻的且為大約1.0 CPP，其中CPP為距離量度的單位。在一些實施例中，CCP為接觸式多晶間距(contacted poly pitch)的縮寫字。CPP的值藉由對應半導體製程技術節點的設計規則及尺度判定。在W_GS
((1/4)*W_VG)
的此類實施例中，CPP的實例如下：CPP
(4*W_VG)。
在一些實施例中，相對於第一方向(X軸)，MD接觸結構234(1)至MD接觸結構234(9)中的每一者具有如下寬度V_MD：W_MD
((4/3)*W_VG)。
在一些實施例中，相對於第一方向(X軸)，每一VD 238具有如下寬度V_VD：((13/12)*W_VG)
W_VD。在此類實施例中，相對於第二方向(Y軸)，每一VD 238具有如下高度H_VD：((13/12)*H_VG)
H_VD。
在一些實施例中，相對於第二方向(Y軸)，VB 228(1)至VB 228(6)中的每一者具有在如下範圍內的高度H_VB：(
((8/3)*W_VG))
W_VB
(
((29/6)*H_VG))。在一些實施例中，H_VB
H_AR。
圖2D為根據一些實施例的FTC胞區216D的佈局圖。
圖2E至圖2F為根據一些實施例的基於圖2D的FTC胞區216D的佈局圖的半導體元件中的FTC區的對應橫截面221E及橫截面221F。關於圖2E，橫截面221E對應於圖2D中的截面線2E-2E'。關於圖2F，橫截面221F對應於圖2D中的截面線2F-2F'。
圖2D至圖2F對應地類似於圖2A至圖2C。論述將聚焦於圖2D至圖2F相對於對應圖2A至圖2C的差異，而非聚焦於前者與後者之間的相似性。
不同於圖2A的PGBM_1st區段230A，圖2D的PGBM_1st區段230A為矩形。因此，在一些實施例中，圖2D的PGBM_1st區段230A經描述為具有圖2A的PGBM_1st區段230A的十字形狀的軀幹部分及左臂與右臂但不含圖2A的PGBM_1st區段230A
的十字形狀的頂部臂與底部臂。相對於第二方向(Y軸)，PGBM_1st區段230D的頂部邊緣與AR 218(1)的底部邊緣之間存在間隙，且PGBM_1st區段230D的底部邊緣與AR 218(2)的頂部邊緣之間存在間隙。在一些實施例中，PGBM_1st區段230D經描述為不與AR 218(1)及AR 218(2)中的每一者欠疊。
在圖2D中，關於一些實施例，PGBM_1st區段230D相對於第二方向(Y軸)的中線(Y中線)處於或接近於胞區212(1)與胞區212(2)之間相對於第二方向(Y軸)的邊界(Y邊界)。在一些實施例中，Y邊界對應於胞212(1)的底部邊緣及胞212(2)的頂部邊緣。在一些實施例中，PGBM_1st區段230D的Y中線表示ACB區214相對於第二方向(Y軸)的中間。
不同於圖2A的FTC 216A，圖2D的FTC 216D不包含VB 228(1)至VB 228(6)，而實際上包含饋通通孔(FTV)220。FTV 220在間隙219中且在PGBM_1st區段(230D)上方。FTV 220具有在第一方向(X軸)上延伸的長軸。
在圖2D中，FTC區216更包含MD接觸結構234(10)至MD接觸結構234(13)。
圖2A的MD接觸結構234(4)已由其較短版本(即MD接觸結構234(4)')與MD接觸結構234(10)及MD接觸結構234(12)的組合替換。MD接觸結構234(4)'、MD接觸結構234(10)以及MD接觸結構234(12)實質上共線。圖2A的MD接觸結構234(6)已由其較短版本(即MD接觸結構234(6)')與MD接觸結構234(11)及MD接觸結構234(13)的組合替換。MD接觸結構234(6)'、MD接觸結構234(11)以及MD接觸結構234(13)實質上共線。
相對於第二方向(Y軸)，且與圖2A的接觸結構234(4)及接觸結構234(6)形成對比，MD接觸結構234(4)'及MD接觸結構234(6)'與AR 218(1)交疊但不會實質上延伸超出AR 218(1)的底部邊緣至間隙219中。相對於第二方向(Y軸)，且與圖2A的胞區212(2)內的接觸結構234(4)及接觸結構234(6)的部分形成對比，MD接觸結構234(12)及MD接觸結構234(13)與AR 218(2)交疊但不會實質上延伸超出AR 218(2)的頂部邊緣至間隙219中。
MD接觸結構234(10)及MD接觸結構234(11)在FTV 220上方。相對於第二方向(Y軸)，MD接觸結構234(10)及MD接觸結構234(11)中的每一者與FTV 220交疊但不會實質上延伸超出FTV 220的頂部或底部邊緣。
關於圖2D至圖2F，不與圖2A至圖2C共用的組件的大小範圍的實例包含以下內容。同樣，大小以VG 236標準化。
在一些實施例中，相對於第二方向(Y軸)，FTV 220具有在如下範圍內的高度H_FTV：(
((5/3)*H_VG))
H_FTV
(
((10/3)*H_VG))。在一些實施例中，H_FTV
(31/12)*H_VG)。
在一些實施例中，相對於第一方向(X軸)，FTV 220具有足以與MD接觸結構234(3)、MD接觸結構234(10)、MD接觸結構234(5)、MD接觸結構234(11)以及MD接觸結構234(7)交疊的寬度。在一些實施例中，相對於第一方向(X軸)，FTV 220具有足以實質上向MD接觸結構234(3)的左側延伸至(或超出)MD接觸結構234(2)的左邊緣或另外實質上向MD接觸結構234(2)的左側延伸至(或超出)MD接觸結構234(1)或類似者的寬度。在一些實施例中，相對於第一方向(X軸)，FTV 220具有足以實質上
向MD接觸結構234(7)的右側延伸至(或超出)接觸結構234(8)的右邊緣或另外實質上向MD接觸結構234(8)的右側延伸至(或超出)MD接觸結構234(9)或類似者的寬度。
在圖2D中，關於一些實施例，FTV 220相對於第二方向(Y軸)的中線(Y中線)處於或接近於胞區212(1)與胞區212(2)之間相對於第二方向(Y軸)的邊界(Y邊界)。在一些實施例中，Y邊界對應於胞212(1)的底部邊緣及胞212(2)的頂部邊緣。在一些實施例中，FTV 220的Y中線表示ACB區214相對於第二方向(Y軸)的中間。
在圖2D中，VD 238的一些例項處於間隙219中且在AR 218(1)的底部邊緣與AR 218(2)的頂部邊緣之間相對於第二方向(Y軸)實質上等距，例項的實例包含：VD 238在間隙219中的在MD接觸結構234(3)上方的例項；VD 238在間隙219中的在MD接觸結構234(10)上方的例項；VD 238在間隙219中的在MD接觸結構234(5)上方的例項；VD 238在間隙219中的在MD接觸結構234(11)上方的例項；以及VD 238在間隙219中的在MD接觸結構234(3)上方的例項。
在一些實施例中，胞區212(1)與胞區212(2)之間相對於第二方向(Y軸)的邊界(Y邊界)與VD 238在間隙219中的例項相交，所述例項在AR 218(1)的底部邊緣與AR 218(2)的頂部邊緣之間實質上等距，其中Y邊界對應於胞212(1)的底部邊緣及胞212(2)的頂部邊緣。在一些實施例中，VD 238在間隙219中的在AR 218(1)的底部邊緣與AR 218(2)的頂部邊緣之間實質上等距的例項亦實質上以胞區212(1)與胞區212(2)之間的Y邊界為中心。
在一些實施例中，此Y邊界表示ACB區214相對於第二方向(Y軸)的中間。
在圖2E中，橫截面221E更包含處於VD 238的例項上方的M_1st區段240(3)。M_1st區段240(3)的長軸類似於MD接觸結構234(4)'的長軸在第二方向(Y軸)上延伸。M_1st區段240(3)與MD接觸結構234(3)'實質上共線。
在圖2F中，橫截面221F更包含在VD 238的對應例項上方的M_1st區段240(4)及M_1st區段240(5)。M_1st區段240(4)的長軸類似於MD接觸結構234(3)的長軸在第二方向(Y軸)上延伸。M_1st區段240(5)的長軸類似於MD接觸結構234(10)的長軸在第二方向(Y軸)上延伸。M_1st區段240(4)與MD接觸結構234(3)實質上共線。M_1st區段240(5)與MD接觸結構234(10)實質上共線。在一些實施例中，M_1st區段240(3)及M_1st區段240(5)為較長M_1st區段的部分。
圖2E至圖2F中的每一者以假想(虛線)線展示閘極區段233(2)。閘極區段233(3)是關於圖2M至圖2N且表示閘極區段232(3)的變型。
圖2G為根據一些實施例的FTC胞區216G的佈局圖。
圖2H為根據一些實施例的基於圖2G的FTC胞區216G的佈局圖的半導體元件中的FTC區的橫截面221H。關於圖2H，橫截面221H對應於圖2G中的截面線2H-2H'。類似於圖2D，圖2G中的截面線E-E'對應於圖2E的橫截面221E。
圖2G至圖2H對應地類似於圖2D及圖2F。論述將聚焦於圖2G及圖2H相對於對應圖2D及圖2F的差異，而非聚焦於前
者與後者之間的相似性。
相對於圖2D的FTC 216D，圖2G的FTC 216G更包含通孔至MD(VD)軌道(VDR)242。VDR 242在間隙219中且在PGBM_1st區段(230D)上方。VDR 242的長軸在第一方向(X軸)上延伸。相對於第二方向(Y軸)，VDR 242實質上以FTV 220為中心。在圖2G中，VDR 242基於圖2G相對於圖2D的相似性替換VD 238原本將實質上在間隙219中的例項。
在圖2G中，關於一些實施例，VDR 242相對於第二方向(Y軸)的中線(Y中線)處於或接近於胞區212(1)與胞區212(2)之間相對於第二方向(Y軸)的邊界(Y邊界)。在一些實施例中，Y邊界對應於胞212(1)的底部邊緣及胞212(2)的頂部邊緣。在一些實施例中，FTV 220的Y中線表示ACB區214相對於第二方向(Y軸)的中間。
圖2H以假想(虛線)線繪示閘極區段233(3)。閘極區段233(3)是關於圖2N且表示閘極區段232(3)的變型。
在圖2G中，相對於第二方向(Y軸)，VDR 242的高度(H_VDR)幾乎與高度H_FTV相同。
在圖2H中，橫截面221H更包含在VD 238的對應例項上方的M_1st區段240(6)及M_1st區段240(7)。M_1st區段240(6)的長軸類似於MD接觸結構234(3)的長軸在第二方向(Y軸)上延伸。M_1st區段240(7)的長軸類似於MD接觸結構234(10)的長軸在第二方向(Y軸)上延伸。M_1st區段240(6)與MD接觸結構234(3)實質上共線。M_1st區段240(7)與MD接觸結構234(10)實質上共線。在一些實施例中，M_1st區段240(3)及M_1st區段240(7)
為較長M_1st區段的部分。
關於圖2G至圖2H，不與圖2A至圖2F共用的組件的大小範圍的實例包含以下內容。同樣，大小以VG 236標準化。
在一些實施例中，VDR 242的高度(H_VDR)在如下範圍內：(
((5/6)*H_VG))
H_VDR
(
(5*H_VG))。在一些實施例中，H_VDR
2*H_VG。
在圖2G中，在一些實施例中，相對於第一方向(X軸)，VDR 242具有足以使VDR 242的左邊緣與對應閘極區段232(2)_T及閘極區段232(2)_B的左邊緣大致對準的寬度。在一些實施例中，相對於第一方向(X軸)，VDR 242具有足以使VDR 242的右邊緣與對應閘極區段232(7)_T及閘極區段232(7)_B的右邊緣大致對準的寬度。
在一些實施例中，相對於第一方向(X軸)，VDR 242具有足以實質上向對應閘極區段232(2)_T及閘極區段232(2)_B的左邊緣的左側延伸至(或超出)MD接觸結構234(2)的左邊緣或另外實質上向MD接觸結構234(2)的左側延伸至(或超出)閘極區段232(1)的左邊緣或另外實質上向閘極區段232(1)的左側延伸至(或超出)MD接觸結構234(1)的左邊緣或類似者的寬度。
在一些實施例中，相對於第一方向(X軸)，VDR 242具有足以實質上向對應閘極區段232(7)_T及閘極區段232(7)_B的右邊緣的右側延伸至(或超出)MD接觸結構234(8)的右邊緣或另外實質上向MD接觸結構234(8)的右側延伸至(或超出)閘極區段232(8)的右邊緣或另外實質上向閘極區段232(8)的右側延伸至(或超出)MD接觸結構234(9)的右邊緣或類似者的寬度。
圖2I為根據一些實施例的FTC胞區216I的佈局圖。
圖2I類似於圖2A，且在較低程度上類似於圖2D。關於圖2I，截面線2B-2B'對應於圖2B且截面線2F-2F'對應於圖2F。論述將聚焦於圖2I相對於圖2A的差異，而非聚焦於前者與後者之間的相似性。
相對於圖2D的FTC胞區216A，圖2I的FTC胞區216I更包含圖2D的FTV 220。
圖2J為根據一些實施例的FTC胞區216J的佈局圖。
圖2J類似於圖2I。關於圖2J，截面線2B-2B'對應於圖2B且截面線2H-2H'對應於圖2H。論述將聚焦於圖2J相對於圖2I的差異，而非聚焦於前者與後者之間的相似性。
相對於圖2G的FTC胞區216A，圖2J的FTC胞區216J更包含圖2G的FTV 220及VDR 242。在圖2J中，VDR 242基於圖2J相對於圖2I的相似性替換VD 238原本將實質上在間隙219中的例項。
圖2K為根據一些實施例的FTC胞區216K的佈局圖。
圖2K類似於圖2D。關於圖2K，截面線2E-2E'對應於圖2E且截面線2F-2F'對應於圖2F。論述將聚焦於圖2K相對於圖2D的差異，而非聚焦於前者與後者之間的相似性。
在圖2K的FTC胞區216K中：圖2D的FTC胞區216D的MD接觸結構234(4)'、MD接觸結構234(10)以及MD接觸結構234(12)的組合已由圖2A的MD接觸結構234(4)替換；且圖2D的FTC胞區216D的MD接觸結構234(6)'、MD接觸結構234(11)以及MD接觸結構234(13)的組合已由圖2A的MD接觸結構234(6)
替換。
圖2L為根據一些實施例的FTC胞區216L的佈局圖。
圖2L類似於圖2K。關於圖2L，截面線2E-2E'對應於圖2E且截面線2H-2H'對應於圖2H。論述將聚焦於圖2L相對於圖2K的差異，而非聚焦於前者與後者之間的相似性。
在圖2L的FTC胞區216L中：圖2G的FTC胞區216G的MD接觸結構234(4)'、MG接觸結構234(10)以及MD接觸結構234(12)的組合已由圖2A的MG接觸結構234(4)替換；且圖2G的FTC胞區216G的MG接觸結構234(6)'、MG接觸結構234(11)以及MG接觸結構234(13)的組合已由圖2A的MG接觸結構234(6)替換。在圖2L中，VDR 242基於圖2L相對於圖2K的相似性替換VD 238原本將實質上在間隙219中的例項。
圖2M為根據一些實施例的FTC胞區216M的佈局圖。
圖2M類似於圖2K。關於圖2M，截面線2E-2E'對應於圖2E且截面線2F-2F'對應於圖2F。論述將聚焦於圖2M相對於圖2K的差異，而非聚焦於前者與後者之間的相似性。
在圖2M中，所述對閘極區段232(2)_T與閘極區段232(2)_B、閘極區段232(3)_T與閘極區段232(3)_B、閘極區段232(4)_T與閘極區段232(4)_B、閘極區段232(5)_T與閘極區段232(5)_B、閘極區段232(6)_T與閘極區段232(6)_B以及閘極區段232(7)_T與閘極區段232(7)_B已由對應閘極區段233(3)、閘極區段233(4)、閘極區段233(5)、閘極區段233(6)、閘極區段233(7)以及閘極區段233(8)替換。閘極區段233(3)、閘極區段233(4)、閘極區段233(5)、閘極區段233(6)、閘極區段233(7)以及閘極區段233(8)
中的每一者跨AR 218(1)、間隙219以及AR 218(2)連續延伸。此外，圖2M中的閘極區段的寬度實質上寬於圖2K中的閘極區段的寬度，如下文所論述。
關於圖2M，不與圖2A至圖2L共用的組件的大小範圍的實例包含以下內容。同樣，大小以VG 236標準化。
在一些實施例中，相對於第一方向(X軸)，閘極區段233(1)至閘極區段233(8)中的每一者具有如下寬度W_GS2：W_GS2
((11/6)*W_VG)。相對於第一方向(X軸)，在W_GS
((11/6)*W_VG)的此類實施例中，CPP的實例如下：CPP
((35/6)*W_VG)。
圖2N為根據一些實施例的FTC胞區216N的佈局圖。
圖2N類似於圖2M，且在較低程度上類似於圖2G。圖2N中的截面線E-E'對應於圖2E的橫截面221E，且圖2N中的截面線H-H'對應於圖2H的橫截面221H。相對於圖2M的FTC 216M，圖2N的FTC 216N更包含圖2G的VDR 242。在圖2N中，VDR 242基於圖2N相對於圖2M的相似性替換VD 238原本將實質上在間隙219中的例項。
圖2O為根據一些實施例的佈局圖。
在圖2O中，圖2D的FTC胞區216D相對於第一方向(X軸)彼此鄰接。
圖2P為根據一些實施例的佈局圖。
在圖2P中，虛設類比胞244相對於第一方向(X軸)鄰接於圖2D的FTC胞區216D的兩個例項之間。
圖2Q為根據一些實施例的佈局圖。
在圖2Q中，主動類比胞246相對於第一方向(X軸)鄰
接於圖2D的FTC胞區216D的兩個例項之間。
圖2R為根據一些實施例的佈局圖。
圖2R繪示圖2D的FTC胞區216D的變型216'，其中FTC胞區216D'相對於第一方向(X軸)實質上寬於FTC胞區216D。
圖2T為根據一些實施例的佈局圖。
在圖2T中，圖2D的FTC胞區216D的三個例項相對於第二方向(Y軸)彼此鄰接地堆疊。
圖3為根據一些實施例的製造半導體元件的方法的流程圖300。
根據一些實施例，流程圖(流程圖)300的方法可例如使用EDA系統500(圖5，下文論述)及IC製造系統600(圖6，下文論述)實施。可根據流程圖300的方法製造的半導體元件的實例包含圖1的半導體元件、基於本文中所揭露的佈局圖的半導體元件、基於本文中所揭露的橫截面的半導體元件或類似物。
在圖3中，流程圖300的方法包含區塊302至區塊304。在區塊302處，產生佈局圖，所述佈局圖尤其包含本文中所揭露的佈局圖中的一或多者或類似者。根據一些實施例，區塊302可例如使用EDA系統500(圖5，下文論述)實施。流程自區塊302進行至區塊304。
在區塊304處，基於佈局圖，(A)進行一或多個微影曝光或(B)製造一或多個半導體光罩或(C)製造半導體元件層中的一或多個組件中的至少一者。參見下文圖6中的IC製造系統600的以下論述。
圖4為根據一些實施例的製造半導體元件的方法的流程
圖400。
根據一些實施例，流程圖400的方法可例如使用IC製造系統600(圖6，下文論述)實施。可根據流程圖400的方法製造的半導體元件的實例包含圖1的半導體元件、基於本文中所揭露的佈局圖的半導體元件、基於本文中所揭露的橫截面的半導體元件或類似物。
方法400包含區塊410至區塊432。在區塊410處，形成基底。基底的實例為圖2C的基底217或類似物。流程自區塊410進行至區塊412。
在區塊412處，在基底的對應區域中形成第一主動區(AR)及第二主動區(AR)。AR的實例包含圖2A至圖2N的AR 218(1)至AR 218(2)或類似者。流程自區塊412進行至區塊414。
在區塊414處，在第一AR及第二AR中的位置中形成包含AR的摻雜區域的S/D區，其中對應S/D區之間的第二區域為通道區。ARs的實例包含圖2B的S/D區222(1)至S/D區222(2)或類似者。通道區的實例為圖2B的通道區224或類似者。流程自區塊414進行至區塊416。
在區塊416處，在基底的第一側上方及對應通道區上方形成共線的第一閘極區段與第二閘極區段的對。閘極區段的實例包含圖2A的形成於基底217的前側上的232(2)_T與232(2)_B、232(3)_T與232(3)_B、232(4)_T與232(4)_B、232(5)_T與232(5)_B、232(6)_T與232(6)_B以及232(7)_T與232(7)_B的對或類似者。
在一些實施例中，形成單個較長閘極區段而非第一閘極區段與第二閘極區段的對中的每一者。單個閘極區段在第一AR及
第二AR中的每一者上方且連續延伸穿過第一AR與第二AR之間的間隙。單個較長閘極區段的實例包含圖2M至圖2N的閘極區段233(2)至閘極區段233(7)或類似者。在此類實施例中，閘極區段中的每一者相對於第一方向(X軸)實質上較寬。較寬閘極區段的實例包含圖2M至圖2N的閘極區段233(1)至閘極區段233(8)或類似者。流程自區塊416進行至區塊418。
在區塊418處，在基底的第一側上方及對應S/D區上方形成MD接觸結構。MD接觸結構中的每一者在第一AR及第二AR中的每一者上方且連續延伸穿過第一AR與第二AR之間的間隙。
MD接觸結構的實例包含圖2A的形成於基底217的前側上的MD接觸結構234(2)至MD接觸結構234(8)或類似者。
在一些實施例中，MD接觸結構中的一些但並非所有用三個較短MD接觸結構替換，其中較短MD接觸結構中的第一者在第一AR上方；較短MD接觸結構中的第二者在第一AR與第二AR之間的間隙的一部分上方；且較短MD接觸結構中的第三者在第二AR上方。較短MD接觸結構中的第一者的實例為圖2D及圖2G的MD接觸結構234(4)'及MD接觸結構234(6)或類似者。較短MD接觸結構中的第二者的實例為圖2D及圖2G的MD接觸結構234(10)及MD接觸結構234(11)或類似者。較短MD接觸結構中的第三者的實例為圖2D及圖2G的MD接觸結構234(12)及MD接觸結構234(13)或類似者。流程自區塊418進行至區塊420。
在區塊420處，在對應閘極區段上方形成VG。VG的實例包含圖2A中的VG 236的例項或類似者。流程自區塊420進行
至區塊422。
在區塊422處，在對應MD接觸結構上方形成VD。VD的實例包含圖2A中的VD 238的例項或類似者。區塊422的結果為工件的第一版本。
基於工件的第一版本，適當的進一步處理產生圖2A的FTC區216A、圖2D的FTC區216D、圖2G的FTC區216G、圖2I的FTC區216I、圖2J的FTC區216J、圖2K的FTC區216K、圖2L的FTC區216L、圖2M的FTC區216M以及圖2N的FTC區216N中的任一者。流程自區塊422進行至區塊424。
在區塊424處，在第一AR與第二AR之間的間隙中在對應MD接觸結構上方形成VDR。間隙的實例為圖2A、圖2D、圖2G以及圖2I至圖2N中的間隙219或類似者。VDR的實例為圖2G、圖2H、圖2J、圖2L以及圖2N中的VDR 230或類似者。區塊424的結果為工件的第二版本。
基於工件的第二版本，適當的進一步處理產生圖2G的FTC區216G、圖2H的FTC區216H、圖2J的FTC區216J以及圖2N的FTC區216N中的任一者。流程自區塊424進行至區塊426。
在區塊426處，使工件反轉。在區塊426之前，工件的第一側朝向上方且工件的第二側朝向下方。在區塊426之後，工件的第二側朝向上方且工件的第一側朝向下方。包含區塊426以更佳地採用重力對一些製程的態樣的效應。流程自區塊426進行至區塊428。
在一些實施例中，流程繞過區塊428，使得流程自區塊424
進行至區塊428，如由替代流程箭頭450所指示。
在區塊428處，在基底的第二側上方形成VB。若流程的路徑包含區塊426，則VB形成於對應S/D區上方。若流程的路徑不包含區塊426，則VB形成於對應S/D區下。VB的實例包含圖2A、圖2I以及圖2J的VB 228(1)至VB 228(6)或類似者。流程自區塊428進行至區塊430。
在區塊430處，在第一AR與第二AR之間的間隙中形成FTV。若流程的路徑包含區塊426，則FTV形成於對應MD接觸結構上方。若流程的路徑不包含區塊426，則FTV形成於對應MD接觸結構下。FTV的實例包含圖2D、圖2G以及圖2I至圖2N的FTV 220或類似者。
在一些實施例中，FTV相對於第二方向(Y軸)的中線(Y中線)處於或接近於其中第一(例如，212(1)或類似者)類比胞區與第二(212(2)或類似者)類比胞區鄰接的位置。FTV(例如，220或類似者)的Y中線處於或接近於ACB區(例如，圖2A、圖2D、圖2G、圖2I至圖2N中的214或類似者)的中間。流程自區塊430進行至區塊432。
在區塊432處，至少在第一AR與第二AR之間的間隙中形成PGBM_1st區段。若流程的路徑包含區塊426，則PGBM_1st區段形成於對應MD接觸結構及/或VB上方。若流程的路徑不包含區塊426，則PGBM_1st區段形成於對應MD接觸結構及/或VB下。
在一些實施例中，PGBM_1st區段相對於第二方向(Y軸)的中線(Y中線)處於或接近於其中第一(例如，212(1)或類似者)
類比胞區與第二(212(2)或類似者)類比胞區鄰接的位置。PGBM_1st區段(例如，230A、230D或類似者)的Y中線處於或接近於ACB區(例如，圖2A、圖2D、圖2G、圖2I至圖2N中的214或類似者)的中間。
在一些實施例中，PGBM_1st區段為相對於第二方向(Y軸)的較高類型的PGBM_1st區段，其與第一AR及第二AR交疊/欠疊。較高PGBM_1st區段的實例包含圖2A及圖2I至圖2J中的PGBM_1st區段230A或類似者。在一些實施例中，PGBM_1st區段為相對於第二方向(Y軸)的較短類型的PGBM_1st區段，其不會與第一AR及第二AR交疊/欠疊。較短PGBM_1st區段的實例包含圖2D、圖2G以及圖2K至圖2N中的PGBM_1st區段230D或類似者。
在一些實施例中，流程繞過區塊424，使得流程自區塊422進行至區塊426，如由替代流程箭頭452所指示。在一些實施例中，流程繞過區塊424至區塊426，使得流程自區塊422進行至區塊428，如由替代流程箭頭454所指示。基於包含替代流程箭頭452或替代流程箭頭454的流動路徑，適當的進一步處理產生圖2A的FTC區216A、圖2D的FTC區216D、圖2I的FTC區216I、圖2K的FTC區216K以及圖2M的區216M中的任一者。
在一些實施例中，流程繞過區塊424至區塊428，使得流程自區塊422進行至區塊430，如由替代流程箭頭456所指示。基於包含替代流程箭頭456的流動路徑，適當的進一步處理產生圖2D的FTC區216D、圖2K的FTC區216K以及圖2M的FTC區216M中的任一者。
在一些實施例中，流程繞過區塊430，使得流程自區塊428進行至區塊432，如由替代流程箭頭458所指示。在一些實施例中，流程繞過區塊424至區塊426，使得流程自區塊422進行至區塊428，如由替代流程箭頭454所指示。基於包含替代流程箭頭458的流動路徑，適當的進一步處理產生圖2A的FTC區216A。
圖5為根據一些實施例的電子設計自動化(EDA)系統500的方塊圖。
在一些實施例中，EDA系統500包含APR系統。在一些實施例中，EDA系統500為包含硬體處理器502及非暫時性電腦可讀儲存媒體504的通用計算元件。儲存媒體504尤其經編碼具有，亦即儲存，電腦程式碼506，亦即可執行指令集。藉由硬體處理器502執行指令506(至少部分地)表示實施根據一或多個實施例的例如圖3至圖4的方法(在下文中，所提及的製程及/或方法)中的一部分或全部的EDA工具。儲存媒體504尤其儲存本文中所揭露的佈局圖、其他類似者。
處理器502經由匯流排508電耦接至電腦可讀取儲存媒體504。處理器502藉由匯流排508進一步電耦接至I/O介面510。網路介面512經由匯流排508進一步電連接至處理器502。網路介面512連接至網路514，使得處理器502及電腦可讀儲存媒體504能夠經由網路514連接至外部元件。處理器502經組態以執行編碼於電腦可讀儲存媒體504中的電腦程式碼506，以便使得系統500可用以進行所提及製程及/或方法的一部分或所有。在一或多個實施例中，處理器502為中央處理單元(CPU)、多處理器、分佈式處理系統、特殊應用積體電路(application specific integrated
circuit；ASIC)及/或合適的處理單元。
在一或多個實施例中，電腦可讀儲存媒體504為電子系統、磁性系統、光學系統、電磁系統、紅外系統及/或半導體系統(或裝置或元件)。舉例而言，電腦可讀儲存媒體504包含半導體或固態記憶體、磁帶、可抽換式電腦磁碟、隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read-only memory；ROM)、硬磁碟及/或光碟。在使用光碟的一或多個實施例中，電腦可讀儲存媒體504包含緊密光碟唯讀記憶體(compact disk-read only memory；CD-ROM)、緊密光碟-讀取/寫入(compact disk-read/write；CD-R/W)，及/或數位視訊光碟(digital video disc；DVD)。
在一或多個實施例中，儲存媒體504儲存電腦程式碼506，電腦程式碼506經組態以使得系統500(其中此類執行(至少部分地)表示EDA工具)將可用於執行所提及製程及/或方法的一部分或全部。在一或多個實施例中，儲存媒體504另外儲存便於執行所提及的製程及/或方法的一部分或全部的資訊。在一或多個實施例中，儲存媒體504儲存包含如本文所揭露的此類標準胞的標準胞的庫507。在一些實施例中，儲存媒體504儲存一或多個佈局圖511。
EDA系統500包含I/O介面510。I/O介面510耦接至外部電路。在一或多個實施例中，I/O介面510包含用於將資訊及命令傳達至處理器502的鍵盤、小鍵盤、滑鼠、軌跡球、軌跡墊、觸控式螢幕，及/或游標方向按鍵。
EDA系統500更包含耦接至處理器502的網路介面512。網路介面512允許系統500與網路514通信，一或多個其他電腦
系統連接至所述網路514。網路介面512包含無線網路介面，諸如藍牙、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如乙太網路、USB或IEEE-1364。在一或多個實施例中，所提及的製程及/或方法的一部分或全部實施於兩個或多於兩個系統500中。
系統500經組態以經由I/O介面510接收資訊。經由I/O介面510接收的資訊包含供由處理器502處理的指令、資料、設計規則、標準胞的庫及/或其他參數中的一或多者。資訊經由匯流排508傳送至處理器502。EDA系統500經組態以經由I/O介面510接收與使用者介面(UI)相關的資訊。資訊作為UI 542儲存於電腦可讀媒體504中。
在一些實施例中，所提及的製程及/或方法的一部分或全部實施為供由處理器執行的獨立軟體應用程式。在一些實施例中，所提及的製程及/或方法的一部分或全部實施為軟體應用程式，所述軟體應用程式為額外軟體應用程式的一部分。在一些實施例中，所提及的製程及/或方法的一部分或全部實施為軟體應用程式的插件。在一些實施例中，所提及的製程及/或方法中的至少一者實施為軟體應用程式，所述軟體應用程式為EDA工具的一部分。在一些實施例中，所提及的製程及/或方法的一部分或全部實施為軟體應用程式，所述軟體應用程式由EDA系統500使用。在一些實施例中，使用諸如可購自鏗騰電子科技有限公司(CADENCE DESIGN SYSTEMS,Inc.)的VIRTUOSO®或另一合適的佈局產生工具來產生包含標準胞的佈局。
在一些實施例中，製程實現為儲存於非暫時性電腦可讀記錄媒體中的程式的功能。非暫時性電腦可讀記錄媒體的實例包
含但不限於外部/可抽換式及/或內部/內置式儲存器或記憶體單元，例如光碟(諸如DVD)、磁碟(諸如硬碟)、半導體記憶體(諸如ROM)、RAM、記憶體卡及類似物中的一或多者。
圖6為根據一些實施例的積體電路(IC)製造系統600及與其相關聯的IC製造流程的方塊圖。
基於由圖5A的區塊502產生的佈局圖，IC製造系統600實施圖5A的區塊504，其中使用製造系統600製造(A)一或多個半導體光罩或(B)初期半導體積體電路的層中的至少一個組件中的至少一者。在一些實施例中，圖4的區塊514由IC製造系統600實施以便執行圖3的區塊304。
在圖6中，IC製造系統600包含實體，諸如設計室620、光罩室640以及IC製造廠/製造器(「工廠」)650，其在與製造IC元件660相關的設計、開發以及製造循環及/或服務中彼此相互作用。系統600中的實體藉由通信網路連接。在一些實施例中，通信網路為單個網路。在一些實施例中，通信網路為多種不同網路，諸如企業內部網路及網際網路。通信網路包含有線及/或無線通信通道。每一實體與其他實體中的一或多者相互作用且將服務供應至其他實體中的一或多者及/或自其他實體中的一或多者接收服務。在一些實施例中，單個更大公司擁有兩個或多於兩個設計室620、光罩室640以及IC工廠650。在一些實施例中，兩個或多於兩個設計室620、光罩室640以及IC工廠650共存於公共設施中且使用公共資源。
設計室(或設計組)620產生IC設計佈局622。IC設計佈局622包含為IC元件660設計的多種幾何圖案。幾何圖案對應
於構成將被製造的IC元件660的各種組件的金屬層、氧化物層或半導體層的圖案。多個層組合以形成多個IC特徵。舉例而言，IC設計佈局圖622的一部分包含待形成於半導體基底(諸如矽晶圓)以及安置於所述半導體基底上的多個材料層中的多個IC特徵，諸如主動區、閘極電極、源極以及汲極、層間內連線的金屬線或通孔，以及接合墊的開口。源極/汲極區可個別地或共同地取決於上下文指代源極或汲極。設計室620實施恰當設計程序以形成IC設計佈局622。設計程序包含邏輯設計、實體設計或置放及佈線中的一或多者。IC設計佈局622呈現於具有幾何圖案的資訊的一或多個資料檔案中。舉例而言，IC設計佈局622以GDSII檔案格式或DFII檔案格式表現。
光罩室630包含資料準備632及光罩製造634。光罩室640使用IC設計佈局622來製造一或多個光罩，所述一或多個光罩待用於根據IC設計佈局622製造IC元件660的多個層。光罩室630執行光罩資料準備632，其中IC設計佈局622被轉譯成代表性資料檔案(「representative data file；RDF」)。光罩資料準備632將RDF供應至光罩製造634。光罩製造634包含光罩寫入器。光罩寫入器將RDF轉換為諸如光罩(光罩)或半導體晶圓的基底上的影像。設計佈局由光罩資料準備632操縱以遵從光罩寫入器的特定特性及/或IC工廠650的要求。在圖6中，將光罩資料準備632、光罩製造634以及光罩635繪示為分離元件。在一些實施例中，光罩資料準備632及光罩製造634統稱為光罩資料準備。
在一些實施例中，光罩資料準備632包含光學近接校正(optical proximity correction；OPC)，其使用微影增強技術來補償
影像誤差，諸如可由繞射、干擾、其他製程效應及其類似者引起的彼等影像誤差。OPC調整IC設計佈局622。在一些實施例中，光罩資料準備632包含其他解析度增強技術(resolution enhancement technique；RET)，諸如離軸照明、亞解析度輔助特徵、相移光罩、其他合適的技術，及類似者或其組合。在一些實施例中，進一步使用反向微影技術(inverse lithography technology；ILT)，其將OPC視為反向成像問題。
在一些實施例中，光罩資料準備632包含光罩規則檢查器(mask rule checker；MRC)，其檢查IC設計佈局，所述IC設計佈局在OPC中已藉由一組光罩產生規則經受處理，所述光罩產生規則含有特定幾何及/或連接限制以確保充足裕度，從而考慮半導體製造製程的可變性及類似者。在一些實施例中，MRC在光罩製造634期間修改IC設計佈局以補償侷限性，其可復原由OPC執行的修改的部分以便符合光罩產生規則。
在一些實施例中，光罩資料準備632包含模擬將由IC工廠650實施以製造IC元件660的處理的微影製程檢查(lithography process checking；LPC)。LPC基於IC設計佈局622模擬此處理以製造模擬製造元件，諸如IC元件660。LPC模擬中的處理參數可包含與IC製造週期的各種製程相關聯的參數、與製造IC所使用的工具相關聯的參數，及/或製造製程的其他態樣。LPC考慮多個因素，諸如空間影像對比度、聚焦深度(「depth of focus；DOF」)、光罩誤差增強因子(「mask error enhancement factor；MEEF」)、其他合適因素，及類似者或其組合。在一些實施例中，在模擬製造的元件已藉由LPC製造之後，若模擬元件在形狀上並不足夠緊密以
滿足設計規則，則OPC及/或MRC重複以進一步優化IC設計佈局622。
出於清晰性的目的，已簡化對光罩資料準備632的以上描述。在一些實施例中，光罩資料準備632包含諸如邏輯操作(logic operation；LOP)的額外特徵以根據製造規則修改IC設計佈局。另外，應用於IC設計佈局622的製程在資料準備632期間可以各種不同次序執行。
在光罩資料準備632之後及在光罩製造634期間，基於經修改IC設計佈局製造光罩635或一組光罩。在一些實施例中，電子束(e-beam)或多個e束的機構用於基於經修改IC設計佈局在光罩上形成圖案。以各種技術形成光罩。在一些實施例中，光罩使用二進位技術形成。在一些實施例中，光罩圖案包含不透明區及透明區。用於曝光已塗佈於晶圓上的影像敏感材料層(例如，光阻)的輻射束，諸如紫外(UV)光束，藉由不透明區阻擋且穿透透明區。在一個實例中，二進位光罩包含透明基底(例如，熔融石英)及塗佈於光罩的不透明區中的不透明材料(例如，鉻)。在另一實例中，光罩使用相移技術形成。在相移光罩(phase shift mask；PSM)中，形成於光罩上的圖案中的多個特徵經組態以具有恰當相位差，以提高解析度及成像品質。在各種實例中，相移光罩為衰減PSM或交替PSM。藉由光罩製造634產生的光罩用於各種製程。舉例而言，此類光罩用於離子植入製程以在半導體晶圓中形成各種摻雜區，用於蝕刻製程以在半導體晶圓中形成各種蝕刻區，及/或用於其他適合的製程。
IC工廠650為IC製造企業，其包含用於製造各種不同
IC產物的一或多個製造設施。在一些實施例中，IC工廠650為半導體鑄造廠。舉例而言，可能存在用於多種IC產物的前端製造(前段製程(front-end-of-line；FEOL)製造)的製造設施，而第二製造設施可為IC產物的內連線及封裝供應後端製造(後段製程(back-end-of-line；BEOL製造)，且第三製造設施可為鑄造廠企業供應其他服務。
IC工廠650使用藉由光罩室640製造的一或多個光罩來使用製造工具652製造IC元件660。因此，IC工廠650至少間接地使用IC設計佈局622來製造IC元件660。在一些實施例中，半導體晶圓653藉由IC工廠650使用一或多個光罩635製造以形成IC元件660。半導體晶圓653包含矽基底或上面形成有材料層的其他恰當基底。半導體晶圓更包含多個摻雜區、介電特徵、多層內連線及類似者(形成於後續製造步驟處)中的一或多者。
在一些實施例中，半導體元件包含：第一主動區(AR)及第二主動區(AR)，具有在第一方向上延伸的長軸且對應地包含於相對於垂直於第一方向的第二方向鄰接的第一類比胞區及第二類比胞區中，其中第一類比胞區與第二類比胞區鄰接的區(類比胞邊界(ACB)區)自約第一AR的頂部邊界延伸至約第二AR的底部邊界；閘極區段對，每一對包含對應地在第一AR及第二AR上方的共線的第一閘極區段及第二閘極區段，第一閘極區段及第二閘極區段在第二方向上延伸；金屬至源極/汲極區(MD)接觸結構，對應地在第一AR及第二AR上方且穿插有閘極區段對，MD接觸結構中的至少一些為跨第一AR與第二AR之間的間隙持續延伸以上覆於第一AR及第二AR中的每一者的跨間隙MD接觸結構；
通孔至PGBM_1st-區段接觸結構(VB)，具有在第二方向上延伸的長軸，VB對應地在第一AR或第二AR下，每一VB的長軸以及第一AR及第二AR中的每一者的短軸具有大約相同長度；以及在VB下的第一內埋金屬化物(BM_1st)層中PG區段(PGBM_1st區段)，PGBM_1st區段與VB中的每一者的大部分欠疊，PGBM_1st區段相對於第二方向的中線(Y中線)處於或接近於其中第一類比胞區與第二類比胞區鄰接的位置，PGBM_1st區段的Y中線處於或接近於ACB區的中間。
在一些實施例中，半導體元件更包含：通孔至閘極接觸結構(VG)，對應地在第一閘極區段及第二閘極區段上方；VG並不上覆於第一AR及第二AR；及相對於第一AR及第二AR的在間隙近端的近側，VG鄰近於對應第一AR及第二AR的在間隙遠端的遠側。
在一些實施例中，半導體元件更包含：饋通通孔(FTV)，在第一方向上延伸，在間隙中且在PGBM_1st區段上方。
在一些實施例中，跨間隙MD接觸結構亦上覆於FTV。
在一些實施例中，半導體元件更包含：通孔至MD(VD)軌道(VDR)，在第一方向上延伸，在間隙中且對應地在跨間隙MD接觸結構上方。
在一些實施例中，相對於第二方向，VDR實質上以FTV為中心。
在一些實施例中，跨間隙MD接觸結構亦上覆於VDR。
在一些實施例中，相對於第一方向，VB與跨間隙MD接觸結構對應地對準。
在一些實施例中，半導體元件包含：第一主動區(AR)及第二主動區，具有在第一方向上延伸的長軸且對應地包含於相對於垂直於第一方向的第二方向鄰接的第一類比胞區及第二類比胞區中，其中第一類比胞區與第二類比胞區鄰接的區(類比胞邊界(ACB)區)自約第一AR的頂部邊界延伸至約第二AR的底部邊界；閘極區段對，每一對包含對應地在第一AR及第二AR上方的共線的第一閘極區段及第二閘極區段，第一閘極區段及第二閘極區段在第二方向上延伸；第一金屬至源極/汲極區(MD)接觸結構，對應地在第一AR及第二AR上方且穿插有閘極區段對，第一MD接觸結構中的至少一些為跨第一AR與第二AR之間的間隙持續延伸以上覆於第一AR及第二AR中的每一者的跨間隙MD接觸結構；饋通通孔(FTV)，在第一方向上延伸，在間隙中且在MD接觸結構下，FTV相對於第二方向的中線(Y中線)處於或接近於其中第一類比胞區與第二類比胞區鄰接的位置，FTV的Y中線處於或接近於ACB區的中間；以及在FTV下的第一內埋金屬化物(BM_1st)層中的PG區段(PGBM_1st區段)。
在一些實施例中，PGBM_1st區段不與第一AR及第二AR中的每一者欠疊。
在一些實施例中，跨間隙MD接觸結構亦上覆於FTV。
在一些實施例中，半導體元件更包含：通孔至MD(VD)軌道(VDR)，在第一方向上延伸，在間隙中且對應地在跨間隙MD接觸結構上方。
在一些實施例中，跨間隙MD接觸結構亦上覆於VDR。
在一些實施例中，相對於第二方向，VDR實質上以FTV
為中心。
在一些實施例中，相對於第一方向，第一閘極區段及第二閘極區段中的每一者與MD接觸結構中的每一者的寬度實質上相同。
在一些實施例中，半導體元件更包含：通孔至閘極接觸結構(VG)，對應地在第一閘極區段及第二閘極區段上方；VG並不上覆於第一AR及第二AR；及相對於第一AR及第二AR的在間隙近端的近側，VG鄰近於對應第一AR及第二AR的在間隙遠端的遠側。
在一些實施例中，半導體元件更包含：第二MD接觸結構，對應地在FTV上方但不在第一AR及第二AR中的每一者上方。
在一些實施例中，(形成半導體元件的)方法包含：在基底中形成第一主動區(AR)及第二主動區(AR)，第一AR及第二AR具有在第一方向上延伸的長軸且對應地包含於相對於垂直於第一方向的第二方向鄰接的第一類比胞區及第二類比胞區中，其中第一類比胞區與第二類比胞區鄰接的區(類比胞邊界(ACB)區)自約第一AR的頂部邊界延伸至約第二AR的底部邊界；形成閘極區段對，每一對包含對應地在第一AR及第二AR上方的共線的第一閘極區段及第二閘極區段，第一閘極區段及第二閘極區段在第二方向上延伸；形成對應地在第一AR及第二AR上方且穿插有閘極區段對從而產生第一工件的金屬至源極/汲極區(MD)接觸結構，形成MD接觸結構包含形成MD接觸結構中的至少一些作為跨第一AR與第二AR之間的間隙持續延伸以上覆於第一AR及第二
AR中的每一者的跨間隙MD接觸結構；形成對應地在第一AR或第二AR下的通孔至PGBM_1st-區段接觸結構(VB)，VB具有在第二方向上延伸的長軸，每一VB的長軸以及第一AR及第二AR中的每一者的短軸具有大約相同長度；以及在VB下的第一內埋金屬化物(BM_1st)層中形成PG區段(PGBM_1st區段)，PGBM_1st區段與VB中的每一者的大部分欠疊，PGBM_1st區段相對於第二方向的中線(Y中線)處於或接近於其中第一類比胞區與第二類比胞區鄰接的位置，PGBM_1st區段的Y中線處於或接近於ACB區的中間。
在一些實施例中，第一閘極區段及第二閘極區段以及MD接觸結構相對於垂直於第一方向及第二方向的第三方向在基底的第一側上；方法更包含在形成VB之前，使第一工件相對於垂直於第一方向及第二方向的第三方向反轉；以及相對於第三方向，VB及PGBM_1st區段在基底的第二側上。
在一些實施例中，方法更包含：在形成VB之前，形成對應地在第一閘極區段及第二閘極區段上方的通孔至閘極接觸結構(VG)；VG並不上覆於第一AR及第二AR；及相對於第一AR及第二AR的在間隙近端的近側，VG鄰近於對應第一AR及第二AR的在間隙遠端的遠側。
在一些實施例中，方法更包含：形成在第一方向上延伸的饋通通孔(FTV)，所述FTV在間隙中且在PGBM_1st區段上方。
在一些實施例中，方法更包含：形成對應地在跨間隙MD接觸結構上方的通孔至MD(VD)軌道(VDR)，所述VDR在第一方向上延伸且在間隙中。
在一些實施例中，形成VDR包含：相對於第二方向，使VDR實質上以FTV為中心。
在一些實施例中，形成VB包含：相對於第一方向，使VB對應地與跨間隙MD接觸結構對準。
在一些實施例中，形成第一AR及第二AR包含：形成包含第一AR及第二AR的摻雜第一區域的源極/汲極(S/D)區，其中第一AR及第二AR的對應地在S/D區之間的第二區域為通道區。
在一些實施例中，(形成包含具有內埋電力柵格(PG)區段的類比胞邊界內埋金屬化物(ACB)區的半導體元件的)方法包含：在基底中形成第一主動區(AR)及第二主動區(AR)，第一AR及第二AR具有在第一方向上延伸的長軸且對應地包含於相對於垂直於第一方向的第二方向鄰接的第一類比胞區及第二類比胞區中，ACB區自約第一AR的頂部邊界延伸至約第二AR的底部邊界；形成閘極區段對，每一對包含對應地在第一AR及第二AR上方的共線的第一閘極區段及第二閘極區段，第一閘極區段及第二閘極區段在第二方向上延伸；形成對應地在第一AR及第二AR上方且穿插有閘極區段對從而產生第一工件的第一金屬至源極/汲極區(MD)接觸結構，形成第一MD接觸結構包含形成第一MD接觸結構中的至少一些作為跨第一AR與第二AR之間的間隙持續延伸以上覆於第一AR及第二AR中的每一者的跨間隙MD接觸結構；形成在第一方向上延伸的饋通通孔(FTV)，FTV在間隙中；以及在FTV下的第一內埋金屬化物(BM_1st)層中形成PG區段(PGBM_1st區段)。
在一些實施例中，第一閘極區段及第二閘極區段以及MD接觸結構相對於垂直於第一方向及第二方向的第三方向在基底的第一側上；方法更包含在形成FTV之前，使第一工件相對於垂直於第一方向及第二方向的第三方向反轉；以及相對於第三方向，FTV及PGBM_1st區段在基底的第二側上。
在一些實施例中，形成PGBM_1st區段包含：保持PGBM_1st區段不與第一AR及第二AR中的每一者欠疊。
在一些實施例中，方法更包含：在形成FTV之前，形成對應地在第一閘極區段及第二閘極區段上方的通孔至閘極接觸結構(VG)；VG並不上覆於第一AR及第二AR；及相對於第一AR及第二AR的在間隙近端的近側，VG鄰近於對應第一AR及第二AR的在間隙遠端的遠側。
在一些實施例中，方法更包含：在形成FTV之前，形成對應地在跨間隙MD接觸結構上方的通孔至MD(VD)軌道(VDR)，所述VDR在第一方向上延伸且在間隙中。
在一些實施例中，形成VDR包含：相對於第二方向，使VDR實質上以FTV為中心。
在一些實施例中，形成閘極區段對包含：相對於第一方向，使第一閘極區段及第二閘極區段中的每一者與MD接觸結構中的每一者的寬度實質上相同。
在一些實施例中，方法更包含：在形成FTV之前，形成對應地在間隙中但不在第一AR及第二AR中的每一者上方的第二MD接觸結構。
在一些實施例中，形成第一AR及第二AR包含：形成包
含第一AR及第二AR的摻雜第一區域的源極/汲極(S/D)區，其中第一AR及第二AR的對應地在S/D區之間的第二區域為通道區。
所屬領域中具通常知識者將容易看出，所揭露實施例中的一或多者具有上文所闡述的優勢中的一或多者。在閱讀前述發明說明書之後，所屬領域中具通常知識者將能夠實現如本文中所概括地揭露的各種變化、等效物的替代以及各種其他實施例。因此，預期僅由包含於隨附申請專利範圍及其等效物中的定義而限制對本文所授予的保護。
102(1):主動類比區塊
104(4):內部護環區塊
112(1)、112(2)、112(3)、112(4):胞區
114: ACB區
115(1)、115(2)、115(3)、115(4)、115(5)、115(6):邊界區
116(1)、116(2)、116(3): FTC區
118(1)、118(2)、118(3)、118(4): AR
120: FTV
H1:高度
Claims (10)
- 一種半導體元件，包括：第一主動區(AR)及第二主動區(AR)，具有在第一方向上延伸的長軸且對應地包含於相對於垂直於所述第一方向的第二方向鄰接的第一類比胞區及第二類比胞區中，其中所述第一類比胞區與所述第二類比胞區鄰接的區(類比胞邊界(ACB)區)自約所述第一AR的頂部邊界延伸至約所述第二AR的底部邊界；閘極區段對，每一對包含對應地在所述第一AR及所述第二AR上方的共線的第一閘極區段及第二閘極區段，所述第一閘極區段及所述第二閘極區段在所述第二方向上延伸；金屬至源極/汲極區(MD)接觸結構，對應地在所述第一AR及所述第二AR上方且穿插有所述閘極區段對，所述MD接觸結構中的至少一些為跨所述第一AR與所述第二AR之間的間隙持續延伸以上覆於所述第一AR及所述第二AR中的每一者的跨間隙MD接觸結構；通孔至PGBM_1st-區段接觸結構(VB)，具有在所述第二方向上延伸的長軸，所述VB對應地在所述第一AR或所述第二AR下，每一VB的所述長軸以及所述第一AR及所述第二AR中的每一者的短軸具有大約相同長度；以及在所述VB下的第一內埋金屬化物(BM_1st)層中的PG區段(PGBM_1st區段)，所述PGBM_1st區段與所述VB中的每一者的大部分欠疊，所述PGBM_1st區段相對於所述第二方向的中線(Y中線)處於或接近於其中所述第一類比胞區與所述第二類比胞區鄰接的位置，所述PGBM_1st區段的所述Y中線處於或接近 於所述ACB區的中間。
- 如請求項1所述的半導體元件，更包括：通孔至閘極接觸結構(VG)，對應地在所述第一閘極區段及所述第二閘極區段上方；所述VG不上覆於所述第一AR及所述第二AR；以及相對於所述第一AR及所述第二AR的在所述間隙近端的近側，所述VG鄰近於所述對應第一AR及第二AR的在所述間隙遠端的遠側。
- 如請求項1所述的半導體元件，更包括：在所述第一方向上延伸的饋通通孔(FTV)，在所述間隙中且在所述PGBM_1st區段上方。
- 如請求項3所述的半導體元件，更包括：在所述第一方向上延伸的通孔至MD(VD)軌道(VDR)，在所述間隙中且對應地在所述跨間隙MD接觸結構上方。
- 一種半導體元件，包括：第一主動區(AR)及第二主動區(AR)，具有在第一方向上延伸的長軸且對應地包含於相對於垂直於所述第一方向的第二方向鄰接的第一類比胞區及第二類比胞區中，其中所述第一類比胞區與所述第二類比胞區鄰接的區(類比胞邊界(ACB)區)自約所述第一AR的頂部邊界延伸至約所述第二AR的底部邊界；閘極區段對，每一對包含對應地在所述第一AR及所述第二AR上方的共線的第一閘極區段及第二閘極區段，所述第一閘極區段及所述第二閘極區段在所述第二方向上延伸；第一金屬至源極/汲極區(MD)接觸結構，對應地在所述第一 AR及所述第二AR上方且穿插有所述閘極區段對，所述第一MD接觸結構中的至少一些為跨所述第一AR與所述第二AR之間的間隙持續延伸以上覆於所述第一AR及所述第二AR中的每一者的跨間隙MD接觸結構；在所述第一方向上延伸的饋通通孔(FTV)，在所述間隙中且在所述MD接觸結構下，所述FTV相對於所述第二方向的中線(Y中線)處於或接近於其中所述第一類比胞區與所述第二類比胞區鄰接的位置，所述FTV的所述Y中線處於或接近於所述ACB區的中間；以及在所述FTV下的第一內埋金屬化物(BM_1st)層中的PG區段(PGBM_1st區段)。
- 如請求項5所述的半導體元件，所述PGBM_1st區段不與所述第一AR及所述第二AR中的每一者欠疊。
- 如請求項5所述的半導體元件，更包括：在所述第一方向上延伸的通孔至MD(VD)軌道(VDR)，在所述間隙中且對應地在所述跨間隙MD接觸結構上方。
- 如請求項7所述的半導體元件，其中：所述跨間隙MD接觸結構亦上覆於所述VDR。
- 如請求項7所述的半導體元件，其中：相對於所述第二方向，所述VDR實質上以所述FTV為中心。
- 一種形成半導體元件的方法，所述方法包括：在基底中形成第一主動區(AR)及第二主動區(AR)，所述第一AR及所述第二AR具有在第一方向上延伸的長軸且對應地 包含於相對於垂直於所述第一方向的第二方向鄰接的第一類比胞區及第二類比胞區中，其中所述第一類比胞區與所述第二類比胞區鄰接的區(類比胞邊界(ACB)區)自約所述第一AR的頂部邊界延伸至約所述第二AR的底部邊界；形成閘極區段對，每一對包含對應地在所述第一AR及所述第二AR上方的共線的第一閘極區段及第二閘極區段，所述第一閘極區段及所述第二閘極區段在所述第二方向上延伸；形成對應地在所述第一AR及所述第二AR上方且穿插有所述閘極區段對從而產生第一工件的金屬至源極/汲極區(MD)接觸結構，形成MD接觸結構包含形成所述MD接觸結構至少一些作為跨所述第一AR與所述第二AR之間的間隙持續延伸以上覆於所述第一AR及所述第二AR中的每一者的跨間隙MD接觸結構；形成對應地在所述第一AR或所述第二AR下的通孔至PGBM_1st-區段接觸結構(VB)，所述VB具有在所述第二方向上延伸的長軸，每一VB的所述長軸以及所述第一AR及所述第二AR中的每一者的短軸具有大約相同長度；以及在所述VB下的第一內埋金屬化物(BM_1st)層中形成PG區段(PGBM_1st區段)，所述PGBM_1st區段與所述VB中的每一者的大部分欠疊，所述PGBM_1st區段相對於所述第二方向的中線(Y中線)處於或接近於其中所述第一類比胞區與所述第二類比胞區鄰接的位置，所述PGBM_1st區段的所述Y中線處於或接近於所述ACB區的中間。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202263367761P | 2022-07-06 | 2022-07-06 | |
| US63/367,761 | 2022-07-06 | ||
| US18/158,240 US20240014136A1 (en) | 2022-07-06 | 2023-01-23 | Analog-cells-boundary region with buried power grid segment, semiconductor device including same and method of manufacturing same |
| US18/158,240 | 2023-01-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202403587A TW202403587A (zh) | 2024-01-16 |
| TWI830631B true TWI830631B (zh) | 2024-01-21 |
Family
ID=89430702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW112110980A TWI830631B (zh) | 2022-07-06 | 2023-03-23 | 具有內埋電力柵格區段的類比胞邊界區、包含其的半導體元件以及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20240014136A1 (zh) |
| TW (1) | TWI830631B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432562B2 (en) * | 2003-06-03 | 2008-10-07 | Micron Technology, Inc. | SRAM devices, and electronic systems comprising SRAM devices |
| US20180277530A1 (en) * | 2015-03-09 | 2018-09-27 | Monolithic 3D Inc. | Methods for processing a 3d semiconductor device |
| US10658358B2 (en) * | 2015-03-09 | 2020-05-19 | Monolithic 3D Inc. | 3D semiconductor wafer, devices, and structure |
| US20210193655A1 (en) * | 2014-01-28 | 2021-06-24 | Monolithic 3D Inc. | 3d semiconductor device and structure |
-
2023
- 2023-01-23 US US18/158,240 patent/US20240014136A1/en active Pending
- 2023-03-23 TW TW112110980A patent/TWI830631B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432562B2 (en) * | 2003-06-03 | 2008-10-07 | Micron Technology, Inc. | SRAM devices, and electronic systems comprising SRAM devices |
| US20210193655A1 (en) * | 2014-01-28 | 2021-06-24 | Monolithic 3D Inc. | 3d semiconductor device and structure |
| US20180277530A1 (en) * | 2015-03-09 | 2018-09-27 | Monolithic 3D Inc. | Methods for processing a 3d semiconductor device |
| US10658358B2 (en) * | 2015-03-09 | 2020-05-19 | Monolithic 3D Inc. | 3D semiconductor wafer, devices, and structure |
Also Published As
| Publication number | Publication date |
|---|---|
| US20240014136A1 (en) | 2024-01-11 |
| TW202403587A (zh) | 2024-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11055469B2 (en) | Power structure with power pick-up cell connecting to buried power rail | |
| US20210224460A1 (en) | Cell structures and semiconductor devices having same | |
| US11138360B2 (en) | Semiconductor device with filler cell region, method of generating layout diagram and system for same | |
| US20220359367A1 (en) | Cell having stacked pick-up region | |
| US11177256B2 (en) | Odd-fin height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same | |
| US11355488B2 (en) | Integrated circuit layout method, device, and system | |
| US10878161B2 (en) | Method and structure to reduce cell width in integrated circuits | |
| US10867113B2 (en) | Transmission gate structure, layout, methods, and system | |
| US11275885B2 (en) | Engineering change order cell structure having always-on transistor | |
| US11295055B2 (en) | Transmission gate structure and method | |
| US11030372B2 (en) | Method for generating layout diagram including cell having pin patterns and semiconductor device based on same | |
| US11664311B2 (en) | Method and structure to reduce cell width in semiconductor device | |
| US20230402374A1 (en) | Signal conducting line arrangements in integrated circuits | |
| TWI830631B (zh) | 具有內埋電力柵格區段的類比胞邊界區、包含其的半導體元件以及其製造方法 | |
| US20220310584A1 (en) | Active zones with offset in semiconductor cell | |
| US20230043245A1 (en) | High voltage guard ring semiconductor device and method of forming same | |
| CN116978902A (zh) | 半导体器件及其形成方法 | |
| US20230067311A1 (en) | Integrated circuits having stacked transistors and backside power nodes | |
| US11967596B2 (en) | Power rail and signal conducting line arrangement | |
| US20230307386A1 (en) | Boundary cells adjacent to keep-out zones |