TWI822677B - 影像訊號轉換裝置 - Google Patents

Abstract

影像訊號轉換裝置包含一前端介面、一影像處理模組與一後端介面。前端介面接收自一影像發送裝置的一符合高動態範圍顯示格式的影像輸入訊號。影像處理模組耦接於前端介面，影像處理模組依據影像輸入訊號輸出一符合標準範圍顯示的格式第一影像輸出訊號。影像接收裝置透過後端介面接收來自影像處理模組所輸出的第一影像輸出訊號以及一符合高動態範圍顯示格式的第二影像輸出訊號。

Description

影像訊號轉換裝置

本案涉及一種轉換裝置，尤為一種應用於影像訊號轉換裝置。

在目前，具有高動態範圍(High Dynamic Range,HDR)顯示格式的影像內容已經越來越被前端的影像來源設備所接受，例如，目前電玩遊戲主機PS4已經可以輸出支援高動態範圍(HDR)顯示格式的遊戲影像，然而目前後端影像廠商在設計影像產品時並未考慮後端的影像接收端在進行例如錄影，顯示或其他影像應用時是否支援高動態範圍(HDR)顯示格式的情況。如此一來，舉例來說，當前端輸入至後端(影像接收端)的訊號係為HDR格式的影像訊號，但後端(影像接收端)卻不支援HDR格式時，後端(影像接收端)所顯示的畫面，使用者將可輕易地察覺影像格式不符所產生的色彩異常。

因此，顯然現行的影像設備仍有關於上述問題的不足，亟需加以改良。

本發明揭露一種影像訊號轉換裝置，影像訊號轉換裝置與一影像發送裝置與一影像接收裝置搭配使用，影像訊號轉換裝置包含一前端介面、一影像處理模組與一後端介面。前端介面耦接於影像發送裝置，以接收自影像發送裝置的一影像輸入訊號，其中影像輸入訊號符合高動態範圍顯示格式。影像處理模組耦接於前端介面，影像處理模組依據影像輸入訊號輸出一第一影像輸出訊號，其中，第一影像輸出訊號符合標準範圍顯示的格式。後端介面分別耦接於影像處理模組及影像接收裝置，其中影像接收裝置係透過後端介面接收來自影像處理模組所輸出的第一影像輸出訊號以及一第二影像輸出訊號，其中第二影像輸出訊號符合高動態範圍顯示格式。

因此，根據本案之技術內容，提供一種影像訊號轉換裝置，藉以可以更全面的適用若當後端影像接收端不支援高動態範圍顯示格式或者後端影像接收端需標準範圍顯示格式時的問題。

11、21、31、41、51:影像訊號轉換裝置

111、211、511:前端介面

311、411:前端介面電路

1112:HDMI分流器

1111:HDMI接收器

112、212、512:影像處理模組

312:現場可程式化閘陣列的影像處理器

412:影像處理硬體電路

113、213、513:後端介面

313、413:後端介面電路

5131:影像橋接控制器

12、22、32、42、52:影像發送裝置

13、23、33、43、53:影像接收裝置

14:另一影像接收裝置

V11、V21、V31、V41、V51:第一影像輸出訊號

V12、V22、V32、V42、V52:第二影像輸出訊號

M10:影像元資料

第1圖為基於本案第一實施例所繪示的影像訊號轉換裝置示意圖；第2圖為基於本案第一實施例中，前端介面舉例說明的影像訊號轉換裝置示意圖；第3圖為基於本案第二實施例所繪示的影像訊號轉換裝置示意圖；第4圖為基於本案第三實施例所繪示的影像訊號轉換裝置示意圖；第5圖為基於本案第四實施例所繪示的影像訊號轉換裝置示意圖；以及第6圖為基於本案第五實施例所繪示的影像訊號轉換裝置示意圖。

以下將以圖式及詳細敘述清楚說明本案之精神，任何所屬技術領域中具有通常知識者在瞭解本案之實施例後，當可由本案所教示之技術，加以改變及修飾，其並不脫離本案之精神與範圍。

本文之用語只為描述特定實施例，而無意為本案之限制。單數形式如“一”、“這”、“此”、“本”以及“該”，如本文所用，同樣也包含複數形式。

關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本案，其僅為了區別以相同技術用語描述的元件或操作。

關於本文中所使用之『耦接』或『連接』，均可指二或多個元件或裝置相互直接作實體接觸，或是相互間接作實體接觸，亦可指二或多個元件或裝置相互操作或動作，亦可指電性(電或電信號)之間直接或者間接的連接。

關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指包含但不限於。

關於本文中所使用之『及/或』，係包括所述事物的任一或全部組合。

關於本文中所使用之方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本案。

關於本文中所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在本案之內容中與特殊內容中的平常意義。某些用以描述本案之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本案之描述上額外的引導。

關於本文中所提及的『影像輸入訊號』、『影像輸出訊號』，是指至少包含影像資訊的訊號，當然亦可以是影音訊號，在此不設限。

本案實施例揭露了一種影像訊號轉換裝置可以搭配一影像發送裝置與一影像接收裝置來使用，影像訊號轉換裝置可包含一前端介面、一影像處理模組及一後端介面。前端介面耦接於影像發送裝置，以接收自影像發送裝置的一影像輸入訊號，其中，影像輸入訊號符合高動態範圍顯示格式。以下將『高動態範圍顯示』簡稱為『HDR』。影像處理模組耦接於前端介面，影像處理模組依據影像輸入訊號輸出一第一影像輸出訊號，其中，第一影像輸出訊號符合標準範圍顯示的格式。以下將『符合標準範圍顯示』簡稱為『SDR』。後端介面分別耦接於影像處理模組及影像接收裝置，其中影像接收裝置透過後端介面接收來自影像處理模組所輸出的第一影像輸出訊號。

影像發送裝置至少可以是發送HDR格式的影像輸入訊號，例如可以是僅發送HDR格式的影像輸入訊號，又或者是可以發送HDR及/或SDR格式及/或其它格式的影像輸入訊號。前端介面可依據實際需求而有不同的設計，例如，影像處理模組可以透過前端介面的運作，接收到來自影像發送裝置的影像輸入訊號的影像資訊以做後續處理，前端介面例如可以是前端介面電路。另外，前端介面可以例如包含影像接收器及或影像分流器，前述接收器分流器可以是支援HDMI格式或其他影像格式。影像處理模組可以例如依據一轉換資訊將影像輸入訊號的影像資訊轉換為可以適用於SDR的影像資訊，而產生符合SDR的第一影像輸出訊號。轉換資訊可以是比對表或者是即時運算所得知。上述的『轉換』，實際可以是例如經由轉換資訊的影像轉換公式調整影像資訊而得到SDR的影像資訊，此僅為例舉，不受此限。影像處理模組可以是軟體或者硬體電路來實施，例如是處理器(processor)、主控制單元(MCU)、系統單晶片(SoC)、現場可程式化閘陣列(FPGA)等。影像接收裝置可以是指顯示/儲存/串流/直播或影像編/導等可執行影像功能的裝置等等，可以被實現在電腦上或者單一影像功能的裝置。影像接收裝置可以是支援HDR或不支援HDR的裝置。後端介面電路可以包含一影像橋接控制器，其中影像橋接控制器可以依據實際需求設計成符合快捷外設互聯標準匯流排(PCI-E BUS)的格式或者符合通用序列匯流排的格式等等。影像接收裝置可以透過影像橋接控制器，使得影像處理模組，將符合HDR格式的影像輸入訊號轉換為符合SDR格式的第一影像輸出訊號，例如，影像接收裝置可以傳送相關的命令或者訊息至影像橋接控制器，以透過影像橋接控制器來控制影像處理模組進行對應影像處理工作。

另外，影像接收裝置亦可透過後端介面接收來自影像處理模組所輸出的第一影像輸出訊號及或第二影像輸出訊號，其中第二影像輸出訊號符合HDR格式。實際運作上，影像處理模組可以是依據HDR的影像輸入訊號，採取訊號通過(pass through)來輸出HDR的第二影像輸出訊號，當然，影像處理模組可以是依據HDR的影像輸入訊號經過一些影像運算後產生HDR的第二影像輸出訊號，這些影像運算可以例如是改變解析度/幀率或其他影像參數。另外，影像處理模組可以例如是實質上同步輸出SDR的第一影像輸出訊號及HDR的第二影像輸出訊號，亦可以是選擇性的輸出SDR的第一影像輸出訊號或者HDR的第二影像輸出訊號。以下為了更詳細說明，例舉數個實施例。

第1圖為基於本案第一實施例所繪示的影像訊號轉換裝置示意圖。如第1圖所示，在本實施例中，影像訊號轉換裝置11，與一影像發送裝置12與一影像接收裝置13搭配使用，影像訊號轉換裝置11包含一前端介面111、一影像處理模組112及一後端介面113。前端介面111耦接於影像發送裝置12，以接收自影像發送裝置12的一影像輸入訊號，其中影像輸入訊號符合HDR格式。影像處理模組112耦接於前端介面111，影像處理模組112依據影像輸入訊號輸出一第一影像輸出訊號V11，其中，第一影像輸出訊號V11符合SDR的格式。後端介面113分別耦接於影像處理模組112及影像接收裝置13，其中，影像接收裝置13透過後端介面113接收來自影像處理模組112所輸出的第一影像輸出訊號V11以及一第二影像輸出訊號V12，其中第二影像輸出訊號V12符合HDR格式。

由於影像處理模組112可以依據影像輸入訊號，輸出SDR第一影像輸出訊號V11以及HDR第二影像輸出訊號V12，而給影像接收裝置13做後續使用。因此，影像接收裝置就可以更適用多種支援或不支援HDR的影像功能。在此例子中，例如SDR第一影像輸出訊號V11可以用在不支援HDR的螢幕顯示，而HDR的第二影像輸出訊號V12可以儲存下來後續利用，當然又或者，HDR的第二影像輸出訊號V12可以用在支援HDR的螢幕顯示，而SDR第一影像輸出訊號V11可以儲存下來後續提供給不支援HDR螢幕顯示用。

在本實施例中，影像處理模組112可以依據影像輸入訊號輸出HDR的第二影像輸出訊號V12。實際運作上，影像處理模組112可以是依 據HDR的影像輸入訊號，採取訊號通過(pass through)來輸出HDR的第二影像輸出訊號V12，當然，影像處理模組112可以是依據HDR的影像輸入訊號經過一些影像運算後產生HDR的第二影像輸出訊號V12，這些影像運算可以例如是改變解析度/幀率或其他影像參數。另外，影像處理模組112可以例如是實質上同步輸出SDR的第一影像輸出訊號V11及HDR的第二影像輸出訊號V12，這裡指的實質上同步可以是指在合理容許範圍內仍有些微時間差仍在這裡所解釋的實質同步的範圍內。在另外的例中，影像處理模組112可以分別輸出SDR的第一影像輸出訊號V11及HDR的第二影像輸出訊號V12。而後端介面113可以是分別或者實質上同步輸出SDR的第一影像輸出訊號V11及HDR的第二影像輸出訊號V12至影像接收裝置13。

前端介面可依據實際需求包含接收器與分流器，舉例來說，請參照圖2所示，前端介面111包含高畫質多媒體介面(HDMI)接收器1111，並以符合HDMI格式的方式接收自影像發送裝置12的影像輸入訊號。影像訊號轉換裝置11可與一另一影像接收裝置14搭配使用，其中，前端介面111更包含一高畫質多媒體介面(HDMI)分流器1112，其中，HDMI分流器1112分別與HDMI接收器1111以及影像發送裝置12耦接，並將影像輸入訊號分別分流輸出至HDMI接收器與另一影像接收裝置14。實際運作上，HDMI分流器1112可以是採取訊號通過(pass through)的方式來輸出，又或者可以進行例如是改變解析度/幀率或其他影像參數後再輸出，在此不設限。

影像接收裝置13可以透過後端介面113，使得影像處理模組112，將符合HDR格式的影像輸入訊號轉換為符合SDR格式的第一影像輸出訊號V11，例如，影像接收裝置13可以傳送相關的命令或者訊息至後端介面113，以透過後端介面113來控制影像處理模組112進行對應影像處理工作。 此外，影像接收裝置13亦可以透過後端介面113，使得影像處理模組112是否實值同步輸出或分別輸出SDR的第一影像輸出訊號V11及HDR的第二影像輸出訊號V12。

第3圖為基於本案第二實施例所繪示的影像訊號轉換裝置示意圖。如第3圖所示，在本實施例中，影像訊號轉換裝置31與一影像發送裝置32與一影像接收裝置33搭配使用，影像訊號轉換裝置31包含一前端介面電路311、一現場可程式化閘陣列(FPGA)的影像處理器312以及一後端介面電路313。前端介面電路311電性連接於影像發送裝置32，以接收自影像發送裝置32的一影像輸入訊號，其中影像輸入訊號符合HDR格式。FPGA的影像處理器312電性連接於前端介面電路311，FPGA的影像處理器312依據影像輸入訊號輸出一第一影像輸出訊號V31，第一影像輸出訊號V31符合SDR的格式。後端介面電路313分別電性連接於FPGA的影像處理器312及影像接收裝置33，其中，後端介面電路313包含一影像橋接控制器，其中影像橋接控制器符合快捷外設互聯標準匯流排(PCI-E BUS)的格式，影像接收裝置33透過影像橋接控制器，以符合快捷外設互聯標準匯流排的格式，接收來自FPGA的影像處理器的第一影像輸出訊號V31。

承上，透過FPGA的影像處理器312依據HDR的影像輸入訊號來輸出SDR的第一影像輸出訊號V31以供影像接收裝置33後續使用，例如儲存、顯示或串流等功能，可以更全面適用不支援HDR格式時的問題。

在本實施例中，FPGA的影像處理器312可以是選擇性的輸出第一影像輸出訊號V31或一第二影像輸出訊號V32，第二影像輸出訊號V32符合HDR格式。另外，FPGA的影像處理器312依據影像輸入訊號輸出 HDR的第二影像輸出訊號V32。實際運作上，FPGA的影像處理器312可以是依據HDR的影像輸入訊號，採取訊號通過(pass through)來輸出HDR的第二影像輸出訊號V32，當然，FPGA的影像處理器312可以是依據HDR的影像輸入訊號經過一些影像運算後產生HDR的第二影像輸出訊號V32，這些影像運算可以例如是改變解析度/幀率或其他影像參數。後端介面電路313可以是選擇性的輸出SDR第一影像輸出訊號V31或HDR的第二影像輸出訊號V32至影像接收裝置33。當然亦可以是後端介面電路313內具有暫存器，即使是FPGA的影像處理器312選擇性輸出訊號V31/V32，但可以透過後端介面電路313的暫存器暫存後，再分別或者實質上同步輸出SDR的第一影像輸出訊號V31及HDR的第二影像輸出訊號V32至影像接收裝置33。

在本實施例中，前端介面電路311可依據實際需求而有不同設計，例如包含一高畫質多媒體介面(HDMI)接收器及高畫質多媒體介面(HDMI)分流器。有關接收器與分流器已在前述實施例中說明，在此不贅述。

影像接收裝置33可以透過後端介面電路313的影像橋接控制器，使得FPGA的影像處理器312，將符合HDR格式的影像輸入訊號轉換為符合SDR格式的第一影像輸出訊號V31，例如，影像接收裝置33可以傳送相關的命令或者訊息至後端介面電路313的影像橋接控制器，以透過後端介面電路313的影像橋接控制器來控制FPGA的影像處理器312進行對應影像處理工作。此外，影像接收裝置33亦可以透過後端介面電路313的影像橋接控制器的控制，使得FPGA的影像處理器312選擇性的輸出SDR的第一影像輸出訊號V31或HDR的第二影像輸出訊號V32。

第4圖為基於本案第三實施例所繪示的影像訊號轉換裝置 示意圖。如第4圖所示，在本實施例中，影像訊號轉換裝置41與一影像發送裝置42與一影像接收裝置43搭配使用，影像訊號轉換裝置41包含一前端介面電路411、一影像處理硬體電路412及一後端介面電路413。前端介面電路電性連接於影像發送裝置42，以接收自影像發送裝置42的一影像輸入訊號，其中影像輸入訊號符合HDR格式。影像處理硬體電路412電性連接於前端介面電路411，影像處理硬體電路412依據影像輸入訊號，輸出一第一影像輸出訊號V41，第一影像輸出訊號V41符合SDR的格式。後端介面電路413分別電性連接於影像處理硬體電路412及影像接收裝置43，其中，後端介面電路413包含一通用序列匯流排的影像橋接控制器，影像接收裝置43係透過該通用序列匯流排的影像橋接控制器接收來自影像處理硬體電路412的第一影像輸出訊號V41。

承上，透過影像處理硬體電路412依據HDR的影像輸入訊號來輸出SDR的第一影像輸出訊號V41以供影像接收裝置43後續使用，例如儲存、顯示或串流等功能，可以更全面適用不支援HDR格式時的問題。

在本實施例中，影像處理硬體電路412可以是選擇性的輸出第一影像輸出訊號V41或一第二影像輸出訊號V42，第二影像輸出訊號V42符合HDR格式。另外，影像處理硬體電路412依據影像輸入訊號輸出HDR的第二影像輸出訊號V42。實際運作上，影像處理硬體電路412可以是依據HDR的影像輸入訊號，採取訊號通過(pass through)來輸出HDR的第二影像輸出訊號V42，當然，影像處理硬體電路412可以是依據HDR的影像輸入訊號經過一些影像運算後產生HDR的第二影像輸出訊號V42，這些影像運算可以例如是改變解析度/幀率或其他影像參數。後端介面電路413可以是選擇性的輸出 SDR第一影像輸出訊號V41或HDR的第二影像輸出訊號V42至影像接收裝置43。當然亦可以是後端介面電路413內具有暫存器，即使是影像處理硬體電路412選擇性輸出訊號V41/V42，但可以透過後端介面電路413的暫存器暫存後，再分別或者實質上同步輸出SDR的第一影像輸出訊號V41及HDR的第二影像輸出訊號V42至影像接收裝置43。

在本實施例中，前端介面電路411可依據實際需求而有不同設計，例如包含一高畫質多媒體介面(HDMI)接收器及高畫質多媒體介面(HDMI)分流器。有關接收器與分流器已在前述實施例中說明，在此不贅述。

影像接收裝置43可以透過後端介面電路413的通用序列匯流排影像橋接控制器，使得影像處理硬體電路412，將符合HDR格式的影像輸入訊號轉換為符合SDR格式的第一影像輸出訊號V41，例如，影像接收裝置43可以傳送相關的命令或者訊息至後端介面電路413的通用序列匯流排影像橋接控制器，以透過後端介面電路413的通用序列匯流排影像橋接控制器來控制影像處理硬體電路412進行對應影像處理工作。此外，影像接收裝置43亦可以透過後端介面電路413的通用序列匯流排影像橋接控制器的控制，使得影像處理硬體電路412選擇性的輸出SDR的第一影像輸出訊號V41或HDR的第二影像輸出訊號V42。

第5圖為基於本案第四實施例所繪示的影像訊號轉換裝置示意圖。如第5圖所示，在本實施例中，影像訊號轉換裝置51與一影像發送裝置52與一影像接收裝置53搭配使用，影像訊號轉換裝置51包含一前端介面511、一影像處理模組512以及一後端介面513。前端介面511耦接於影像發送裝置52，以接收自影像發送裝置52的一影像輸入訊號，其中影像輸入訊號符合HDR的格式。影像處理模組512耦接於前端介面511，影像處理模 組512依據影像輸入訊號，輸出一第一影像輸出訊號V51，第一影像輸出訊號V51符合SDR的格式。後端介面513分別耦接於該影像處理模組512及影像接收裝置53，後端介面513包含一影像橋接控制器5131，影像接收裝置53透過影像橋接控制器5131接收來自影像處理模組512的第一影像輸出訊號，其中影像橋接控制器5131更耦接於前端介面511，以自前端介面511，接收與影像輸入訊號對應的一影像元資料(metadata)M10，以供影像接收裝置53使用。

承上，透過影像處理模組512依據HDR的影像輸入訊號來輸出SDR的第一影像輸出訊號V51以供影像接收裝置53後續使用，例如儲存、顯示或串流等功能，可以更全面適用不支援HDR格式時的問題。

在本實施例中，影像元資料M10可以包含HDR的影像輸入訊號的高動態範圍顯示(HDR)資訊。

影像橋接控制器5131可以是一通用序列匯流排的影像橋接控制器，通用序列匯流排的影像橋接控制器5131可以透過通用序列的格式來傳輸影像元資料M10至影像接收裝置53。在本實施例中，通用序列匯流排影像級別延展單元(UVC-Extension Unit)或來通用序列匯流排人類介面單元(USB-HID)傳輸影像元資料M10至影像接收裝置53。此外，亦可以依據實際需求可在影像接收裝置53設計可在USB格式架構下，可由後端介面513傳輸影像元資料M10至影像接收裝置53的通道，而不設限僅為UVC-Extension Unit或者USB-HID。

影像處理模組512可依據一轉換資訊，將符合HDR格式的影像輸入訊號轉換為符合SDR的第一影像輸出訊號，轉換資訊與影像元資料 之HDR資訊係相關連。在實際運作上，轉換資訊可以是影像元資料之HDR資訊與HDR轉換SDR的轉換函式所得出。轉換資訊可以是比對表或者是即時運算所得知。上述的『轉換』，實際可以是例如經由轉換資訊的影像轉換公式調整影像資訊而得到SDR的影像資訊。

在本實施例中，影像處理模組512可以是選擇性的輸出第一影像輸出訊號V51或一第二影像輸出訊號V52，第二影像輸出訊號V52符合HDR格式。另外，影像處理模組512依據影像輸入訊號輸出HDR的第二影像輸出訊號V52。實際運作上，影像處理模組512可以是依據HDR的影像輸入訊號，採取訊號通過(pass through)來輸出HDR的第二影像輸出訊號V52，當然，影像處理模組512可以是依據HDR的影像輸入訊號經過一些影像運算後產生HDR的第二影像輸出訊號V52，這些影像運算可以例如是改變解析度/幀率或其他影像參數。後端介面513可以是選擇性的輸出SDR第一影像輸出訊號V51或HDR的第二影像輸出訊號V52至影像接收裝置53。當然亦可以是後端介面513內具有暫存器，即使是影像處理模組512選擇性輸出訊號V51/V52，但可以透過後端介面513的暫存器暫存後，再分別或者實質上同步輸出SDR的第一影像輸出訊號V51及HDR的第二影像輸出訊號V52至影像接收裝置53。

影像接收裝置53可以透過後端介面513的影像橋接控制器5131，使得影像處理模組512，將符合HDR格式的影像輸入訊號轉換為符合SDR格式的第一影像輸出訊號V51，例如，轉換資訊可儲存在影像橋接控制器5131。當影像接收裝置53傳送相關的命令或者訊息至後端介面513的通用序列匯流排的影像橋接控制器5131時，通用序列匯流排的影像橋接控制器 5131將傳送轉換資訊至影像處理模組512，以控制影像處理模組512進行對應影像處理工作。此外，影像接收裝置53亦可以透過後端介面513的通用序列匯流排影像橋接控制器的控制，使得影像處理模組512選擇性的輸出SDR的第一影像輸出訊號V51或HDR的第二影像輸出訊號V52。

在本實施例中，前端介面511可依據實際需求而有不同設計，例如包含一高畫質多媒體介面(HDMI)接收器及高畫質多媒體介面(HDMI)分流器。有關接收器與分流器已在前述實施例中說明，在此不贅述。另外，影像橋接控制器5131可以是耦接於前端介面511中的接收器，以自前端介面511的接收器，接收與影像輸入訊號對應的影像元資料M10。

第6圖為基於本案第五實施例所繪示的影像訊號轉換裝置示意圖。如第6圖所示，在本實施例中，影像訊號轉換裝置21與影像發送裝置22與影像接收裝置23。影像訊號轉換裝置21包含一前端介面211、一影像處理模組212及一後端介面213。前端介面211耦接於影像發送裝置22，以接收自影像發送裝置22的一影像輸入訊號，其中影像輸入訊號符合一第一幀率(frame rate)的格式。影像處理模組212耦接於前端介面211，影像處理模組212依據影像輸入訊號，輸出一第一影像輸出訊號V21，第一影像輸出訊號V21符合一第二幀率的格式。後端介面213分別耦接於影像處理模組212及影像接收裝置23，其中影像接收裝置23透過後端介面213接收來自影像處理模組212的第一影像輸出訊號V21以及一第二影像輸出訊號V22，其中第二影像輸出訊號V22符合第一幀率的格式。

由於影像處理模組212可以依據影像輸入訊號，輸出第二幀率的第一影像輸出訊號V21以及第一幀率的第二影像輸出訊號V22，而給影 像接收裝置23做後續使用。因此，影像接收裝置就可以更適用更多同時運作的影像功能。在此例子中，例如第二幀率(例如低幀率)第一影像輸出訊號V21可以用來串流節省頻寬。而第一幀率(例如高幀率)的第二影像輸出訊號V22可以儲存下來，以後給使用者對高幀率影像的利用。

第一幀率可以是大於該第二幀率，但不以此設限。本實施例中，第一幀率可以是大於或等於60幀/秒(FPS)，其中而第二幀率可以是小於或等於60幀/秒(FPS)。

在本實施例中，影像處理模組212可以依據影像輸入訊號，輸出第一幀率的第二影像輸出訊號V22。實際運作上，影像處理模組212可以是依據第一幀率的影像輸入訊號，採取訊號通過(pass through)來輸出第一幀率的第二影像輸出訊號V22，當然，影像處理模組212可以是依據第一幀率的影像輸入訊號經過一些影像運算後產生第一幀率的第二影像輸出訊號V22，這些影像運算可以例如是改變解析度/或者HDR轉SDR或其他影像參數。另外，影像處理模組212可以例如是實質上同步輸出第二幀率的第一影像輸出訊號V21及第一幀率的第二影像輸出訊號V22，這裡指的實質上同步可以是指在合理容許範圍內仍有些微時間差仍在這裡所解釋的實質同步的範圍內。在另外的例中，影像處理模組212可以分別輸出第二幀率的第一影像輸出訊號V21及第一幀率的第二影像輸出訊號V22。而後端介面213可以是分別或者實質上同步輸出第二幀率的第一影像輸出訊號V21及第一幀率的第二影像輸出訊號V22至影像接收裝置23。

影像接收裝置23可以透過後端介面213，使得影像處理模組212，將符合第一幀率的影像輸入訊號轉換為符合第二幀率的第一影像輸出 訊號V21，例如，影像接收裝置23可以傳送相關的命令或者訊息至後端介面213，以透過後端介面213來控制影像處理模組212進行對應影像處理工作。此外，影像接收裝置23亦可以透過後端介面213，使得影像處理模組212是否實值同步輸出或分別輸出第二幀率的第一影像輸出訊號V21及第一幀率的第二影像輸出訊號V22。

綜上所述，本案之技術內容提供一種影像訊號轉換裝置，藉以可以更全面的適用若當後端影像接收端不支援高動態範圍顯示格式或者後端影像接收端需標準範圍顯示格式時的問題。

雖然本案以實施例揭露如上，然其並非用以限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

11‧‧‧影像訊號轉換裝置

111‧‧‧前端介面

112‧‧‧影像處理模組

113‧‧‧後端介面

12‧‧‧影像發送裝置

13‧‧‧影像接收裝置

V11‧‧‧第一影像輸出訊號

V12‧‧‧第二影像輸出訊號

Claims (9)

1. 一種影像訊號轉換裝置，係與一影像發送裝置與一影像接收裝置搭配使用，包含：一前端介面，耦接於該影像發送裝置，以接收自該影像發送裝置的一影像輸入訊號，其中該影像輸入訊號符合高動態範圍顯示格式；一影像處理模組，耦接於該前端介面，該影像處理模組依據該影像輸入訊號實質同步輸出一第一影像輸出訊號及一第二影像輸出訊號，其中，該第一影像輸出訊號符合標準範圍顯示的格式，該第二影像輸出訊號符合高動態範圍顯示格式；以及一後端介面，分別耦接於該影像處理模組及該影像接收裝置，其中該影像接收裝置係透過該後端介面接收來自該影像處理模組所輸出的該第一影像輸出訊號以及該第二影像輸出訊號。
2. 如請求項1所述之影像訊號轉換裝置，其中該影像處理模組採取訊號通過(pass through)而依據該影像輸入訊號輸出該第二影像輸出訊號。
3. 如請求項1所述之影像訊號轉換裝置，其中該影像處理模組依據一轉換資訊將該影像輸入訊號的影像資訊轉換為適用於符合標準範圍顯示的格式的影像資訊，而產生符合標準範圍顯示的格式的該第一影像輸出訊號。
4. 如請求項1所述之影像訊號轉換裝置，其中該前端介面包含一高畫質多媒體介面(HDMI)接收器，並以符合高畫質多媒體介面格式的方式接收自該影像發送裝置的該影像輸入訊號。
5. 如請求項4所述之影像訊號轉換裝置，其中該影像訊號轉換裝置係與一 另一影像接收裝置搭配使用，其中該前端介面更包含一高畫質多媒體介面(HDMI)分流器，其中，該高畫質多媒體介面分流器分別與該高畫質多媒體介面接收器與該影像發送裝置耦接，並將該影像輸入訊號分別分流輸出至該高畫質多媒體介面接收器與該另一影像接收裝置。
6. 如請求項1所述之影像訊號轉換裝置，其中該影像接收裝置透過該後端介面，使得該影像處理模組將符合高動態範圍顯示格式的該影像輸入訊號轉換為符合標準範圍顯示格式的該第一影像輸出訊號。
7. 如請求項1所述之影像訊號轉換裝置，其中該影像接收裝置透過該後端介面使得該影像處理模組同步輸出該第一影像輸出訊號與該第二影像輸出訊號。
8. 如請求項7所述之影像訊號轉換裝置，通過該後端介面之一暫存器暫存後，再分別或者實質上同步輸出符合標準範圍顯示的格式的該第一影像輸出訊號及符合高動態範圍顯示格式的該第二影像輸出訊號至該影像接收裝置。
9. 如請求項1所述之影像訊號轉換裝置，其中該影像處理模組是以軟體或硬體電路實施，其係為一處理器、一主控制單元(MCU)、一系統單晶片(SoC)或一現場可程式化閘陣列(FPGA)。

Images