TWI817501B - 測量熔絲阻值的系統與方法及非暫態電腦可讀取記錄媒體 - Google Patents
測量熔絲阻值的系統與方法及非暫態電腦可讀取記錄媒體 Download PDFInfo
- Publication number
- TWI817501B TWI817501B TW111117936A TW111117936A TWI817501B TW I817501 B TWI817501 B TW I817501B TW 111117936 A TW111117936 A TW 111117936A TW 111117936 A TW111117936 A TW 111117936A TW I817501 B TWI817501 B TW I817501B
- Authority
- TW
- Taiwan
- Prior art keywords
- fuse
- current value
- common ground
- ground bus
- value
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000005259 measurement Methods 0.000 claims description 26
- 238000010586 diagram Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/08—Measuring resistance by measuring both voltage and current
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/74—Testing of fuses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
- G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Fuses (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
一種測量熔絲阻值的方法包含以下步驟。預載電性連接到至少一熔絲元件的共接地母線上強制電壓的預定電壓值、在第一條件下通過共接地母線的一測量電流的第一電流值、在第二條件下通過共接地母線的另一測量電流的第二電流值。將第一電流值減去第二電流值,得到一減去的電流值,從而去除掉通過共接地母線的漏電流的值。將預定電壓值除以減去的電流值以得出至少一熔絲元件的熔絲阻值。
Description
本發明是有關於一種系統及方法,且特別是有關於一種測量熔絲阻值的系統及方法。
如今,強制電壓和測量單一電流的傳統方式是唯一種了解接近熔絲阻值的方法。 但是,通過上述方法,測量到的熔絲阻值是不正確的。
為了解決測量到的熔絲阻值不正確問題,相關領域莫不費盡心思來謀求解決之道,但長久以來一直未見適用的方式被發展完成。因此,如何能更有效率地解決上述問題,實屬當前重要研發課題之一,亦成爲當前相關領域亟需改進的目標。
本發明提出一種測量熔絲阻值的系統與方法及非暫態電腦可讀取記錄媒體,改善先前技術的問題。
在本發明的一實施例中,本發明所提出的測量熔絲阻值的系統包含儲存裝置以及處理器,處理器電性連接儲存裝置。儲存裝置用於儲存電性連接到至少一熔絲元件的共接地母線上強制電壓的預定電壓值、在第一條件下通過共接地母線的測量電流的第一電流值、在第二條件下通過共接地母線的另一測量電流的第二電流值以及至少一指令,處理器用於存取及執行至少一指令以:將第一電流值減去第二電流值,得到減去的電流值,從而去除掉通過共接地母線的漏電流的值;將預定電壓值除以減去的電流值以得出至少一熔絲元件的熔絲阻值。
在本發明的一實施例中,至少一熔絲元件包含複數個熔絲元件電性連接到共接地母線,複數個熔絲元件分別電性連接複數個電晶體單元,複數個電晶體單元中每一者包含一個或多個電晶體做串聯。
在本發明的一實施例中,系統更包含量測裝置。量測裝置電性連接熔絲電路,熔絲電路包含共接地母線、複數個熔絲元件以及複數個電晶體單元,當複數個電晶體單元中選定的電晶體單元導通且複數個電晶體單元中其餘的電晶體單元關斷時,量測裝置逐步施加複數個不同電壓給共接地母線,以從熔絲電路測量相關於複數個不同電壓的複數個不同測量電流的複數個不同電流值,其中選定的電晶體單元電性連接複數個熔絲元件中的選定的熔絲元件。
在本發明的一實施例中,儲存裝置儲存相關於複數個不同電壓的複數個不同電流值,處理器存取及執行至少一指令以:設定第一條件以表示當複數個不同電壓中的第一電壓施加在共接地母線時,選定的電晶體單元工作在線性區域,其餘的電晶體單元關斷;設定第二條件以表示當複數個不同電壓中的第二電壓施加在共接地母線時,選定的電晶體單元工作在線性區域,其餘的電晶體單元關斷,且第一電壓減去第二電壓等於預定電壓值;在第一電流值減去第二電流值之前,根據第一條件與第二條件,從相關於複數個不同電壓的複數個不同電流值中選取第一電流值與第二電流值。
在本發明的一實施例中,處理器存取及執行至少一指令以:將預定電壓值除以減去的電流值以得出選定的熔絲元件的熔絲阻值。
在本發明的一實施例中,處理器存取及執行至少一指令以:設定第一條件以表示當強制電壓施加在共接地母線時,複數個電晶體單元中選定的電晶體單元工作在線性區域,複數個電晶體單元中其餘的電晶體單元關斷;設定第二條件以表示當強制電壓施加在共接地母線時,選定的電晶體單元與其餘的電晶體單元皆關斷。
在本發明的一實施例中,系統更包含量測裝置。量測裝置電性連接熔絲電路,熔絲電路包含共接地母線、複數個熔絲元件以及複數個電晶體單元,當選定的電晶體單元導通且其餘的電晶體單元關斷時,量測裝置施加強制電壓在共接地母線,據以從熔絲電路測量一測量電流的第一電流值,而當選定的電晶體單元以及其餘的電晶體單元皆關斷時,量測裝置施加強制電壓在共接地母線,據以從熔絲電路測量另一測量電流的第二電流值,其中選定的電晶體單元電性連接複數個熔絲元件中的選定的熔絲元件。
在本發明的一實施例中,處理器存取及執行至少一指令以:將預定電壓值除以減去的電流值以得出選定的熔絲元件的熔絲阻值。
在本發明的一實施例中,本發明所提出的測量熔絲阻值的方法包含以下步驟:預載電性連接到至少一熔絲元件的共接地母線上強制電壓的預定電壓值、在第一條件下通過共接地母線的一測量電流的第一電流值以及在第二條件下通過共接地母線的另一測量電流的第二電流值;將第一電流值減去第二電流值,得到減去的電流值,從而去除掉通過共接地母線的漏電流的值;將預定電壓值除以減去的電流值以得出至少一熔絲元件的熔絲阻值。
在本發明的一實施例中,至少一熔絲元件包含複數個熔絲元件電性連接到共接地母線,複數個熔絲元件分別電性連接複數個電晶體單元,複數個電晶體單元中每一者包含一個或多個電晶體做串聯,熔絲電路包含共接地母線、複數個熔絲元件以及複數個電晶體單元,上述方法更包含:當複數個電晶體單元中選定的電晶體單元導通且複數個電晶體單元中其餘的電晶體單元關斷時,透過一量測裝置逐步施加複數個不同電壓給共接地母線,以從熔絲電路測量相關於複數個不同電壓的複數個不同測量電流的複數個不同電流值,其中選定的電晶體單元電性連接複數個熔絲元件中的選定的熔絲元件。
在本發明的一實施例中,上述方法更包含:設定第一條件以表示當複數個不同電壓中的第一電壓施加在共接地母線時,選定的電晶體單元工作在線性區域,其餘的電晶體單元關斷;設定第二條件以表示當複數個不同電壓中的第二電壓施加在共接地母線時,選定的電晶體單元工作在線性區域,其餘的電晶體單元關斷,且第一電壓減去第二電壓等於預定電壓值;在第一電流值減去第二電流值之前,根據第一條件與第二條件,從相關於複數個不同電壓的複數個不同電流值中選取第一電流值與第二電流值。
在本發明的一實施例中,將預定電壓值除以減去的電流值的步驟包含:將預定電壓值除以減去的電流值以得出選定的熔絲元件的熔絲阻值。
在本發明的一實施例中,至少一熔絲元件包含複數個熔絲元件電性連接到共接地母線,複數個熔絲元件分別電性連接複數個電晶體單元,複數個電晶體單元中每一者包含一個或多個電晶體做串聯,熔絲電路包含共接地母線、複數個熔絲元件以及複數個電晶體單元,上述方法更包含:設定第一條件以表示當強制電壓施加在共接地母線時,複數個電晶體單元中選定的電晶體單元工作在線性區域,複數個電晶體單元中其餘的電晶體單元關斷;設定第二條件以表示當強制電壓施加在共接地母線時,選定的電晶體單元與其餘的電晶體單元皆關斷。
在本發明的一實施例中,上述方法更包含:當選定的電晶體單元導通且其餘的電晶體單元關斷時,透過量測裝置施加強制電壓在共接地母線,據以從熔絲電路測量一測量電流的第一電流值;當選定的電晶體單元以及其餘的電晶體單元皆關斷時,透過量測裝置施加強制電壓在共接地母線,據以從熔絲電路測量另一測量電流的第二電流值,其中選定的電晶體單元電性連接複數個熔絲元件中的選定的熔絲元件。
在本發明的一實施例中,將預定電壓值除以減去的電流值的步驟包含:將預定電壓值除以減去的電流值以得出選定的熔絲元件的熔絲阻值。
在本發明的一實施例中,本發明所提出的非暫態電腦可讀取記錄媒體,儲存複數個指令,以令電腦執行測量熔絲阻值的方法,方法包含以下步驟:預載電性連接到至少一熔絲元件的共接地母線上強制電壓的預定電壓值以及在第一條件下通過共接地母線的一測量電流的第一電流值、在第二條件下通過共接地母線的另一測量電流的一第二電流值;將第一電流值減去第二電流值,得到一減去的電流值,從而去除掉通過共接地母線的一漏電流的值;將預定電壓值除以減去的電流值以得出至少一熔絲元件的熔絲阻值。
在本發明的一實施例中,至少一熔絲元件包含複數個熔絲元件電性連接到共接地母線,複數個熔絲元件分別電性連接複數個電晶體單元,複數個電晶體單元中每一者包含一個或多個電晶體做串聯,熔絲電路包含共接地母線、複數個熔絲元件以及複數個電晶體單元,上述方法更包含:當複數個電晶體單元中一選定的電晶體單元導通且複數個電晶體單元中其餘的電晶體單元關斷時,透過量測裝置逐步施加複數個不同電壓給共接地母線,以從熔絲電路測量相關於複數個不同電壓的複數個不同測量電流的複數個不同電流值,其中選定的電晶體單元電性連接複數個熔絲元件中的選定的熔絲元件。
在本發明的一實施例中,上述方法更包含:設定第一條件以表示當複數個不同電壓中的一第一電壓施加在共接地母線時,選定的電晶體單元工作在一線性區域,其餘的電晶體單元關斷;設定第二條件以表示當複數個不同電壓中的一第二電壓施加在共接地母線時,選定的電晶體單元工作在線性區域,其餘的電晶體單元關斷,且第一電壓減去第二電壓等於預定電壓值;在第一電流值減去第二電流值之前,根據第一條件與第二條件,從相關於複數個不同電壓的複數個不同電流值中選取第一電流值與第二電流值,其中將預定電壓值除以減去的電流值的步驟包含:將預定電壓值除以減去的電流值以得出選定的熔絲元件的熔絲阻值。
在本發明的一實施例中,至少一熔絲元件包含複數個熔絲元件電性連接到共接地母線,複數個熔絲元件分別電性連接複數個電晶體單元,複數個電晶體單元中每一者包含一個或多個電晶體做串聯,熔絲電路包含共接地母線、複數個熔絲元件以及複數個電晶體單元,上述方法更包含:設定第一條件以表示當強制電壓施加在共接地母線時,複數個電晶體單元中選定的電晶體單元工作在線性區域,複數個電晶體單元中其餘的電晶體單元關斷;設定第二條件以表示當強制電壓施加在共接地母線時,選定的電晶體單元與其餘的電晶體單元皆關斷。
在本發明的一實施例中,上述方法更包含:當選定的電晶體單元導通且其餘的電晶體單元關斷時,透過量測裝置施加強制電壓在共接地母線,據以從熔絲電路測一量測量電流的第一電流值;當選定的電晶體單元以及其餘的電晶體單元皆關斷時,透過量測裝置施加強制電壓在共接地母線,據以從熔絲電路測量另一測量電流的第二電流值,其中選定的電晶體單元電性連接複數個熔絲元件中的選定的熔絲元件,其中將預定電壓值除以減去的電流值的步驟包含:將預定電壓值除以減去的電流值以得出選定的熔絲元件的熔絲阻值。
綜上所述,本發明之技術方案與現有技術相比具有明顯的優點和有益效果。藉由本發明的技術方案,系統和方法可以防止熔絲阻值錯配並且可以實作於測試線中。
以下將以實施方式對上述之說明作詳細的描述,並對本發明之技術方案提供更進一步的解釋。
為了使本發明之敘述更加詳盡與完備,可參照所附之圖式及以下所述各種實施例,圖式中相同之號碼代表相同或相似之元件。另一方面,眾所週知的元件與步驟並未描述於實施例中,以避免對本發明造成不必要的限制。
請參照第1圖,本發明之技術態樣是一種測量熔絲阻值的系統100,其可應用在測試線,或是廣泛地運用在相關之技術環節。以下將搭配第1、2A、2B圖來說明的系統100之具體實施方式。
應瞭解到,系統100的多種實施方式搭配第1圖進行描述。於以下描述中,為了便於解釋,進一步設定許多特定細節以提供一或多個實施方式的全面性闡述。然而,本技術可在沒有這些特定細節的情況下實施。於其他舉例中,為了有效描述這些實施方式,已知結構與裝置以方塊圖形式顯示。此處使用的「舉例而言」的用語,以表示「作為例子、實例或例證」的意思。此處描述的作為「舉例而言」的任何實施例,無須解讀為較佳或優於其他實施例。
第1圖是依照本發明一實施例之一種測量熔絲阻值的系統100的方塊圖。如第1圖所示,系統100可包含電腦101以及量測裝置102。在架構上,電腦101可電性連接量測裝置102。應瞭解到,於實施方式與申請專利範圍中,涉及『電性連接』之描述,其可泛指一元件透過其他元件而間接電氣耦合至另一元件,或是一元件無須透過其他元件而直接電連結至另一元件。舉例而言,量測裝置102可為內建量測裝置直接連結至電腦101,或是量測裝置102可為外部量測裝置,電腦101間接取得量測裝置102的資料。
實作上,舉例而言,電腦101可為電腦主機或伺服器。以伺服器而言,已發展或開發中的許多技術可管理計算機伺服器的運作,大體上可以提供可存取性、一致性與效率。遠端管理允許用於伺服器的輸入輸出介面的移除,以及網路管理者實體訪問每一個伺服器的需求。 舉例而言,設有許多計算機伺服器的龐大資料中心一般使用多種遠端管理工具來管理,以配置、監控與除錯伺服器硬體與軟體。實作上,舉例而言,量測裝置102可以是量測電路、量測設備、測試裝置或類似裝置。
如第1圖所示,電腦101包括儲存裝置110、處理器120、輸入/輸出(I/O)介面130和顯示裝置170。實作上,舉例而言,儲存裝置110可以是儲存硬體,例如硬碟(HDD)或固態硬碟(SSD)。處理器120可為中央處理器(CPU),輸入/輸出介面130可以包括連接器、通信設備、傳輸設備、輸入設備等,顯示裝置170可為液晶顯示器或類似裝置。
在架構上,處理器120電性連接儲存裝置110,處理器120電性連接輸入/輸出介面130,處理器120電性連接,處理器120電性連接顯示裝置170。輸入/輸出介面130可連接至量測裝置102,量測裝置102電性連接熔絲電路190。
為了對上述熔絲電路190的規格做更進一步的闡述,請參照第2A、2B圖,第2A圖是依照本發明一實施例之一種熔絲電路190的一狀態的示意圖,第2B圖是依照本發明一實施例之一種熔絲電路190的另一狀態的示意圖。
如第2A、2B圖所示,熔絲電路190包含共接地(common ground, CGND)母線210、複數個熔絲元件F01、F02、…、F16以及複數個電晶體單元201、202、…、216。在架構上,共接地母線210電性連接複數個熔絲元件F01、F02、…、F16,複數個熔絲元件F01、F02、…、F16分別電性連接複數個電晶體單元201、202、…、216。
在本發明的一實施例中,複數個電晶體單元201、202、…、216中每一者包含一個或多個電晶體做串聯。如第2A、2B圖所示,電晶體單元201包含多個串聯之電晶體S011、S012、S013,電晶體單元202包含多個串聯之電晶體S021、S022、S023,電晶體單元216包含多個串聯之電晶體S161、S162、S163。
實作上,舉例而言,複數個熔絲元件F01、F02、…、F16中每一者可為反熔絲或熔絲。反熔絲是執行與熔絲相反功能的電子元件。熔絲初始為低電阻,旨在永久斷開導電路徑(通常當通過路徑的電流超過指定限制時),而反熔絲初始為高電阻,並對其進行編程將其轉換為永久導電路徑(通常是當反熔絲兩端的電壓超過某個水平時)。
在閒置狀態下,共接地母線210通常處於 0V或接地,並且沒有電流流過熔絲元件 F01、F02、…、F16。
實作上,舉例而言,在不可預知的製程差異或設計不周的情況下,共接地母線210上可能存在一些洩漏電路徑。一旦共接地母線210上存在漏電流,在控制實驗中,很難通過使用一種將一個電壓強制給到共接地母線210並測量來自共接地母線210的電流的簡單方式來獲得正確的熔絲阻值。
請參照第1、2A、2B圖,系統100能夠正確地測量熔絲阻值。於使用時,儲存裝置110用於儲存電性連接到至少一熔絲元件的共接地母線210上強制電壓(如:約5V)的預定電壓值、在第一條件下通過共接地母線210的測量電流的第一電流值、在第二條件下通過共接地母線210的另一測量電流的第二電流值以及至少一指令。處理器120用於存取及執行至少一指令以:將第一電流值減去第二電流值,得到減去的電流值,從而去除掉通過共接地母線210的漏電流的值。接下來,處理器120用於存取及執行至少一指令以:將預定電壓值除以減去的電流值以得出至少一熔絲元件的熔絲阻值。顯示裝置170可顯示至少一熔絲元件的熔絲阻值。
在本發明的一實施例中,至少一熔絲元件可包含熔絲元件 F01、F02、…、F16中任一者。實作上,舉例而言,當熔絲元件F01被選擇做為選定的熔絲元件F01來被測量時,電晶體單元201被選擇做為選定的電晶體單元201,選定的電晶體單元201電性連接選定的熔絲元件F01。
關於選定的熔絲元件F01的熔絲阻值,在本發明的第一實施例中,當選定的電晶體單元201導通且其餘的電晶體單元202、…、216關斷(如第2A圖所示)時,量測裝置102逐步施加複數個不同電壓給共接地母線210,以從熔絲電路190測量相關於複數個不同電壓的複數個不同測量電流的複數個不同電流值。
在本發明的第一實施例中,儲存裝置110儲存相關於複數個不同電壓的複數個不同電流值,處理器120存取及執行至少一指令以:設定第一條件以表示當複數個不同電壓中的第一電壓(如:約5.5V)施加在共接地母線210時,選定的電晶體單元201工作在線性區域,其餘的電晶體單元202、…、216關斷;設定第二條件以表示當複數個不同電壓中的第二電壓(如:約0.5V)施加在共接地母線210時,選定的電晶體單元201工作在線性區域,其餘的電晶體單元202、…、216關斷,且第一電壓(如:約5.5V)減去第二電壓(如:約0.5V)等於預定電壓值(如:約5V)。
接下來,在本發明的第一實施例中,處理器120用於存取及執行至少一指令以:在第一電流值減去第二電流值之前,根據第一條件與第二條件,從相關於複數個不同電壓的複數個不同電流值中選取第一電流值與第二電流值。
接下來,在本發明的第一實施例中,處理器120用於存取及執行至少一指令以:將第一電流值減去第二電流值,得到減去的電流值,從而去除掉通過共接地母線210的漏電流的值。
接下來,在本發明的第一實施例中,處理器120用於存取及執行至少一指令以:將預定電壓值除以減去的電流值以得出選定的熔絲元件F01的熔絲阻值。顯示裝置170可顯示選定的熔絲元件F01的熔絲阻值。
或者,關於選定的熔絲元件F01的熔絲阻值,在本發明的第二實施例中,處理器120用於存取及執行至少一指令以:設定第一條件以表示當強制電壓(如:約5V)施加在共接地母線210時,選定的電晶體單元201工作在線性區域,其餘的電晶體單元202、…、216關斷;設定第二條件以表示當強制電壓(如:約5V)施加在共接地母線210時,選定的電晶體單元201與其餘的電晶體單元202、…、216皆關斷。
在本發明的第二實施例中,當選定的電晶體單元201導通(如:工作在線性區域)且其餘的電晶體單元202、…、216關斷時(如第2A圖所示),量測裝置102施加強制電壓(如:約5V)在共接地母線210,據以從熔絲電路190測量一測量電流的第一電流值。當選定的電晶體單元201以及其餘的電晶體單元202、…、216皆關斷時(如第2B圖所示),量測裝置102施加強制電壓(如:約5V)在共接地母線210,據以從熔絲電路190測量另一測量電流的第二電流值。
在第一電流值與第二電流值被量測裝置102測量以後,在本發明的第二實施例中,處理器120用於存取及執行至少一指令以:將第一電流值減去第二電流值,得到減去的電流值,從而去除掉通過共接地母線210的漏電流的值。
接下來,在本發明的第二實施例中,處理器120用於存取及執行至少一指令以:將預定電壓值(如:約5V)除以減去的電流值以得出選定的熔絲元件F01的熔絲阻值。顯示裝置170可顯示選定的熔絲元件F01的熔絲阻值。
為了對上述系統100所運行的方法做更進一步的闡述,請同時參照第1~3圖,第3圖是依照本發明一實施例之一種測量熔絲阻值的方法300的流程圖。如第3圖所示,方法300包含步驟S301、S303、S305(應瞭解到,在本實施例中所提及的步驟,除特別敘明其順序者外,均可依實際需要調整其前後順序,甚至可同時或部分同時執行)。
方法300可以採用非暫態電腦可讀取記錄媒體上的電腦程式產品的形式,此電腦可讀取記錄媒體具有包含在介質中的電腦可讀取的複數個指令。適合的記錄媒體可以包括以下任一者:非揮發性記憶體,例如:唯讀記憶體(ROM)、可程式唯讀記憶體(PROM)、可抹拭可程式唯讀記憶體(EPROM)、電子抹除式可程式唯讀記憶體(EEPROM);揮發性記憶體,例如:靜態隨機存取記憶體(SRAM)、動態隨機存取記憶體(DRAM)、雙倍資料率隨機存取記憶體(DDR-RAM);光學儲存裝置,例如:唯讀光碟(CD-ROM)、唯讀數位多功能影音光碟(DVD-ROM);磁性儲存裝置,例如:硬碟機、軟碟機。
在本發明的一實施例中,於步驟S301,預載電性連接到至少一熔絲元件的共接地母線210上強制電壓(如:約5V)的預定電壓值、在第一條件下通過共接地母線210的測量電流的第一電流值、在第二條件下通過共接地母線210的另一測量電流的第二電流值。於步驟S303,將第一電流值減去第二電流值,得到減去的電流值,從而去除掉通過共接地母線210的漏電流的值。於步驟S305,將預定電壓值除以減去的電流值以得出至少一熔絲元件的熔絲阻值。
於方法300,上述至少一熔絲元件可包含熔絲元件 F01、F02、…、F16中任一者。實作上,舉例而言,當熔絲元件F01被選擇做為選定的熔絲元件F01來被測量時,電晶體單元201被選擇做為選定的電晶體單元201,選定的電晶體單元201電性連接選定的熔絲元件F01。
關於選定的熔絲元件F01的熔絲阻值,在本發明的第一實施例中,方法300包含:當選定的電晶體單元201導通且其餘的電晶體單元202、…、216關斷(如第2A圖所示)時,量測裝置102逐步施加複數個不同電壓給共接地母線210,以從熔絲電路190測量相關於複數個不同電壓的複數個不同測量電流的複數個不同電流值。
在本發明的第一實施例中,儲存裝置110儲存相關於複數個不同電壓的複數個不同電流值,方法300包含:設定第一條件以表示當複數個不同電壓中的第一電壓(如:約5.5V)施加在共接地母線210時,選定的電晶體單元201工作在線性區域,其餘的電晶體單元202、…、216關斷;設定第二條件以表示當複數個不同電壓中的第二電壓(如:約0.5V)施加在共接地母線210時,選定的電晶體單元201工作在線性區域,其餘的電晶體單元202、…、216關斷,且第一電壓(如:約5.5V)減去第二電壓(如:約0.5V)等於預定電壓值(如:約5V)。
接下來,在本發明的第一實施例中,方法300包含:在步驟S303之前,根據第一條件與第二條件,從相關於複數個不同電壓的複數個不同電流值中選取第一電流值與第二電流值。
在本發明的第一實施例中,步驟S305包含:將預定電壓值除以減去的電流值以得出選定的熔絲元件F01的熔絲阻值。
或者,關於選定的熔絲元件F01的熔絲阻值,在本發明的第二實施例中,方法300包含:設定第一條件以表示當強制電壓(如:約5V)施加在共接地母線210時,選定的電晶體單元201工作在線性區域,其餘的電晶體單元202、…、216關斷;設定第二條件以表示當強制電壓(如:約5V)施加在共接地母線210時,選定的電晶體單元201與其餘的電晶體單元202、…、216皆關斷。
在本發明的第二實施例中,方法300包含:當選定的電晶體單元201導通(如:工作在線性區域)且其餘的電晶體單元202、…、216關斷時(如第2A圖所示),透過量測裝置102施加強制電壓(如:約5V)在共接地母線210,據以從熔絲電路190測量一測量電流的第一電流值。當選定的電晶體單元201以及其餘的電晶體單元202、…、216皆關斷時(如第2B圖所示),透過量測裝置102施加強制電壓(如:約5V)在共接地母線210,據以從熔絲電路190測量另一測量電流的第二電流值。
在本發明的第二實施例中,步驟S305包含:將預定電壓值(如:約5V)除以減去的電流值以得出選定的熔絲元件F01的熔絲阻值。顯示裝置170可顯示選定的熔絲元件F01的熔絲阻值。
綜上所述,本發明之技術方案與現有技術相比具有明顯的優點和有益效果。藉由本發明的技術方案,系統100和方法300可以防止熔絲阻值錯配並且可以實作於測試線中。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附符號之說明如下:
100:系統
101:電腦
102:量測裝置
110:儲存裝置
120:處理器
130:輸入/輸出介面
170:顯示裝置
190:熔絲電路
210:共接地母線
201、202、216:電晶體單元
300:方法
F01、F02、F16:熔絲元件
S011、S012、S013:電晶體
S021、S022、S023:電晶體
S161、S162、S163:電晶體
S301、S303、S305:步驟
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:
第1圖是依照本發明一實施例之一種測量熔絲阻值的系統的方塊圖;
第2A圖是依照本發明一實施例之一種熔絲電路的一狀態的示意圖;
第2B圖是依照本發明一實施例之一種熔絲電路的另一狀態的示意圖;以及
第3圖是依照本發明一實施例之一種測量熔絲阻值的方法的流程圖。
300:方法
S301、S303、S305:步驟
Claims (20)
- 一種測量一熔絲阻值的系統,該系統包含:一儲存裝置,用於儲存電性連接到至少一熔絲元件的一共接地母線上一強制電壓的一預定電壓值、在一第一條件下通過該共接地母線的一測量電流的一第一電流值、在一第二條件下通過該共接地母線的另一測量電流的一第二電流值以及至少一指令;以及一處理器,電性連接該儲存裝置,並用於存取及執行該至少一指令以:將該第一電流值減去該第二電流值,得到一減去的電流值,從而去除掉通過該共接地母線的一漏電流的值;以及將該預定電壓值除以該減去的電流值以得出該至少一熔絲元件的該熔絲阻值。
- 如請求項1所述之系統,其中該至少一熔絲元件包含複數個熔絲元件電性連接到該共接地母線,該複數個熔絲元件分別電性連接複數個電晶體單元,該複數個電晶體單元中每一者包含一個或多個電晶體做串聯。
- 如請求項2所述之系統,更包含:一量測裝置,電性連接一熔絲電路,該熔絲電路包含該共接地母線、該複數個熔絲元件以及該複數個電晶體 單元,當該複數個電晶體單元中一選定的電晶體單元導通且該複數個電晶體單元中其餘的電晶體單元關斷時,該量測裝置逐步施加複數個不同電壓給該共接地母線,以從該熔絲電路測量相關於該複數個不同電壓的複數個不同測量電流的複數個不同電流值,其中該選定的電晶體單元電性連接該複數個熔絲元件中的一選定的熔絲元件。
- 如請求項3所述之系統,其中該儲存裝置儲存相關於該複數個不同電壓的該複數個不同電流值,該處理器存取及執行該至少一指令以:設定該第一條件以表示當該複數個不同電壓中的一第一電壓施加在該共接地母線時,該選定的電晶體單元工作在一線性區域,該其餘的電晶體單元關斷;設定該第二條件以表示當該複數個不同電壓中的一第二電壓施加在該共接地母線時,該選定的電晶體單元工作在該線性區域,該其餘的電晶體單元關斷,且該第一電壓減去該第二電壓等於該預定電壓值;以及在該第一電流值減去該第二電流值之前,根據該第一條件與該第二條件,從相關於該複數個不同電壓的該複數個不同電流值中選取該第一電流值與該第二電流值。
- 如請求項4所述之系統,其中該處理器存取及執行該至少一指令以: 將該預定電壓值除以該減去的電流值以得出該選定的熔絲元件的該熔絲阻值。
- 如請求項2所述之系統,其中該處理器存取及執行該至少一指令以:設定該第一條件以表示當該強制電壓施加在該共接地母線時,該複數個電晶體單元中一選定的電晶體單元工作在一線性區域,該複數個電晶體單元中其餘的電晶體單元關斷;以及設定該第二條件以表示當該強制電壓施加在該共接地母線時,該選定的電晶體單元與該其餘的電晶體單元皆關斷。
- 如請求項6所述之系統,更包含:一量測裝置,電性連接一熔絲電路,該熔絲電路包含該共接地母線、該複數個熔絲元件以及該複數個電晶體單元,當該選定的電晶體單元導通且該其餘的電晶體單元關斷時,該量測裝置施加該強制電壓在該共接地母線,據以從該熔絲電路測量該測量電流的該第一電流值,而當該選定的電晶體單元以及該其餘的電晶體單元皆關斷時,該量測裝置施加該強制電壓在該共接地母線,據以從該熔絲電路測量該另一測量電流的該第二電流值,其中該選定的電晶體單元電性連接該複數個熔絲元件中的一選定的熔絲元件。
- 如請求項7所述之系統,其中該處理器存取及執行該至少一指令以:將該預定電壓值除以該減去的電流值以得出該選定的熔絲元件的該熔絲阻值。
- 一種測量一熔絲阻值的方法,該方法包含以下步驟:預載電性連接到至少一熔絲元件的一共接地母線上一強制電壓的一預定電壓值、在一第一條件下通過該共接地母線的一測量電流的一第一電流值以及在一第二條件下通過該共接地母線的另一測量電流的一第二電流值;將該第一電流值減去該第二電流值,得到一減去的電流值,從而去除掉通過該共接地母線的一漏電流的值;以及將該預定電壓值除以該減去的電流值以得出該至少一熔絲元件的該熔絲阻值。
- 如請求項9所述之方法,其中該至少一熔絲元件包含複數個熔絲元件電性連接到該共接地母線,該複數個熔絲元件分別電性連接複數個電晶體單元,該複數個電晶體單元中每一者包含一個或多個電晶體做串聯,一熔絲電路包含該共接地母線、該複數個熔絲元件以及該複數個電晶體單元,該方法更包含: 當該複數個電晶體單元中一選定的電晶體單元導通且該複數個電晶體單元中其餘的電晶體單元關斷時,透過一量測裝置逐步施加複數個不同電壓給該共接地母線,以從該熔絲電路測量相關於該複數個不同電壓的複數個不同測量電流的複數個不同電流值,其中該選定的電晶體單元電性連接該複數個熔絲元件中的一選定的熔絲元件。
- 如請求項10所述之方法,更包含:設定該第一條件以表示當該複數個不同電壓中的一第一電壓施加在該共接地母線時,該選定的電晶體單元工作在一線性區域,該其餘的電晶體單元關斷;設定該第二條件以表示當該複數個不同電壓中的一第二電壓施加在該共接地母線時,該選定的電晶體單元工作在該線性區域,該其餘的電晶體單元關斷,且該第一電壓減去該第二電壓等於該預定電壓值;以及在該第一電流值減去該第二電流值之前,根據該第一條件與該第二條件,從相關於該複數個不同電壓的該複數個不同電流值中選取該第一電流值與該第二電流值。
- 如請求項11所述之方法,其中將該預定電壓值除以該減去的電流值的步驟包含:將該預定電壓值除以該減去的電流值以得出該選定的熔絲元件的該熔絲阻值。
- 如請求項9所述之方法,其中該至少一熔絲元件包含複數個熔絲元件電性連接到該共接地母線,該複數個熔絲元件分別電性連接複數個電晶體單元,該複數個電晶體單元中每一者包含一個或多個電晶體做串聯,一熔絲電路包含該共接地母線、該複數個熔絲元件以及該複數個電晶體單元,該方法更包含:設定該第一條件以表示當該強制電壓施加在該共接地母線時,該複數個電晶體單元中一選定的電晶體單元工作在一線性區域,該複數個電晶體單元中其餘的電晶體單元關斷;以及設定該第二條件以表示當該強制電壓施加在該共接地母線時,該選定的電晶體單元與該其餘的電晶體單元皆關斷。
- 如請求項13所述之方法,更包含:當該選定的電晶體單元導通且該其餘的電晶體單元關斷時,透過一量測裝置施加該強制電壓在該共接地母線,據以從該熔絲電路測量該測量電流的該第一電流值;以及當該選定的電晶體單元以及該其餘的電晶體單元皆關斷時,透過該量測裝置施加該強制電壓在該共接地母線,據以從該熔絲電路測量該另一測量電流的該第二電流值,其中該選定的電晶體單元電性連接該複數個熔絲元件中 的一選定的熔絲元件。
- 如請求項14所述之方法,其中將該預定電壓值除以該減去的電流值的步驟包含:將該預定電壓值除以該減去的電流值以得出該選定的熔絲元件的該熔絲阻值。
- 一種非暫態電腦可讀取記錄媒體,儲存複數個指令,以令一電腦執行測量一熔絲阻值的方法,該方法包含以下步驟:預載電性連接到至少一熔絲元件的一共接地母線上一強制電壓的一預定電壓值、在一第一條件下通過該共接地母線的一測量電流的一第一電流值以及在一第二條件下通過該共接地母線的另一測量電流的一第二電流值;將該第一電流值減去該第二電流值,得到一減去的電流值,從而去除掉通過該共接地母線的一漏電流的值;以及將該預定電壓值除以該減去的電流值以得出該至少一熔絲元件的該熔絲阻值。
- 如請求項16所述之非暫態電腦可讀取記錄媒體,其中該至少一熔絲元件包含複數個熔絲元件電性連接到該共接地母線,該複數個熔絲元件分別電性連接複數個電晶體單元,該複數個電晶體單元中每一者包含一個或 多個電晶體做串聯,一熔絲電路包含該共接地母線、該複數個熔絲元件以及該複數個電晶體單元,該方法更包含:當該複數個電晶體單元中一選定的電晶體單元導通且該複數個電晶體單元中其餘的電晶體單元關斷時,透過一量測裝置逐步施加複數個不同電壓給該共接地母線,以從該熔絲電路測量相關於該複數個不同電壓的複數個不同測量電流的複數個不同電流值,其中該選定的電晶體單元電性連接該複數個熔絲元件中的一選定的熔絲元件。
- 如請求項17所述之非暫態電腦可讀取記錄媒體,其中該方法更包含:設定該第一條件以表示當該複數個不同電壓中的一第一電壓施加在該共接地母線時,該選定的電晶體單元工作在一線性區域,該其餘的電晶體單元關斷;設定該第二條件以表示當該複數個不同電壓中的一第二電壓施加在該共接地母線時,該選定的電晶體單元工作在該線性區域,該其餘的電晶體單元關斷,且該第一電壓減去該第二電壓等於該預定電壓值;以及在該第一電流值減去該第二電流值之前,根據該第一條件與該第二條件,從相關於該複數個不同電壓的該複數個不同電流值中選取該第一電流值與該第二電流值,其中將該預定電壓值除以該減去的電流值的步驟包含:將該預定電壓值除以該減去的電流值以得出該選定的熔 絲元件的該熔絲阻值。
- 如請求項18所述之非暫態電腦可讀取記錄媒體,其中該至少一熔絲元件包含複數個熔絲元件電性連接到該共接地母線,該複數個熔絲元件分別電性連接複數個電晶體單元,該複數個電晶體單元中每一者包含一個或多個電晶體做串聯,一熔絲電路包含該共接地母線、該複數個熔絲元件以及該複數個電晶體單元,該方法更包含:設定該第一條件以表示當該強制電壓施加在該共接地母線時,該複數個電晶體單元中一選定的電晶體單元工作在一線性區域,該複數個電晶體單元中其餘的電晶體單元關斷;以及設定該第二條件以表示當該強制電壓施加在該共接地母線時,該選定的電晶體單元與該其餘的電晶體單元皆關斷。
- 如請求項19所述之非暫態電腦可讀取記錄媒體,其中該方法更包含:當該選定的電晶體單元導通且該其餘的電晶體單元關斷時,透過一量測裝置施加該強制電壓在該共接地母線,據以從該熔絲電路測量該測量電流的該第一電流值;以及當該選定的電晶體單元以及該其餘的電晶體單元皆關斷時,透過該量測裝置施加該強制電壓在該共接地母線, 據以從該熔絲電路測量該另一測量電流的該第二電流值,其中該選定的電晶體單元電性連接該複數個熔絲元件中的一選定的熔絲元件,其中將該預定電壓值除以該減去的電流值的步驟包含:將該預定電壓值除以該減去的電流值以得出該選定的熔絲元件的該熔絲阻值。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/643,184 | 2021-12-08 | ||
US17/643,184 US11906560B2 (en) | 2021-12-08 | 2021-12-08 | System and method of measuring fuse resistance and non-transitory computer readable medium |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202323835A TW202323835A (zh) | 2023-06-16 |
TWI817501B true TWI817501B (zh) | 2023-10-01 |
Family
ID=86608464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111117936A TWI817501B (zh) | 2021-12-08 | 2022-05-13 | 測量熔絲阻值的系統與方法及非暫態電腦可讀取記錄媒體 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11906560B2 (zh) |
CN (1) | CN116243053A (zh) |
TW (1) | TWI817501B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020003425A1 (en) * | 1998-09-03 | 2002-01-10 | Tim Damon | Apparatus and method for testing fuses |
TW200606438A (en) * | 2004-05-07 | 2006-02-16 | Taiwan Semiconductor Mfg Co Ltd | On-chip resistance monitor and diagnoses for electrical fuses |
CN104977469A (zh) * | 2014-04-04 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 用于集成电路设计的测量电路和方法 |
CN109073702A (zh) * | 2016-12-12 | 2018-12-21 | 株式会社Lg化学 | 具有用于电熔丝的诊断系统的车辆 |
US20210376654A1 (en) * | 2020-06-02 | 2021-12-02 | Acer Incorporated | Backup power supply for electronic system and operation method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6541983B2 (en) * | 2001-05-10 | 2003-04-01 | Koninklijke Philips Electronics N.V. | Method for measuring fuse resistance in a fuse array |
US9696357B2 (en) * | 2013-06-28 | 2017-07-04 | Landis+Gyr, Inc. | Element resistance measurement in an electricity meter |
US10018660B2 (en) * | 2014-06-12 | 2018-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Output resistance testing structure |
-
2021
- 2021-12-08 US US17/643,184 patent/US11906560B2/en active Active
-
2022
- 2022-02-28 CN CN202210186159.1A patent/CN116243053A/zh active Pending
- 2022-05-13 TW TW111117936A patent/TWI817501B/zh active
-
2024
- 2024-01-09 US US18/407,477 patent/US20240151756A1/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020003425A1 (en) * | 1998-09-03 | 2002-01-10 | Tim Damon | Apparatus and method for testing fuses |
US20020163343A1 (en) * | 1998-09-03 | 2002-11-07 | Micron Technology, Inc. | Apparatus and method for testing fuses |
TW200606438A (en) * | 2004-05-07 | 2006-02-16 | Taiwan Semiconductor Mfg Co Ltd | On-chip resistance monitor and diagnoses for electrical fuses |
CN104977469A (zh) * | 2014-04-04 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 用于集成电路设计的测量电路和方法 |
CN109073702A (zh) * | 2016-12-12 | 2018-12-21 | 株式会社Lg化学 | 具有用于电熔丝的诊断系统的车辆 |
US20210376654A1 (en) * | 2020-06-02 | 2021-12-02 | Acer Incorporated | Backup power supply for electronic system and operation method thereof |
CN113765205A (zh) * | 2020-06-02 | 2021-12-07 | 宏碁股份有限公司 | 电子系统的备用电源与其操作方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202323835A (zh) | 2023-06-16 |
CN116243053A (zh) | 2023-06-09 |
US11906560B2 (en) | 2024-02-20 |
US20230176101A1 (en) | 2023-06-08 |
US20240151756A1 (en) | 2024-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9753445B1 (en) | DUT continuity test with only digital IO structures apparatus and methods associated thereof | |
CN108693825B (zh) | Plc输入输出模块的检测方法及装置 | |
US9389937B2 (en) | Managing faulty memory pages in a computing system | |
US10304522B2 (en) | Method for low power operation and test using DRAM device | |
TWI534703B (zh) | 根據資源使用率易失性管理分區計算系統中的資源的系統與方法 | |
US9965346B2 (en) | Handling repaired memory array elements in a memory of a computer system | |
CN107479823A (zh) | 随机读写文件测试中的数据校验方法和装置 | |
US20200066367A1 (en) | Memory device controller | |
US20040153686A1 (en) | Method and system for storing field replaceable unit repair history information | |
TWI817501B (zh) | 測量熔絲阻值的系統與方法及非暫態電腦可讀取記錄媒體 | |
US10598710B2 (en) | Cognitive analysis using applied analog circuits | |
CN114578121A (zh) | 高压电压测量方法、系统和装置 | |
CN110674044A (zh) | 功能自动化测试的覆盖率获取方法、系统、设备及介质 | |
US9411695B2 (en) | Provisioning memory in a memory system for mirroring | |
WO2024113962A1 (zh) | 漏液检测线检测方法、系统、装置、服务器及电子设备 | |
DE102021101458A1 (de) | Master- und Slave-Prozessoren zum Konfigurieren von Subsystemen | |
CN110569165B (zh) | 一种用于检测服务器的功耗的方法和装置 | |
US8332508B1 (en) | Extensible management server | |
US8718978B2 (en) | Performance logging framework | |
US8356309B1 (en) | Graphical display of management data obtained from an extensible management server | |
US9696986B2 (en) | Managing a code load | |
US20140019093A1 (en) | Incrementally increasing system test workload | |
US9570199B2 (en) | Traffic and temperature based memory testing | |
US10386425B2 (en) | Method and system for managing power faults | |
TW202414421A (zh) | 測試記憶體裝置的系統與方法及非暫態電腦可讀取記錄媒體 |