TWI812365B - 故障減輕方法及資料處理電路 - Google Patents

故障減輕方法及資料處理電路 Download PDF

Info

Publication number
TWI812365B
TWI812365B TW111127827A TW111127827A TWI812365B TW I812365 B TWI812365 B TW I812365B TW 111127827 A TW111127827 A TW 111127827A TW 111127827 A TW111127827 A TW 111127827A TW I812365 B TWI812365 B TW I812365B
Authority
TW
Taiwan
Prior art keywords
bit
data
value
faulty
adjacent
Prior art date
Application number
TW111127827A
Other languages
English (en)
Other versions
TW202405740A (zh
Inventor
劉恕民
吳凱強
唐文力
Original Assignee
臺灣發展軟體科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 臺灣發展軟體科技股份有限公司 filed Critical 臺灣發展軟體科技股份有限公司
Priority to TW111127827A priority Critical patent/TWI812365B/zh
Priority to CN202211040345.0A priority patent/CN117520025A/zh
Priority to US18/162,601 priority patent/US20240028452A1/en
Application granted granted Critical
Publication of TWI812365B publication Critical patent/TWI812365B/zh
Publication of TW202405740A publication Critical patent/TW202405740A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/104—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error using arithmetic codes, i.e. codes which are preserved during operation, e.g. modulo 9 or 11 check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Abstract

本發明提供一種故障減輕方法及資料處理電路。將第一資料寫入記憶體；依據第一資料在故障位元的一個或更多個相鄰位元決定運算結果；依據運算結果決定新值；使用新值取代第一資料在故障位元上的數值，以形成第二資料。第一資料包括多個位元。第一資料為影像相關的資料、對影像進行特徵擷取的乘積累加運算所用的權重及/或激勵運算所用的數值。相鄰位元相鄰於故障位元，且運算結果是對第一資料在記憶體上的未故障位元的數值運算所得。藉此，可減少記憶體故障的影響。

Description

故障減輕方法及資料處理電路
本發明是有關於一種資料處理機制，且特別是有關於一種故障減輕方法及資料處理電路。
神經網路是人工智慧(Artificial Intelligence，AI)中的一個重要主題，並是透過模擬人類腦細胞的運作來進行決策。值得注意的是，人類腦細胞中存在著許多神經元(Neuron)，而這些神經元會透過突觸(Synapse)來互相連結。其中，各神經元可經由突觸接收訊號，且此訊號經轉化後的輸出會再傳導到另一個神經元。各神經元的轉化能力不同，且人類透過前述訊號傳遞與轉化的運作，可形成思考與判斷的能力。神經網路即是依據前述運作方式來得到對應能力。
神經網路經常被應用在影像辨識中。而在各神經元的運作中，輸入分量與對應突觸的權重相乘(可能加上偏置)後將經非線性函數(例如，激勵(activation)函數)運算而輸出，從而擷取影像特徵。無可避免地，用於儲存輸入值、權重值及函數參數的記憶體可能良率不佳，使得部分儲存區塊故障/損壞(例如，硬性錯誤(hard error))，進而影響儲存資料的完成性或正確性。甚至，針對卷積神經網路(Convolutional Neural Network，CNN)，執行卷積運算(Convolution)後，故障/損壞的情況將嚴重影響影像辨識結果。例如，若故障發生在較高位元，則辨識成功率可能趨近於零。
有鑑於此，本發明實施例提供一種故障減輕方法及資料處理電路，基於相鄰特徵的統計特性取代資料，以提升辨識準確度。
本發明實施例的故障減輕方法適用於具有故障位元的記憶體。故障減輕方法包括(但不僅限於)將第一資料寫入記憶體；依據第一資料在故障位元的一個或更多個相鄰位元決定運算結果；依據運算結果決定新值；使用新值取代第一資料在故障位元上的數值，以形成第二資料。第一資料包括多個位元。第一資料為影像相關的資料、對影像進行特徵擷取的乘積累加運算(Multiply Accumulate，MAC)所用的權重及/或激勵(activation)運算所用的數值。相鄰位元相鄰於故障位元，且運算結果是對第一資料在記憶體上的未故障位元的數值運算所得。
本發明實施例的資料處理電路包括(但不僅限於)記憶體及處理器。記憶體用於儲存程式碼，且具有一個或更多個故障位元。處理器耦接記憶體，並經配置用以載入且執行下列步驟：將第一資料寫入記憶體；依據第一資料在故障位元的一個或更多個相鄰位元決定運算結果；依據運算結果決定新值；使用新值取代第一資料在故障位元上的數值，以形成第二資料。第一資料包括多個位元。第一資料為影像相關的資料、對影像進行特徵擷取的乘積累加運算所用的權重及/或激勵運算所用的數值。相鄰位元相鄰於故障位元，且運算結果是對第一資料在記憶體上的未故障位元的數值運算所得。
基於上述，本發明實施例的故障減輕方法及資料處理電路可使用未故障位元上的數值的運算結果取代故障位元上的數值。藉此，可降低影像辨識的錯誤率，從而減輕故障影響。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依據本發明一實施例的資料處理電路10的元件方塊圖。請參照圖1，資料處理電路10包括(但不僅限於)記憶體11及處理器12。
記憶體11可以是靜態或動態隨機存取記憶體(Random Access Memory，RAM)、唯讀記憶體(Read-Only Memory，ROM)、快閃記憶體(Flash Memory)、寄存器(Register)、組合邏輯電路(Combinational Circuit)或上述元件的組合。在一實施例中，記憶體11用於儲存影像相關的資料、對影像進行特徵擷取的乘積累加運算(Multiply Accumulate，MAC)所用的權重、及/或激勵(activation)運算、池化(pooling)運算及/或其他神經網路運算所用的數值。在其他實施例中，應用者可依據實際需求而決定記憶體11所儲存資料的類型。
在一實施例中，記憶體11用以儲存程式碼、軟體模組、組態配置、資料或檔案(例如，神經網路相關參數、運算結果等)，並待後續實施例詳述。
在一些實施例中，記憶體11具有一個或更多個故障位元。故障位元是指此位元因製程疏失或其他因素而造成的故障/損壞(可稱為硬性錯誤或永久故障)，並使得存取結果與實際儲存內容不同。這些故障位元已事先被檢測出，且其位於記憶體11的位置資訊可(經由有線或無線傳輸介面)供處理器12使用。另一方面，記憶體11中未有製程疏失或其他因素而造成的故障/損壞的位元稱為未故障位元。也就是，未故障位元不為故障位元。
處理器12耦接記憶體11。處理器12可以是由多工器、加法器、乘法器、編碼器、解碼器、或各類型邏輯閘中的一者或更多者所組成的電路，並可以是中央處理單元(Central Processing Unit，CPU)、圖形處理單元(Graphic Processing unit，GPU)，或是其他可程式化之一般用途或特殊用途的微處理器(Microprocessor)、數位信號處理器(Digital Signal Processor，DSP)、可程式化控制器、現場可程式化邏輯閘陣列(Field Programmable Gate Array，FPGA)、特殊應用積體電路(Application-Specific Integrated Circuit，ASIC)、神經網路加速器或其他類似元件或上述元件的組合。在一實施例中，處理器10經配置用以執行資料處理電路10的所有或部份作業，且可載入並執行記憶體11所儲存的各軟體模組、程式碼、檔案及資料。在一些實施例中，處理器12的運作可透過軟體實現。
須說明的是，資料處理電路100不限於深度學習加速器200的應用(例如，inception_v3、resnet101或resnet152)，只要任何有乘積累加運算需求的技術領域皆可應用。
下文中，將搭配資料處理電路100中的各項元件或電路說明本發明實施例所述之方法。本方法的各個流程可依照實施情形而隨之調整，且並不僅限於此。
圖2是依據本發明一實施例的故障減輕方法的流程圖。請參照圖2，處理器12將第一資料寫入記憶體11(步驟S210)。具體而言，第一資料例如是影像相關的資料(例如，像素的灰階值、特徵值等)、乘積累加運算所用的權重或激勵運算所用的數值。或者，第一資料是神經網路相關參數。第一資料中的數值依據特定規則(例如，像素位置、卷積核定義位置、運算順序等)排序。第一資料包括多個位元。一筆第一資料的位元數可能等於或小於記憶體11的某一序列區塊中用於儲存資料的位元數。例如，位元數是8、12、或16位元。例如，一筆第一資料為16位元的權重。而這16位元的權重後續將與16位元的特徵以一位元對一位元的對應方式相乘。
具有一個或更多個故障位元的記憶體11提供一個或更多個區塊供第一資料或其他資料儲存。這區塊可用於儲存神經網路的輸入參數及/或輸出參數(例如，特徵圖、或權重)。神經網路可以是Inception的任一版本、GoogleNet、ResNet、AlexNet、SqueezeNet或其他模型。神經網路可包括一個或更多個運算層。這運算層可能是卷積層、激勵層、池化層、或其他神經網路相關層。
若第一資料儲存在記憶體11中的故障位元，則可能影響神經網路的後續辨識或估測結果。舉例而言，圖3是依據本發明一實施例的故障位置與機率的對應圖。請參照圖3，以Inception第三版301為例，依據實驗結果可知，若資料中位於故障位元的位置不同，則神經網路的預測結果的準確度也可能不同。例如，若故障位元發生在資料中的較高位元，則辨識成功率可能趨近於零。而若故障發生在資料中的最低位元，則辨識成功率可能尚有60%。
處理器12依據第一資料在故障位元的一個或更多個相鄰位元決定運算結果(步驟S220)。具體而言，第一資料中的一個或更多個位元儲存在記憶體11的故障位元。而相鄰位元相鄰於故障位元。也就是，相鄰位元是位於故障位元較高一個位元的位元或位於故障位元較低一個位元的位元。
舉例而言，圖4A是一範例說明正常記憶體所儲存的正確資料。請參照圖4A，假設正常記憶體沒有故障位元。正常記憶體記錄四筆第一資料(包括數值B0_0~B0_7、B1_0~B1_7、B2_0~B2_7及B3_0~B3_7，且一筆第一資料包括8個位元)。此處的順序是指由最低位至最高位依序是數值B0_0、B0_1、B0_2、…、B0_7，其餘依次類推。
圖4B是一範例說明故障記憶體所儲存的資料。請參照圖4B，假設故障記憶體的故障位元(以“X”表示)位於第四位元。若圖4A中的四筆序列資料寫入到此故障記憶體，則數值B0_0儲存在第零位元，數值B0_1儲存在第一位元，其餘依此類推。此外，數值B0_4、B1_4、B2_4及B3_4寫入到故障位元。即，第四位元的數值寫入第四位元的故障位元。若對故障位元存取，則可能不會得到正確數值。而相鄰位元例如是第三位元(對應於數值B0_3、B1_3、B2_3及B3_3)及/或第五位元(對應於數值B0_5、B1_5、B2_5及B3_5)。
依據實驗結果可知，針對影像辨識或相關應用，若基於未故障位元上的數值取代/作為/替換成故障位元上的數值，則有助於提升準確度或預測能力。而本發明實施例的運算結果是對第一資料在記憶體11上的未故障位元的數值運算所得。也就是，處理器12對未故障位元上的數值進行運算，以得到運算結果。
在一實施例中，處理器12可取得第一資料在一個或更多個評估位元上的第一數值。這些評估位元位於相鄰位元的較低位元。舉例而言，圖4C是一範例說明使用運算結果取代的資料。請參照圖4C，故障位元是第四位元，且相鄰位元為第三位元。而評估位元為第二位元(對應於數值B0_2、B1_2、B2_2及B3_2)、第一位元(對應於數值B0_1、B1_1、B2_1及B3_1)及第零位元(對應於數值B0_0、B1_0、B2_0及B3_0)。
處理器12可將評估位元上的第一數值與亂數相加。而與亂數相加後的進位結果為運算結果。值得注意的是，將隨機捨入(stochastic rounding)應用在區塊浮點(Block Floating Pioint，BFP)可有助於最小化捨入的影響，並據以減少損失。例如，對尾數(mantissa)與隨機雜訊(stochastic noise)相加，藉以縮短區塊浮點的尾數。此外，由於影像的相鄰特徵之間的相似性/相關性較高，因此對相鄰位元引入隨機雜訊(stochastic noise)有助於估測故障位元上的數值。進位結果包括位於評估位元的較高位元的相鄰位元有進位或無進位。
以圖4C為例，第二位元(對應於數值B0_2、B1_2、B2_2及B3_2)、第一位元(對應於數值B0_1、B1_1、B2_1及B3_1)及第零位元(對應於數值B0_0、B1_0、B2_0及B3_0)與三個位元的隨機數值相加。例如，「111」與「001」相加，則在第三位元有進位。又例如，「001」與「001」相加，則在第三位元無進位。
在另一實施例中，相鄰位元包括相鄰於故障位元的較高位元及較低位元。例如，圖5是另一範例說明使用運算結果取代的資料。請參照圖5，故障位元為第四位元。相鄰位元為第三位元(對應於數值B0_3、B1_3、B2_3及B3_3)和第五位元(對應於數值B0_5、B1_5、B2_5及B3_5)。也就是，比故障位元高一個位元的位元與比故障位元低一個位元的位元。
處理器12可決定第一資料在較高位元及較低位元上的數值的統計值。統計值為運算結果。統計值可以是第一資料在較高位元及較低位元上的數值的算術平均值或加權運算值。經實驗結果可知，某一個位元與其複數個相鄰位元的數值仍有一定程度的相似或關聯性。因此，可參考更多相鄰位元來估測故障位元上的數值。
在其他實施例中，運算結果還可能是其他數學運算。
請參照圖2，處理器12依據運算結果決定新值(步驟S230)。具體而言，以亂數相加的實施例而言，反應於運算結果有進位到相鄰位元，處理器12可決定新值為「1」。另一方面，反應於運算結果未進位到相鄰位元，處理器12可決定新值為「0」。例如，「101」與「011」相加，則新值為「1」。又例如，「000」與「101」相加，則新值為「0」。
以統計值的實施例而言，處理器12將統計值直接作為新值。例如，「0」與「1」的算術平均值為「0」。又例如，「1」與「1」的算術平均值為「1」。
處理器12使用新值取代第一資料在故障位元上的數值，以形成第二資料(步驟S240)。具體而言，若有乘積累加運算或其他需求，處理器12可存取作為乘加器或其他運算單元的輸入資料的資料。值得注意的是，由於錯誤數值會從故障位元存取到，因此處理器12可忽略對記憶體11中一個或更多個故障位元上的數值進行存取。以圖4B為例，處理器12可禁能對故障位元(即，第四位元)的存取。或者，處理器12仍存取故障位元上的數值，但禁能對故障位元上的數值進行後續乘加或神經網路相關運算。而針對故障位元上的值，處理器12可直接使用基於運算結果的新值取代。
也就是，若有存取的需求，則處理器12取得第二資料。而這第二資料是第一資料，但對應於故障位元上的值改變為新值，而對應於未故障位元上的值仍保持不變。以圖4B及圖4C為例，第二資料中第四位元的數值B0_n1、B1_n1、B2_n1及B3_n1與新值相同(圖未繪示)，而第二資料中的其他位元的數值與第一資料中相同位置的數值相同。以圖4B及圖5為例，第二資料中的第四位元的數值B0_n1、B1_n1、B2_n1及B3_n1與新值相同。
須說明的是，上下文中的「取代」是指，當第一資料中的部分位元儲存在故障位元時，處理器12可忽略讀取故障位元上的數值，並直接使用新值作為這故障位元上的數值。然而，故障位元所儲存的數值並未儲存在未故障位元。例如，故障位元是第二位置，則處理器12使用新值取代第二位置的數值，且禁能/停止/不讀取第二位置的數值。此時，處理器12所讀取的第二資料中的第二位置的數值相同於新值。
綜上所述，在本發明實施例的資料處理電路及故障修補方法中，依據相鄰的未故障位元的數值的運算結果決定用於取代故障位元的新值。藉此，可降低神經網路的預測結果的錯誤率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:資料處理電路
11:記憶體
12:處理器
S210~S240:步驟
301:Inception第三版
B0_0~B0_7、B1_0~B1_7、B2_0~B2_7、B3_0~B3_7、B0_n1~B3_n1、B0_n2~B3_n2:數值
X:故障位元
圖1是依據本發明一實施例的資料處理電路的元件方塊圖。 圖2是依據本發明一實施例的故障減輕方法的流程圖。 圖3是依據本發明一實施例的故障位置與機率的對應圖。 圖4A是一範例說明正常記憶體所儲存的正確資料。 圖4B是一範例說明故障記憶體所儲存的資料。 圖4C是一範例說明使用運算結果取代的資料。 圖5是另一範例說明使用運算結果取代的資料。
S210~S240:步驟

Claims (10)

  1. 一種故障減輕方法，適用於具有一故障位元的一記憶體，該故障減輕方法包括：由一處理器將一第一資料寫入該記憶體，其中該第一資料包括多個位元，且該第一資料為一影像相關的資料、對該影像進行特徵擷取的乘積累加運算(Multiply Accumulate，MAC)所用的權重、或激勵(activation)運算所用的數值中的至少一者；由該處理器依據該第一資料在該故障位元的至少一相鄰位元決定一運算結果，其中該至少一相鄰位元相鄰於該故障位元，且該運算結果是對該第一資料在該記憶體上的未故障位元的數值運算所得；由該處理器依據該運算結果決定一新值；以及由該處理器使用該新值取代該第一資料在該故障位元上的數值，以形成一第二資料，其中該第二資料對應於該第一資料的該故障位元的數值為該新值，且該第二資料對應於該第一資料的該些未故障位元的該些數值不變。
  2. 如請求項1所述的故障減輕方法，其中決定該運算結果包括：取得該第一資料在至少一評估位元上的第一數值，其中該至少一評估位元位於一該相鄰位元的較低位元；以及將該至少一評估位元上的該第一數值與一亂數相加，其中與該亂數相加後的進位結果為該運算結果。
  3. 如請求項2所述的故障減輕方法，其中依據該運算結果決定該新值包括：反應於該運算結果有進位到一該相鄰位元，決定該新值為「1」；以及反應於該運算結果未進位到一該相鄰位元，決定該新值為「0」。
  4. 如請求項1所述的故障減輕方法，其中該至少一相鄰位元包括相鄰於該故障位元的一較高位元及一較低位元，且進行該運算包括：決定該第一資料在該較高位元及該較低位元上的數值的一統計值，其中該統計值為該運算結果。
  5. 如請求項4所述的故障減輕方法，其中該統計值為一算術平均值。
  6. 一種資料處理電路，包括：一記憶體，用以儲存一程式碼，並具有一故障位元；以及一處理器，耦接該記憶體，經配置用以載入且執行該程式碼以：將一第一資料寫入該記憶體，其中該第一資料包括多個位元，且該第一資料為一影像相關的資料、對該影像進行特徵擷取的乘積累加運算所用的權重、或激勵運算所用的數值中的至少一者；依據該第一資料在該故障位元的至少一相鄰位元決定一 運算結果，其中該至少一相鄰位元相鄰於該故障位元，且該運算結果是對該第一資料在該記憶體上的未故障位元的數值運算所得；依據該運算結果決定一新值；以及使用該新值取代該第一資料在該故障位元上的數值，以形成一第二資料，其中該第二資料對應於該第一資料的該故障位元的數值為該新值，且該第二資料對應於該第一資料的該些未故障位元的該些數值不變。
  7. 如請求項6所述的資料處理電路，其中該處理器更經配置用以：取得該第一資料在至少一評估位元上的第一數值，其中該至少一評估位元位於一該相鄰位元的較低位元；以及將該至少一評估位元上的該第一數值與一亂數相加，其中與該亂數相加後的進位結果為該運算結果。
  8. 如請求項7所述的資料處理電路，其中該處理器更經配置用以：反應於該運算結果有進位到一該相鄰位元，決定該新值為「1」；以及反應於該運算結果未進位到一該相鄰位元，決定該新值為「0」。
  9. 如請求項6所述的資料處理電路，其中該至少一相鄰位元包括相鄰於該故障位元的一較高位元及一較低位元，且該處理器更經配置用以：決定該第一資料在該較高位元及該較低位元上的數值的一統計值，其中該統計值為該運算結果。
  10. 如請求項9所述的資料處理電路，其中該統計值為一算術平均值。
TW111127827A 2022-07-25 2022-07-25 故障減輕方法及資料處理電路 TWI812365B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111127827A TWI812365B (zh) 2022-07-25 2022-07-25 故障減輕方法及資料處理電路
CN202211040345.0A CN117520025A (zh) 2022-07-25 2022-08-29 故障减轻方法及数据处理电路
US18/162,601 US20240028452A1 (en) 2022-07-25 2023-01-31 Fault-mitigating method and data processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111127827A TWI812365B (zh) 2022-07-25 2022-07-25 故障減輕方法及資料處理電路

Publications (2)

Publication Number Publication Date
TWI812365B true TWI812365B (zh) 2023-08-11
TW202405740A TW202405740A (zh) 2024-02-01

Family

ID=88585910

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127827A TWI812365B (zh) 2022-07-25 2022-07-25 故障減輕方法及資料處理電路

Country Status (3)

Country Link
US (1) US20240028452A1 (zh)
CN (1) CN117520025A (zh)
TW (1) TWI812365B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160253563A1 (en) * 2015-02-27 2016-09-01 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus of secured interactive remote maintenance assist
TW201835850A (zh) * 2016-12-26 2018-10-01 日商瑞薩電子股份有限公司 影像處理裝置及半導體裝置
TW202219797A (zh) * 2020-11-04 2022-05-16 臺灣發展軟體科技股份有限公司 資料處理電路及故障減輕方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160253563A1 (en) * 2015-02-27 2016-09-01 The United States Of America As Represented By The Secretary Of The Navy Method and apparatus of secured interactive remote maintenance assist
TW201835850A (zh) * 2016-12-26 2018-10-01 日商瑞薩電子股份有限公司 影像處理裝置及半導體裝置
TW202219797A (zh) * 2020-11-04 2022-05-16 臺灣發展軟體科技股份有限公司 資料處理電路及故障減輕方法

Also Published As

Publication number Publication date
US20240028452A1 (en) 2024-01-25
CN117520025A (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
US10938413B2 (en) Processing core data compression and storage system
CN106951962B (zh) 用于神经网络的复合运算单元、方法和电子设备
US20200250539A1 (en) Processing method and device
Schorn et al. An efficient bit-flip resilience optimization method for deep neural networks
US20180365594A1 (en) Systems and methods for generative learning
Joardar et al. Learning to train CNNs on faulty ReRAM-based manycore accelerators
Marques et al. Unreliable memory operation on a convolutional neural network processor
TWI812365B (zh) 故障減輕方法及資料處理電路
TWI752713B (zh) 資料處理電路及故障減輕方法
CN113805974A (zh) 基于应用程序的数据类型选择
TW202405740A (zh) 故障減輕方法及資料處理電路
CN112183744A (zh) 一种神经网络剪枝方法及装置
US20220253709A1 (en) Compressing a Set of Coefficients for Subsequent Use in a Neural Network
Vardar et al. The true cost of errors in emerging memory devices: A worst-case analysis of device errors in IMC for safety-critical applications
TWI794967B (zh) 資料處理電路及故障修補方法
TWI775402B (zh) 資料處理電路及故障減輕方法
CN116382627A (zh) 数据处理电路及故障减轻方法
CN112965854B (zh) 一种提升卷积神经网络可靠性的方法、系统及设备
US20240028910A1 (en) Modeling method of neural network for simulation in semiconductor design process, simulation method in semiconductor design process using the same, manufacturing method of semiconductor device using the same, and semiconductor design system performing the same
CN108875922B (zh) 存储方法、装置、系统及介质
US20230419145A1 (en) Processor and method for performing tensor network contraction in quantum simulator
US20230237368A1 (en) Binary machine learning network with operations quantized to one bit
US20230419103A1 (en) Multiple stage knowledge transfer
Hsieh et al. Refresh Power Reduction of DRAMs in DNN Systems Using Hybrid Voting and ECC Method
Huai et al. CRIMP: C ompact & R eliable DNN Inference on I n-M emory P rocessing via Crossbar-Aligned Compression and Non-ideality Adaptation