TWI804301B - 基本輸入輸出系統的驗證系統及其驗證方法 - Google Patents

基本輸入輸出系統的驗證系統及其驗證方法 Download PDF

Info

Publication number
TWI804301B
TWI804301B TW111116902A TW111116902A TWI804301B TW I804301 B TWI804301 B TW I804301B TW 111116902 A TW111116902 A TW 111116902A TW 111116902 A TW111116902 A TW 111116902A TW I804301 B TWI804301 B TW I804301B
Authority
TW
Taiwan
Prior art keywords
verification
management bus
system management
microcontroller
record file
Prior art date
Application number
TW111116902A
Other languages
English (en)
Other versions
TW202344996A (zh
Inventor
林政宏
杜長宇
賴文賢
Original Assignee
仁寶電腦工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 仁寶電腦工業股份有限公司 filed Critical 仁寶電腦工業股份有限公司
Priority to TW111116902A priority Critical patent/TWI804301B/zh
Priority to CN202210767743.6A priority patent/CN117056137A/zh
Priority to US17/964,942 priority patent/US20230359536A1/en
Application granted granted Critical
Publication of TWI804301B publication Critical patent/TWI804301B/zh
Publication of TW202344996A publication Critical patent/TW202344996A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2247—Verification or detection of system hardware configuration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268—Logging of test results
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Hardware Redundancy (AREA)

Abstract

本發明提供一種基本輸入輸出系統的驗證系統及其驗證方法。驗證系統包括伺服器、微控制器與驗證裝置。伺服器具有平台控制器中樞與基本輸入輸出系統，伺服器藉由平台控制器中樞中的系統管理匯流排控制器輸出基本輸入輸出系統的記錄檔。微控制器耦接伺服器，微控制器接收記錄檔並將記錄檔轉換為可讀字元。驗證裝置耦接至微控制器，驗證裝置接收並顯示可讀字元。

Description

基本輸入輸出系統的驗證系統及其驗證方法
本發明是有關於一種驗證系統，且特別是有關於一種基本輸入輸出系統的驗證系統及其驗證方法。
當伺服器被開啟時，其基本輸入輸出系統(Basic Input Output System，BIOS)將被啟動以執行開機自我檢測(Power On Self Test，POST)。當測試人員對伺服器進行測試時，需要藉由讀取POST所得出的資料以驗證BIOS程式碼(BIOS code)是否有誤。然而，在傳統作法中，伺服器的主機板(Mother Board)需要透過原廠所提供的專用除錯套件(Debug Kit)或基板管理控制器(Board Management Controller，BMC)耦接至個人電腦以進行驗證，成本較高且無法自行維修。另外，伺服器的主機板需要高腳位數設計以便耦接專用除錯套件，且驗證用的專用除錯軟體的設定較為繁瑣。
本發明提供一種基本輸入輸出系統的驗證系統及其驗證方法，藉由通用微控制器讀取伺服器中BIOS進行開機自我檢測的記錄檔，將記錄檔轉換為可讀字元並顯示在驗證裝置上。
本發明的實施例提供一種基本輸入輸出系統的驗證系統。驗證系統包含但不限於伺服器、微控制器與驗證裝置。伺服器具有平台控制器中樞與基本輸入輸出系統，伺服器藉由平台控制器中樞中的系統管理匯流排控制器輸出基本輸入輸出系統的記錄檔。微控制器耦接至伺服器，配置為接收記錄檔並將記錄檔轉換為可讀字元。驗證裝置耦接至微控制器，驗證裝置接收並顯示可讀字元。
本發明的實施例提供一種基本輸入輸出系統的驗證方法。驗證方法包括但不限於：藉由伺服器的平台控制器中樞中的系統管理匯流排控制器輸出基本輸入輸出系統的記錄檔。藉由微控制器接收記錄檔並將記錄檔轉換為可讀字元。藉由驗證裝置接收並顯示可讀字元。
基於上述，在本發明一些實施例中，伺服器藉由系統管理匯流排傳輸基本輸入輸出系統的記錄檔至微控制器，微控制器將基本輸入輸出系統的記錄檔轉換為可讀字元，並傳輸至驗證裝置進行顯示可讀字元，以供測試人員進行分析與驗證基本輸入輸出系統的程式碼。由於僅需通用微控制器而無需專用除錯套件以及基板管理控制器，可大幅降低成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依據本發明一實施例所繪示的基本輸入輸出系統的驗證系統的方塊圖。圖2是依據本發明一實施例所繪示的基本輸入輸出系統的驗證方法的流程圖。請參照圖1與圖2，驗證系統10包含但不限於伺服器110、微控制器120與驗證裝置130，微控制器120耦接在伺服器110與驗證裝置130之間。在本公開的一個實施例中，驗證系統10可藉由微控制器120讀取伺服器10中基本輸入輸出系統(Basic Input Output System，BIOS)的記錄檔，即BIOS進行開機自我測試(Power On Self Test，POST)的檢測結果，並將記錄檔120轉換為可讀字元，由驗證裝置130顯示可讀字元，以便測試人員驗證伺服器110的BIOS程式碼(BIOS code)。可讀字元例如是英文、數字等測試人員可閱讀理解的字元。
在一實施例中，伺服器110可例如是網路主機(Host)，伺服器110具有平台控制器中樞(Platform Controller Hub，PCH)140與BIOS，平台控制器中樞140用以整合並分配伺服器110中的各項I/O功能。伺服器110中的平台控制器中樞140具有系統管理匯流排(System Management Bus，SMBus)控制器150，系統管理匯流排控制器150用以控制系統管理匯流排SMBus的資料傳輸。系統管理匯流排SMBus是一種用在主機板上進行輕量通訊（攜帶頻率、資料和指令）的雙線匯流排，系統管理匯流排SMBus至少具有資料線SDA、時脈線SCL與接地線GND等連接線。伺服器110藉由系統管理匯流排SMBus中的資料線SDA、時脈線SCL傳輸BIOS的記錄檔至微控制器120。
微控制器120例如是微控制器單元(Microcontroller Unit，MCU)，其為包括中央處理單元(Central Processing Unit，CPU)、記憶體、計數器與各種輸入輸出介面等的自供應整合裝置。微控制器120藉由資料線SDA、時脈線SCL與接地線GND等與伺服器110中的系統管理匯流排控制器150耦接。微控制器120更具有通用序列匯流排(Universal Serial Bus，USB)，用以傳輸資料至驗證裝置140。
驗證裝置130可包括個人電腦，具有通用序列匯流排與顯示裝置(未繪示)用以藉由通用序列匯流排與微控制器120耦接並接收資料，以及藉由顯示裝置顯示資料。
請參照圖2，於步驟S210，驗證系統10藉由伺服器110的平台控制器中樞140中的系統管理匯流排控制器150輸出基本輸入輸出系統BIOS的記錄檔(log檔)。具體而言，伺服器110具有平台控制器中樞140與基本輸入輸出系統BIOS，平台控制器中樞140具有系統管理匯流排控制器150，系統管理匯流排控制器150透過資料線SDA、時脈線SCL與接地線GND耦接至微控制器120。伺服器110可藉由平台控制器中樞140中的系統管理匯流排控制器150控制系統管理匯流排SMBUS，以輸出基本輸入輸出系統BIOS的記錄檔。其中基本輸入輸出系統BIOS的記錄檔包括BIOS進行開機自我檢測(Power On Self Test，POST)的多個檢測結果，系統管理匯流排控制器150依據系統管理匯流排SMBUS的資料規格依序傳輸多個檢測結果。關於伺服器110傳輸基本輸入輸出系統BIOS的記錄檔至微控制器120的傳輸方式，將於圖3詳述。
接著，於步驟S220，驗證系統10藉由微控制器120接收基本輸入輸出系統BIOS的記錄檔並將記錄檔轉換為可讀字元。在一實施例中，微控制器120具有系統管理匯流排SMBUS與通用序列匯流排USB，微控制器120藉由系統管理匯流排SMBUS從伺服器110接收基本輸入輸出系統BIOS的記錄檔，並將依據系統管理匯流排SMBUS的資料規格依序傳輸的基本輸入輸出系統BIOS的記錄檔轉換為可讀字元。關於記錄檔轉換為可讀字元的轉換方式，將於圖4詳述。於步驟S230，驗證系統10藉由驗證裝置130從微控制器120接收可讀字元，並通過驗證程式顯示可讀字元。驗證程式可以是用以可顯示可讀字元的第三方軟體，例如是PuTTY，本發明不限於此。關於將記錄檔轉換為可讀字元以及可讀字元的傳輸方式，將於圖4詳述。
圖3是依據本發明一實施例所繪示的伺服器傳輸基本輸入輸出系統記錄檔至微控制器的流程圖。請參照圖3，於步驟310，伺服器110開始進行流程。接著，於步驟S320，伺服器110的BIOS進行開機自我檢測的階段1，以產生BIOS開機自我檢測階段1的記錄檔，即BIOS開機自我檢測階段1的檢測結果。詳細來說，BIOS開機自我檢測例如是依序檢測處理器、BIOS、系統時脈、記憶體、顯示卡等，因此BIOS開機自我檢測可依據檢測順序分為N個階段進行，包括BIOS開機自我檢測階段1、BIOS開機自我檢測階段2….以及BIOS開機自我檢測階段N，本發明不限制N的數量。
於步驟S321，在BIOS開機自我檢測階段1完成後，伺服器110將依據BIOS程式碼判斷是否需要輸出BIOS開機自我檢測階段1的記錄檔，若是則進入步驟S322，若否則進入步驟S330。具體而言，在BIOS開機自我檢測階段1至N之間具有輸出記錄檔與否的判斷式，測試人員可依據設計需求預編程BIOS開機自我檢測階段1至N-1中是否輸出記錄檔的判斷依據，例如BIOS開機自我檢測階段1需要輸出記錄檔，BIOS開機自我檢測階段2不需要輸出記錄檔等，以選擇性輸出BIOS開機自我檢測階段1至N-1的記錄檔(BIOS的開機測試結果)。
接著，於步驟S322，BIOS初始化系統管理匯流排控制器150，以使系統管理匯流排控制器150中的暫存器(未繪示)內的資料被清空，並依據系統管理匯流排SMBUS的資料規格將BIOS開機自我檢測階段1的記錄檔內容輸入至系統管理匯流排控制器150中的暫存器。在步驟S323中，將暫存器中具有系統管理匯流排SMBUS資料規格的BIOS開機自我檢測階段1的記錄檔透過系統管理匯流排SMBUS中的資料線SDA與時脈線SCL傳輸至微控制器120。
於步驟S330，伺服器110的BIOS進行開機自我檢測的階段2，以產生BIOS開機自我檢測階段2的記錄檔。接著，於步驟S331，在BIOS開機自我檢測階段2完成後，伺服器110將依據BIOS程式碼判斷是否需要輸出BIOS開機自我檢測階段2的記錄檔，若是則進入步驟S332，若否則進入BIOS進行開機自我檢測的階段3(未繪示)，以此類推。
於步驟S332，BIOS初始化系統管理匯流排控制器150，以使系統管理匯流排控制器150中的暫存器被清空，並依據系統管理匯流排SMBUS的資料規格將BIOS開機自我檢測階段2的記錄檔內容輸入至系統管理匯流排控制器150中的暫存器。在步驟S323中，將暫存器中具有系統管理匯流排SMBUS資料規格的BIOS開機自我檢測階段1的記錄檔透過系統管理匯流排SMBUS中的資料線SDA、時脈線SCL傳輸至微控制器120。
於步驟S340，伺服器110的BIOS進行開機自我檢測的階段N，以產生BIOS開機自我檢測階段N的記錄檔。在此實施例中，BIOS開機自我檢測階段N預設為不輸出記錄檔。在其他實施例中，BIOS開機自我檢測階段N也可如BIOS開機自我檢測階段1至N-1進行是否輸出記錄檔的判斷、初始化系統管理匯流排控制器150以及通過系統管理匯流排SMBUS傳輸記錄檔，不再贅述。於步驟S350，伺服器110結束BIOS記錄檔的傳輸流程。
圖4是依據本發明一實施例所繪示的微控制器傳輸可讀字元至驗證裝置的流程圖。請參照圖4，於步驟S410，微控制器120開始進行傳輸流程。於步驟S420中，微控制器120藉由系統管理匯流排SMBUS從伺服器110接收BIOS開機自我檢測階段1的記錄檔，具體請參照前文，不再贅述。於步驟S430，微控制器120轉換BIOS開機自我檢測階段1的記錄檔為可讀字元。具體而言，微控制器120可將BIOS記錄檔輸入至查找表以產生所述可讀字元，查找表包括記錄檔中符合系統管理匯流排SMBUS規格的二進位資料與可讀字元的對應關係。舉例來說，BIOS記錄檔中的二進位資料00000100與可讀字元4對應，微控制器120可基於查找表將BIOS開機自我檢測階段1的記錄檔中的二進位資料轉換為測試人員可閱讀可理解的可讀字元，如英文與數字。接著，於步驟S440，微控制器120透過通用序列匯流排USB將可讀字元輸出至驗證裝置130。接著，回到步驟S420，微控制器120藉由系統管理匯流排SMBUS從伺服器110接收BIOS開機自我檢測階段2的記錄檔，如此類推。
綜上所述，本發明將具系統管理匯流排SMBUS的微控制器耦接至伺服器中平台控制器中樞PCH的系統管理匯流排控制器，藉由系統管理匯流排SMBUS傳輸BIOS的記錄檔至微控制器以轉換為可讀字元，並透過通用序列匯流排USB傳輸至驗證裝置。由於僅需具系統管理匯流排SMBUS以及通用序列匯流排USB的通用微控制器，而無需使用專用除錯套件以及基板管理控制器，可大幅降低成本。另一方面，伺服器主板可進行低腳位數設計，且驗證裝置僅需使用第三方軟體顯示可讀字元，設定簡單。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:驗證系統 110:伺服器 120:微控制器 130:驗證裝置 140:平台控制器中樞(PCH) 150:系統管理匯流排控制器(SMBus控制器) S210、S220、S230、S310、S320、S321、S322、S323、S330、S331、S332、S333、S340、S350、S410、S420、S430、S440:步驟
圖1是依據本發明一實施例所繪示的基本輸入輸出系統的驗證系統的方塊圖。 圖2是依據本發明一實施例所繪示的基本輸入輸出系統的驗證方法的流程圖。 圖3是依據本發明一實施例所繪示的伺服器傳輸基本輸入輸出系統記錄檔至微控制器的流程圖。 圖4是依據本發明一實施例所繪示的微控制器傳輸可讀字元至驗證裝置的流程圖。
S210、S220、S230:步驟

Claims (14)

  1. 一種基本輸入輸出系統的驗證系統，包括：伺服器，具有平台控制器中樞與所述基本輸入輸出系統，配置為藉由所述平台控制器中樞中的系統管理匯流排控制器依據程式碼判斷是否輸出所述基本輸入輸出系統的記錄檔中的多個自我檢測階段的多個階段記錄檔的至少其中一，其中當所述多個階段記錄檔中的第一階段記錄檔需要被輸出時，所述系統管理匯流排控制器清空所述系統管理匯流排控制器的暫存器內的資料，並將所述第一階段記錄檔輸入至所述暫存器；微控制器，耦接至所述伺服器，配置為接收所述第一階段記錄檔並將所述第一階段記錄檔轉換為可讀字元；以及驗證裝置，耦接至所述微控制器，配置為接收並顯示所述可讀字元。
  2. 如請求項1所述的驗證系統，其中在所述伺服器輸出所述記錄檔之前，所述基本輸入輸出系統對所述系統管理匯流排控制器進行初始化，所述系統管理匯流排控制器用以控制系統管理匯流排。
  3. 如請求項2所述的驗證系統，其中所述伺服器透過所述系統管理匯流排中的資料線與時脈線傳輸所述記錄檔，其中所述記錄檔為所述基本輸入輸出系統進行開機自我測試的檢測結果。
  4. 如請求項1所述的驗證系統，其中所述微控制器藉由資料線、時脈線與接地線耦接至所述系統管理匯流排控制器。
  5. 如請求項1所述的驗證系統，其中所述微控制器具有系統管理匯流排與通用序列匯流排。
  6. 如請求項1所述的驗證系統，其中所述微控制器將所述記錄檔輸入至查找表以產生所述可讀字元，所述查找表包括所述記錄檔中的二進位資料與所述可讀字元的對應關係。
  7. 如請求項1所述的驗證系統，其中所述驗證裝置透過通用序列匯流排接收所述可讀字元。
  8. 一種基本輸入輸出系統的驗證方法，包括：藉由伺服器的平台控制器中樞中的系統管理匯流排控制器依據程式碼判斷是否輸出所述基本輸入輸出系統的記錄檔中的多個自我檢測階段的多個階段記錄檔的至少其中一；當所述多個階段記錄檔中的階段記錄檔需要被輸出時，藉由所述系統管理匯流排控制器清空所述系統管理匯流排控制器的暫存器內的資料，並將所述第一階段記錄檔輸入至所述暫存器；藉由微控制器接收所述第一階段記錄檔並將所述第一階段記錄檔轉換為可讀字元；以及藉由驗證裝置接收並顯示所述可讀字元。
  9. 如請求項8所述的驗證方法，其中在輸出所述記錄檔之前，對所述系統管理匯流排控制器進行初始化，所述系統管理匯流排控制器用以控制系統管理匯流排。
  10. 如請求項9所述的驗證方法，更透過所述系統管理匯流排中的資料線與時脈線傳輸所述記錄檔，其中所述記錄檔為所述基本輸入輸出系統進行開機自我測試的檢測結果。
  11. 如請求項8所述的驗證方法，更提供藉由資料線、時脈線與接地線耦接至所述系統管理匯流排控制器的所述微控制器。
  12. 如請求項8所述的驗證方法，更提供具有系統管理匯流排與通用序列匯流排的所述微控制器。
  13. 如請求項8所述的驗證方法，更將所述記錄檔輸入至查找表以產生所述可讀字元，所述查找表包括所述記錄檔中的二進位資料與所述可讀字元的對應關係。
  14. 如請求項8所述的驗證方法，更透過通用序列匯流排接收所述可讀字元。
TW111116902A 2022-05-05 2022-05-05 基本輸入輸出系統的驗證系統及其驗證方法 TWI804301B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW111116902A TWI804301B (zh) 2022-05-05 2022-05-05 基本輸入輸出系統的驗證系統及其驗證方法
CN202210767743.6A CN117056137A (zh) 2022-05-05 2022-07-01 基本输入输出系统的验证系统及其验证方法
US17/964,942 US20230359536A1 (en) 2022-05-05 2022-10-13 Verification system of basic input output system and verification method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111116902A TWI804301B (zh) 2022-05-05 2022-05-05 基本輸入輸出系統的驗證系統及其驗證方法

Publications (2)

Publication Number Publication Date
TWI804301B true TWI804301B (zh) 2023-06-01
TW202344996A TW202344996A (zh) 2023-11-16

Family

ID=87803365

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111116902A TWI804301B (zh) 2022-05-05 2022-05-05 基本輸入輸出系統的驗證系統及其驗證方法

Country Status (3)

Country Link
US (1) US20230359536A1 (zh)
CN (1) CN117056137A (zh)
TW (1) TWI804301B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002010962A1 (en) * 2000-07-28 2002-02-07 Storymail, Inc. System, method and computer program product for device, operating system, and network transport neutral secure interactive multi-media messaging
TW201007446A (en) * 2008-08-13 2010-02-16 Inventec Corp Method for verifying data
TW201109972A (en) * 2009-09-09 2011-03-16 Micro Star Int Co Ltd Power-on authentication method for personal computer and power-on authentication system thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002010962A1 (en) * 2000-07-28 2002-02-07 Storymail, Inc. System, method and computer program product for device, operating system, and network transport neutral secure interactive multi-media messaging
TW201007446A (en) * 2008-08-13 2010-02-16 Inventec Corp Method for verifying data
TW201109972A (en) * 2009-09-09 2011-03-16 Micro Star Int Co Ltd Power-on authentication method for personal computer and power-on authentication system thereof

Also Published As

Publication number Publication date
CN117056137A (zh) 2023-11-14
US20230359536A1 (en) 2023-11-09
TW202344996A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
US7822900B2 (en) Apparatus and method for enumeration of processors during hot-plug of a compute node
US7293204B2 (en) Computer peripheral connecting interface system configuration debugging method and system
CN110162435B (zh) 一种服务器pxe启动测试方法、系统、终端及存储介质
CN111988196B (zh) 一种带宽检测方法、装置、电子设备和存储介质
TWI620061B (zh) 伺服器的偵錯裝置及其偵錯方法
CN110727466B (zh) 多晶粒的多核计算机平台及其开机方法
US8122293B2 (en) Method for automatically simulating manual testing of a computer, and testing system for performing the method
TW201715396A (zh) 伺服器及其偵錯方法
TW201305813A (zh) 電腦系統及其診斷方法
TWI804301B (zh) 基本輸入輸出系統的驗證系統及其驗證方法
US6807629B1 (en) Apparatus and method for accessing POST 80h codes via a computer port
CN109117299B (zh) 服务器的侦错装置及其侦错方法
CN1244864C (zh) 具有开机除错功能的信息处理系统及其开机除错方法
CN110955566B (zh) 侦错方法
US20090144585A1 (en) Debugging method of the basic input/output system
CN116627472A (zh) 高速外围组件设备的固件程序升级方法及服务器
CN110321171B (zh) 开机检测装置、系统及其方法
US10866922B1 (en) Firmware debug trace capture using serial peripheral interface
CN114461471A (zh) 一种判断pcie链路训练过程状态的方法、装置及介质
US6691195B1 (en) Compact diagnostic connector for a motherboard of data processing system
TWI317470B (zh)
CN117436405B (zh) 一种仿真验证方法、装置及电子设备
TWI761917B (zh) 程式調試方法、裝置及可讀存儲介質
CN104572423A (zh) 调试系统及其调试装置和方法
TWI801412B (zh) 偵錯方法