TWI802275B - 晶片系統架構 - Google Patents

晶片系統架構 Download PDF

Info

Publication number
TWI802275B
TWI802275B TW111105654A TW111105654A TWI802275B TW I802275 B TWI802275 B TW I802275B TW 111105654 A TW111105654 A TW 111105654A TW 111105654 A TW111105654 A TW 111105654A TW I802275 B TWI802275 B TW I802275B
Authority
TW
Taiwan
Prior art keywords
blocks
memory
crossbar switch
transmission line
logic
Prior art date
Application number
TW111105654A
Other languages
English (en)
Other versions
TW202334830A (zh
Inventor
昱文 李
Original Assignee
昱文 李
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昱文 李 filed Critical 昱文 李
Priority to TW111105654A priority Critical patent/TWI802275B/zh
Priority to US17/705,403 priority patent/US20230259475A1/en
Application granted granted Critical
Publication of TWI802275B publication Critical patent/TWI802275B/zh
Publication of TW202334830A publication Critical patent/TW202334830A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Electronic Switches (AREA)

Abstract

一種晶片系統架構，其包括一記憶區塊、一控制區塊、一第一邏輯區 塊、一縱橫式交叉開關、一匯流排記憶體存取、一第二邏輯區塊及一全域控制區塊，該全域控制區塊與該記憶區塊以外的各個區塊及該縱橫式交叉開關電性連接，並藉由在該控制區塊與該縱橫式交叉開關之間設置該第一邏輯區塊以將資料傳遞需經過電路區塊減少，進而達到減少延遲的效果。

Description

晶片系統架構
本發明係關於一種系統架構，特別係關於一種晶片系統架構。
按，一般晶片系統架構，如統一記憶體存取架構(Unified Memory Access，UMA)，該統一記憶體存取架構又稱為統一定址技術或統一記憶體存取，其特徵在於外部記憶體或記憶體組被複數個處理器共享使用。
如第1A圖所示，該UMA架構大多係透過一控制器A1對記憶體A2進行控制，該控制器A1係透過一仲裁邏輯A3判斷各該處理器A4對該記憶體A2之訪問，該UMA架構大多內置之記憶體A2為先進先出緩衝記憶體(First in,First out，FIFO)，由於該仲裁邏輯A3其設有一種仲裁規則(譬如先申請者為優先)的演算，優先順序高的(譬如先進入佇列)的工作將會先處理，而優先順序低的(譬如後續進入佇列的)則必須依序等候，因此需要大量緩衝負荷，而此種架構除等候延遲外亦會造成記憶體A2存取上的延遲。
傳統上使用UMA或類似技術時，記憶體所能提供之頻帶寬度很小(如：16路GDDR6(Graphics Double Data Rate,version 6，第六版圖形用雙倍資料傳輸率)之頻帶寬度約為4Tb/s)，因此沒有架構上頻帶寬度限制的問題，近年來記憶體技術發展神速，亦發展出矽穿孔(Through Silicon Via，TSV)堆疊封裝技術，由於該矽穿孔(Through Silicon Via，TSV)堆疊封裝技術使該記憶體數量可有顯著的增加，而該記憶體介面(memory interface)數量亦隨之增長，可大量安裝記憶體架構於全晶片，使全晶片皆佈滿記憶體架構，此種架構頻帶寬度可達到 4TB/s(為前例16路GDDR6之8倍)，而傳統UMA或類似技術無法負荷如此大量的頻帶寬度抑或是延遲過高導致無法全速運用，因此頻帶寬度的限制及減少延遲即變成現行技術所需突破的部分。
另一種記憶體架構為記憶體縱橫式交叉(Memory Crossbar)，請參閱第1B圖，該縱橫式交叉B1(Crossbar)一側設有複數個計算單元B2，各該計算單元B2為邏輯區塊(如處理器、加速器等)，又該縱橫式交叉B1(Crossbar)另一側設有複數個記憶單元B3，各該記憶單元B3為記憶體裝置或控制器；藉由該記憶單元B3之控制器透過該縱橫式交叉B1(Crossbar)送往該計算單元B2之邏輯區塊進行處理，再將結果經由該縱橫式交叉B1送回至記憶單元B3之記憶體裝置進行記憶儲存。
然，該資料處理需透過縱橫式交叉B1(Crossbar)一端之邏輯區塊進行處理再將處理完之結果透過縱橫式交叉B1(Crossbar)送至記憶單元B3之記憶體裝置進行儲存，因此該縱橫式交叉B1(Crossbar)之峰值吞吐量(peak throughput)將會造成該記憶單元B3總頻帶寬度實際可用量受限制。總頻帶寬度實際可用量受限制的情況在記憶單元B3總頻帶寬度相對較小的時候並沒有顯著的影響。而透過新製程(如上述TSV)使記憶單元B3總頻帶寬度顯著增長後，總頻帶寬度受限於實際可用量則成為瓶頸。
而一般而言，該記憶單元B3皆會設置於一個或多個晶片的邊緣，即便是在採用新的製程後也會有部分記憶單元B3遠離邏輯區塊，因此，當邏輯區塊與所欲連接之記憶單元B3進行連接，由於距離較遠會導致高延遲的產生。
本發明之一目的在於提供一種充分利用頻帶寬度的結構，減少縱橫式交叉(Crossbar)之峰值吞吐量(peak throughput)使該記憶區塊總頻帶寬度所受到的限制。
本發明之另一目的在於提供一種可降低延遲之晶片系統架構。
為了達到上述目的，本發明係提供一種晶片系統架構，其包括：複數個記憶區塊、複數個記憶控制區塊、複數個第一邏輯區塊、一縱橫式交叉開關、一匯流排直接記憶體存取(BUS Direct Memory Access，BUS DMA)、複數第二邏輯區塊，各該記憶區塊與各該記憶控制區塊電性連接，而各該記憶控制區塊與各該第一邏輯區塊電性連接，各該第一邏輯區塊與該縱橫式交叉開關電性連接，該複數個記憶區塊、複數個控制模塊與複數個第一邏輯區塊形成一北區，該匯流排直接記憶體存取(BUS DMA)與該縱橫式交叉開關電性連接，各該第二邏輯區塊與該縱橫式交叉開關電性連接，該匯流排直接記憶體存取與該第二邏輯區塊形成一南區；該第一邏輯區塊係進行頻帶寬度(Bandwidth)較大(例如：頻帶寬度為4~8TB/s)的運算，該第二邏輯區塊係進行頻帶寬度(Bandwidth)較小(例如：頻帶寬度為4Tb/s以下)之運算。
一全域控制區塊，該全域控制區塊之一側係與各該控制區塊、各該第一邏輯區塊、縱橫式交叉開關、匯流排直接記憶體存取和各該第二邏輯區塊進行電性連接，且該全域控制區塊係收發控制訊號(如重置訊號Reset、時脈訊號CLK等)給予上述各區塊；又該全域控制區塊之另一側係與該匯流排直接記憶體存取及各該第二邏輯區塊形成一系統匯流排。
藉由晶片系統架構的改變，使該縱橫式交叉開關與各該複數個記憶控制區塊之間設有一第一邏輯區塊，該第一邏輯區塊係進行頻帶寬度較大(例如：頻帶寬度為4~8TB/s)的運算，可將第一邏輯區塊與該記憶區塊之間資料傳遞需經過電路區塊減少，達到減少延遲的效果；而該第二邏輯區塊係進行頻帶寬度較小(例如：頻帶寬度為4Tb/s以下)之運算，可使整個系統的運算選擇分配至該第一邏輯區塊及第二邏輯區塊。同時，藉由該第一邏輯區塊及第二邏輯區塊分別在該縱橫式交叉開關上下兩處的北區與南區具有不同之運算能力，俾 可降低透過該縱橫式交叉開關進行上下行的傳遞，達到減少延遲的效果；又該縱橫式交叉開關大多為封包交換(Packet switching)模式，而本案之縱橫式交叉開關為電路交換(Circuit switching)模式，透過電路交換(Circuit switching)模式保留特定路徑(如特定專用導線層或實體線路方式)傳遞，用以減少封包交換時需要透過定址解碼等邏輯運算所產生之延遲。再者，整個系統的運算分配該第一邏輯區塊及第二邏輯區塊改善習知單側邏輯運算能力之特性。
A1:控制器
A2:記憶體
A3:仲裁邏輯
A4:處理器
B1:縱橫式交叉
B2:散列單元
B3:記憶單元
1:記憶區塊
2:記憶控制區塊
3:第一邏輯區塊
31:北區
4:縱橫式交叉開關
41:光電收發器
5:匯流排直接記憶體存取
6:第二邏輯區塊
61:南區
7:全域控制區塊
71:系統匯流排
8:A點
81:B點
82:相交點
83:C點
84:D點
第1A圖係為傳統UMA架構示意圖。
第1B圖係為Memory Crossbar架構示意圖。
第2圖係為本案第一實施例晶片系統架構之架構示意圖。
第3圖係為本發明第二實施例晶片系統架構之架構示意圖
第4A圖係為縱橫式交叉傳輸路徑示意圖。
第4B圖係為縱橫式交叉配合光收發器傳輸路徑示意圖。
本發明之上述目的及其結構與功能上的特性，將依據所附圖式之較佳實施例予以說明。
請參考第2圖，係為本發明第一實施例晶片系統架構之架構示意圖，本發明係提供一種晶片系統架構，其包括：複數個記憶區塊1、複數個記憶控制區塊2、複數個第一邏輯區塊3、一縱橫式交叉開關4、一匯流排直接記憶體存取5(BUS Direct Memory Access，BUS DMA)、複數第二邏輯區塊6，各該記憶區塊1與各該記憶控制區塊2電性連接，而各該記憶控制區塊2與各該第一邏輯區塊3電性連接，各該第一邏輯區塊3與該縱橫式交叉開關4電性連接，該複數個記憶區塊1、複數個記憶控制模塊2與複數個第一邏輯區塊3形成一北區31，該匯流排直接記憶體存取5(BUS DMA)與該縱橫式交叉開關4電性連 接，各該第二邏輯區塊6與該縱橫式交叉開關4電性連接，該匯流排直接記憶體存取5與該第二邏輯區塊6形成一南區61；該第一邏輯區塊3係進行頻帶寬度(Bandwidth)較大(例如：頻帶寬度為4~8TB/s)的運算，該第二邏輯區塊6係進行頻帶寬度(Bandwidth)較小(例如：頻帶寬度為4Tb/s以下)之運算。
詳細而言，前述記憶控制區塊2例如為記憶體介面(memory interface)，傳遞來自第一邏輯區塊3產生的控制信號。該第一邏輯區塊3的總頻帶寬度需大於或等於該等記憶區塊1的總頻帶寬度。該縱橫式交叉開關4總頻帶寬度小於或等於該等第一邏輯區塊3的總頻帶寬度。該縱橫式交叉開關4為電路交換(Circuit Switching)模式。該縱橫式交叉開關4佔用兩傳輸線層(例如：一傳輸線層為縱向設置、另一傳輸線層為橫向設置)，該兩傳輸線層彼此縱橫交叉的設置形成多個交叉接觸點提供該南區61及該北區31彼此資料傳輸溝通。
一全域控制區塊7，該全域控制區塊7之一側係與各該記憶控制區塊2、各該第一邏輯區塊3、縱橫式交叉開關4、匯流排直接記憶體存取5和各該第二邏輯區塊6進行電性連接，且該全域控制區塊7係收發控制訊號(如重置訊號Reset、時脈訊號CLK等)給予上述各區塊；又該全域控制區塊7之另一側係與該匯流排直接記憶體存取5及各該第二邏輯區塊6形成一系統匯流排71。
藉由記憶體架構的改變，使該縱橫式交叉開關4與各該複數個記憶控制區塊2之間設有一第一邏輯區塊3，該第一邏輯區塊3係進行頻帶寬度較大(例如：頻帶寬度為4~8TB/s)的運算，可將第一邏輯區塊3與該記憶區塊1之間資料傳遞需經過電路區塊減少，達到減少延遲的效果；而該第二邏輯區塊6係進行頻帶寬度較小(例如：頻帶寬度為4Tb/s以下)之運算，可使整個系統的運算選擇分配至該第一邏輯區塊3及第二邏輯區塊6。同時，藉由該第一邏輯區塊3及第二邏輯區塊6分別在該縱橫式交叉開關4上下兩處的北區31與南區61具有不同之運算能力，俾可降低透過該縱橫式交叉開關4進行上下行的傳遞，達到 減少延遲的效果；又該縱橫式交叉開關4大多為封包交換(Packet switching)模式，而本案之縱橫式交叉開關4為電路交換(Circuit switching)模式，透過電路交換(Circuit switching)模式保留特定路徑(如特定專用導線層或實體線路方式)傳遞，用以減少封包交換時需要透過定址解碼等邏輯運算所產生之延遲。
請參閱第3圖係為本發明第二實施例晶片系統架構示意圖；第4A圖為縱橫式交叉傳輸路徑示意圖；第4B圖為縱橫式交叉配合光收發器傳輸路徑示意圖；該本實施例的結構及連結關係及其功效大致與前述第一實施例的結構及連接關係及其功效相同，在此將不再重新贅述，差異在於第二實施的該縱橫式交叉開關4內設有複數個光電收發器41(optical transceiver)，且每兩個光電收發器41之間形成光學跳線(optically strapping)，請參閱第4A圖所示，在該縱橫式交叉開關4內縱向及橫向設置的傳輸線層分別連接該北區31及該南區61的示意圖，第4A圖上標記一A點8、一B點81，該A點8之虛擬假設座標為(2,1)且該B點81之虛擬假設座標為(7,7)，該A點8與該B點81欲進行溝通交換時，A點8垂直移動至該B點81水平移動之相交點82，其中該每一格之延遲時間約為1440ps(picosecond，皮秒)，該延遲時間為電路(如金屬連線)內移動之電阻-電容延遲時間(RC Delay)，此延遲時間會隨製程而不同在此僅為舉例而非限制(以下同)，因此該A點8垂直移動6格與該B點81水平移動5格，得到該總移動距離為11格，總延遲時間為15.84ns(nanosecond，奈秒)；請參閱第4B圖所示，該縱向設置為北區31在該縱橫式交叉開關4內所形成之傳輸線層示意圖，該傳輸線層之端口分別設有一光電收發器41，又該橫向設置為南區61在該縱橫式交叉開關4內所形成之傳輸線層示意圖，兩者縱橫交叉的設置形成多個交叉接觸點做為虛擬假設座標使用，該傳輸線層之端口分別設有一光電收發器41，第3B圖上標記一C點83、一D點84，該C點83之虛擬假設座標為(2,1)且該D點84之虛擬假設座標為(7,7)，該C點83與該D點84欲 進行溝通交換時，C點83垂直移動至光電收發器41為3格且該D點84垂直移動至光電收發器41為2格，其中該每一格之延遲時間約為1440ps(picosecond，皮秒)，該光電收發器41延遲時間為1.5ns，而光學收發器41之間所形成之光學跳線傳輸近似無延遲，因此該C點83與該D點84透過光學收發器41進行傳輸得到總移動距離為5格加上經由兩次(一次接收及一次發送)光電收發器41，總延遲時間為10.2ns。
Figure 111105654-A0305-02-0009-1
由上述舉例及附表一得知，本發明亦可於縱橫式交叉開關4增加複數個光電收發器41，藉由各該光電收發器41之間形成光學跳線，使電路內(如金屬連線)移動的電阻-電容延遲時間(RC Delay)得到減少，特別是當傳輸距離差距越遠時，本發明可更加顯著的降低延遲時間。
在一些可行實施，前述設有光電收發器41之縱橫式交叉開關4選擇為複數層傳輸線層，例如二層傳輸線層(如：一層傳輸線層為縱向設置、另一層傳輸線層為橫向設置)，該縱向的傳輸線層連接該北區31在該縱橫式交叉開關4內所形成，該橫向的傳輸線層連接該南區61在該縱橫式交叉開關4內所形成，反之亦可；更佳的，各傳輸線層末端可設有光電收發器41。或者例如為 三層傳輸線層(如：一層傳輸線層為縱向設置而二層傳輸線層為橫向設置，或二層傳輸線層為縱向設置而一層傳輸線層為橫向設置)，其中一傳輸線層用於連接光電收發器41，另一傳輸線層用於連接北區31及南區61，最後一傳輸線層共用於連接該光電收發器41和北區31及南區61。或者例如為四層傳輸線層(如：兩層傳輸線層為縱向設置、另兩層傳輸線層為橫向設置)，該兩層縱向的傳輸線層連接北區31且該兩層橫向的傳輸線層連接南區61，反之亦可；更佳的，其中一縱向傳輸線層、一橫向傳輸線層專用於連接光電收發器41。
藉由上述以提供一種充分利用頻帶寬度的結構，得以減少縱橫式交叉(Crossbar)之峰值吞吐量(peak throughput)使該記憶區塊總頻帶寬度所受到的限制，並且減少資料傳遞需經過電路區塊進而改善資料傳遞延遲的效果。
1:記憶區塊
2:控制區塊
3:第一邏輯區塊
31:北區
4:縱橫式交叉開關
5:匯流排直接記憶體存取
6:第二邏輯區塊
61:南區
7:全域控制區塊
71:系統匯流排

Claims (10)

  1. 一種晶片系統架構，其包括：複數記憶區塊、複數記憶控制區塊、複數第一邏輯區塊、一縱橫式交叉開關、一匯流排直接記憶體存取、複數第二邏輯區塊，各該記憶區塊與各該記憶控制區塊電性連接，而各該記憶控制區塊與各該第一邏輯區塊電性連接，各該第一邏輯區塊與該縱橫式交叉開關電性連接；該匯流排直接記憶體存取與該縱橫式交叉開關電性連接，各該第二邏輯區塊與該縱橫式交叉開關電性連接，該縱橫式交叉開關為電路交換模式；一全域控制區塊，該全域控制區塊之一側係電性連接及收發控制訊號至各該記憶控制區塊、各該第一邏輯區塊、縱橫式交叉開關、匯流排直接記憶體存取和各該第二邏輯區塊，該全域控制區塊之另一側與該匯流排直接記憶體存取及各該第二邏輯區塊形成一系統匯流排。
  2. 如請求項1所述之晶片系統架構，其中該複數個記憶區塊、複數個記憶控制區塊與複數個第一邏輯區塊形成一北區；該匯流排直接記憶體存取與該第二邏輯區塊形成一南區，該第一邏輯區塊及該第二邏輯區塊分別進行不同頻帶寬度的運算，且該第一邏輯區塊的總頻帶寬度大於或等於該等記憶區塊的總頻帶寬度；該縱橫式交叉開關總頻帶寬度小於或等於該等第一邏輯區塊的總頻帶寬度。
  3. 一種晶片系統架構，其包括：複數記憶區塊、複數記憶控制區塊、複數第一邏輯區塊、一縱橫式交叉開關、一匯流排直接記憶體存取、複數第二邏輯區塊，各該記憶區塊與各該記憶控制區塊電性連接，而各該記憶控制區塊與各該第一邏輯區塊電 性連接，各該第一邏輯區塊與該縱橫式交叉開關電性連接，該匯流排直接記憶體存取與該縱橫式交叉開關電性連接，各該第二邏輯區塊與該縱橫式交叉開關電性連接，該縱橫式交叉開關為電路交換模式；一全域控制區塊，該全域控制區塊之一側係電性連接及收發控制訊號至各該記憶控制區塊、各該第一邏輯區塊、縱橫式交叉開關、匯流排直接記憶體存取和各該第二邏輯區塊，該全域控制區塊之另一側與該匯流排直接記憶體存取及各該第二邏輯區塊形成一系統匯流排；其中該複數個記憶體區塊、複數個控制模塊與複數個第一邏輯區塊形成一北區，且該匯流排直接記憶體存取與該第二邏輯區塊形成一南區；其中該縱橫式交叉開關內設有複數個光電收發器，該等光電收發器之間形成光學跳線。
  4. 如請求項3所述之晶片系統架構，其中該第一邏輯區塊及該第二邏輯區塊分別進行不同頻帶寬度的運算，該第一邏輯區塊的總頻帶寬度大於或等於該等記憶區塊的總頻帶寬度，且該縱橫式交叉開關總頻帶寬度小於或等於該等第一邏輯區塊的總頻帶寬度。
  5. 如請求項3所述之晶片系統架構，其中該縱橫式交叉開關為兩層傳輸線層分別縱向設置及橫向設置。
  6. 如請求項5所述之晶片系統架構，其中該縱向設置的傳輸線層及該橫向設置的傳輸線層分別連接該北區及該南區。
  7. 如請求項3所述之晶片系統架構，其中該縱橫式交叉開關為三層傳輸線層，其中一傳輸線層為縱向設置及橫向設置其中任一，另外兩傳輸線層為縱向設置及橫向設置其中另一。
  8. 如請求項7所述之晶片系統架構，其中一傳輸線層用於連接光電收發器，另一傳輸線層用於連接北區及南區，最後一傳輸線層共用於連接該光電收發器和該北區及該南區。
  9. 如請求項3所述之晶片系統架構，其中該縱橫式開關為四層傳輸線層，其中兩傳輸線層為縱向設置，另外兩導線層為橫向設置。
  10. 如請求項9所述之晶片系統架構，其中該兩層縱向設置的傳輸線層連接該北區，另外兩層橫向設置的傳輸線層連接該南區，其中一縱向設置傳輸線層及一橫向設置傳輸線層分別連接該等光電收發器。
TW111105654A 2022-02-16 2022-02-16 晶片系統架構 TWI802275B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111105654A TWI802275B (zh) 2022-02-16 2022-02-16 晶片系統架構
US17/705,403 US20230259475A1 (en) 2022-02-16 2022-03-28 System on chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111105654A TWI802275B (zh) 2022-02-16 2022-02-16 晶片系統架構

Publications (2)

Publication Number Publication Date
TWI802275B true TWI802275B (zh) 2023-05-11
TW202334830A TW202334830A (zh) 2023-09-01

Family

ID=87424415

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111105654A TWI802275B (zh) 2022-02-16 2022-02-16 晶片系統架構

Country Status (2)

Country Link
US (1) US20230259475A1 (zh)
TW (1) TWI802275B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101216815A (zh) * 2008-01-07 2008-07-09 浪潮电子信息产业股份有限公司 一种双翼可扩展多处理器紧耦合共享存储器体系结构
TW201351277A (zh) * 2012-03-05 2013-12-16 Nvidia Corp 平行執行緒子集合的均衡載入處理
TW201606502A (zh) * 2014-05-09 2016-02-16 美光科技公司 使用混合記憶體立方體連結之互連系統及方法
CN207124632U (zh) * 2017-09-07 2018-03-20 厦门福信光电集成有限公司 一种双千兆电口光纤收发器及应用其的通信系统
CN109240980A (zh) * 2018-06-26 2019-01-18 深圳市安信智控科技有限公司 具有多个高速串行访存通道的访存密集型算法加速芯片

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760245B2 (en) * 2002-05-01 2004-07-06 Hewlett-Packard Development Company, L.P. Molecular wire crossbar flash memory
US8327114B1 (en) * 2008-07-07 2012-12-04 Ovics Matrix processor proxy systems and methods
US9576735B2 (en) * 2014-06-06 2017-02-21 Globalfoundries Inc. Vertical capacitors with spaced conductive lines
US11539453B2 (en) * 2020-11-03 2022-12-27 Microsoft Technology Licensing, Llc Efficiently interconnecting a plurality of computing nodes to form a circuit-switched network

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101216815A (zh) * 2008-01-07 2008-07-09 浪潮电子信息产业股份有限公司 一种双翼可扩展多处理器紧耦合共享存储器体系结构
TW201351277A (zh) * 2012-03-05 2013-12-16 Nvidia Corp 平行執行緒子集合的均衡載入處理
TW201606502A (zh) * 2014-05-09 2016-02-16 美光科技公司 使用混合記憶體立方體連結之互連系統及方法
US20220011940A1 (en) * 2014-05-09 2022-01-13 Micron Technology, Inc. Packet routing between memory devices and related apparatuses, methods, and memory systems
CN207124632U (zh) * 2017-09-07 2018-03-20 厦门福信光电集成有限公司 一种双千兆电口光纤收发器及应用其的通信系统
CN109240980A (zh) * 2018-06-26 2019-01-18 深圳市安信智控科技有限公司 具有多个高速串行访存通道的访存密集型算法加速芯片

Also Published As

Publication number Publication date
US20230259475A1 (en) 2023-08-17
TW202334830A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US9411538B2 (en) Memory systems and methods for controlling the timing of receiving read data
US6920512B2 (en) Computer architecture and system for efficient management of bi-directional bus
US7594047B2 (en) Buffer circuit
US11641326B2 (en) Shared memory mesh for switching
US10749811B2 (en) Interface virtualization and fast path for Network on Chip
TWI434182B (zh) 外部記憶體快進快出裝置
US9270610B2 (en) Apparatus and method for controlling transaction flow in integrated circuits
JP5947397B2 (ja) 競合のないメモリ構成
US8447917B2 (en) Flash memory devices and methods for controlling a flash memory device
US11799799B2 (en) Use of stashing buffers to improve the efficiency of crossbar switches
JPH02148354A (ja) ネットワーク通信システム及び方法
US10248315B2 (en) Devices and methods for interconnecting server nodes
US7506081B2 (en) System and method of maintaining high bandwidth requirement of a data pipe from low bandwidth memories
TWI802275B (zh) 晶片系統架構
JPH0683248B2 (ja) 多段相互接続ネツトワークにおける交換方法
US11323391B1 (en) Multi-port stream switch for stream interconnect network
US10402348B2 (en) Method and system for using feedback information for selecting a routing bus for a memory transaction
US11947483B2 (en) Data flow management
US7965705B2 (en) Fast and fair arbitration on a data link
US6701407B1 (en) Multiprocessor system with system modules each having processors, and a data transfer method therefor
JP6284177B2 (ja) 誤り耐性ルータ、これを使用するｉｃ、及び誤り耐性ルータの制御方法
US9846194B2 (en) Electrostatic protection circuit and semiconductor device including the same
Mutter A novel hybrid memory architecture with parallel DRAM for fast packet buffers
EP1187422B1 (en) Method and device for tunable packet arbitration
CN109348730B (zh) 存储器控制器、存储器控制方法以及半导体存储装置