TWI782574B - 乘加運算裝置以及其乘加運算的控制方法 - Google Patents
乘加運算裝置以及其乘加運算的控制方法 Download PDFInfo
- Publication number
- TWI782574B TWI782574B TW110121221A TW110121221A TWI782574B TW I782574 B TWI782574 B TW I782574B TW 110121221 A TW110121221 A TW 110121221A TW 110121221 A TW110121221 A TW 110121221A TW I782574 B TWI782574 B TW I782574B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- multiplication
- bits
- feature information
- addition operation
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
- G06F2207/4802—Special implementations
- G06F2207/4818—Threshold devices
- G06F2207/4824—Neural networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
- G06F2207/4802—Special implementations
- G06F2207/4818—Threshold devices
- G06F2207/4826—Threshold devices using transistors having multiple electrodes of the same type, e.g. multi-emitter devices, neuron-MOS devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Complex Calculations (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
一種乘加運算裝置以及其控制方法被提出。乘加運算裝置包括特徵資訊篩選器以及記憶體內運算器。特徵資訊篩選器記錄多個特徵資訊的多個指定位元,使所接收的輸入資訊與指定位元進行比較以產生比較結果,並依據比較結果以產生篩選位址。記憶體內運算器記錄特徵資訊的全部位元。記憶體內運算器依據篩選位址使特徵資訊與輸入資訊進行乘加運算來產生運算結果。
Description
本發明是有關於一種乘加運算裝置以及其乘加運算的控制方法,且特別是有關於一種可減少功率消耗的乘加運算裝置以及其乘加運算的控制方法。
隨著電子科技的進步,人工智慧的也蓬勃的發展起來。為了提供更具效率的人工智慧演算工具,所謂的記憶體內運算器因此被提出。
另外,在圖形比對的技術領域中,內容可定址記憶體扮演重要的角色。在習知技術中,靜態記憶體常用以實施內容可定址記憶體。然而,在現今的技術領域中,靜態記憶體無法提供電路所需要的高密度的需求。
透過非揮發性記憶體來建構的記憶體內運算器也是一種可行的方法。但是,在處理的資料量越來越大的前提下,如何減低記憶體內運算器所需要的功率消耗,成為一個重要的問題。
本發明提供一種乘加運算裝置以及其乘加運算的控制方法,可減少不需要的錯誤運算動作,以達到減少功率消耗的功效。
本發明的乘加運算裝置包括特徵資訊篩選器以及記憶體內運算器。特徵資訊篩選器記錄多個特徵資訊的多個指定位元,使所接收的輸入資訊與指定位元進行比較以產生比較結果,並依據比較結果以產生篩選位址。記憶體內運算器耦接特徵資訊篩選器。記憶體內運算器記錄特徵資訊的全部位元。記憶體內運算器依據篩選位址,以使特徵資訊與輸入資訊進行乘加運算來產生運算結果。
本發明的乘加運算的控制方法包括:提供特徵資訊篩選器以記錄多個特徵資訊的多個指定位元;提供特徵資訊篩選器以比較輸入資訊與指定位元來產生比較結果,並依據比較結果以產生篩選位址;以及,啟動記憶體內運算器的篩選位址,使特徵資訊與輸入資訊進行乘加運算來產生運算結果,其中記憶體內運算器記錄特徵資訊的全部位元。
基於上述,本發明的乘加運算裝置透過特徵資訊篩選器先對輸入資進行篩選動作,並對應產生篩選位址。再使記憶體內運算器啟用篩選位址的部分,來使特徵資訊與輸入資訊進行乘加運算,以產生運算結果。如此一來,輸入資訊並不需要與所有的特徵資訊來執行乘加運算。記憶體內運算器僅需要啟用篩選位址的部分,來使對應的特徵資訊以與輸入資訊進行乘加運算。可有效降低運算時所需要耗去的功率,提高計算效率。
請參照圖1,圖1繪示本發明一實施例的乘加運算裝置的示意圖。乘加運算裝置100包括特徵資訊篩選器110以及記憶體內運算器120。特徵資訊篩選器110記錄多個特徵資訊的多個指定位元。特徵資訊篩選器110接收輸入資訊的設定位元DIN1,並用以使所接收的輸入資訊的設定位元DIN1與所儲存的特徵資訊的指定位元進行比較以產生比較結果,並依據比較結果來產生篩選位址SADD。
在細節上,上述的特徵資訊可以由一樣本資訊中所擷取出。在人工智慧的系統中,以圖像識別的應用為範例,設計者可以建立作為識別依據的樣本資訊,並針對樣本資訊進行資料擷取動作以獲得特徵資訊。在本實施例中,特徵資訊篩選器110並不儲存完整的特徵資訊,而僅儲存特徵資訊中的多個指定位元。其中,指定位元可以為特徵資訊中的最大有效位元(Most Significant Bit, MSB)。
記憶體內運算器120則耦接特徵資訊篩選器110。記憶體內運算器120中則記錄特徵資訊中的全部位元。記憶體內運算器120依據特徵資訊篩選器110所產生的篩選位址,來使特徵資訊與輸入資訊的全部位元DIN2進行乘加運算來產生運算結果CR。
在本實施例中,同樣以圖像識別的應用為範例,輸入資訊為被識別的圖像資訊。特徵資訊篩選器110可使輸入資訊的設定位元DIN1與特徵資訊的指定位元先進行比較,以針對輸入資訊執行預篩選的動作。透過這個預篩選的動作,特徵資訊篩選器110可依據比較結果來產生篩選位址SADD,其中篩選位址為記憶體內運算器120中儲存與輸入資訊相關的特徵資訊的位址。
承續上述的說明,在執行圖像識別時,記憶體內運算器120可接收輸入資訊的全部位元DIN2,並啟用對應篩選位址SADD中所儲存的特徵資訊,來使對應篩選位址SADD中所儲存的特徵資訊與輸入資訊的全部位元DIN2執行乘加運算,並產生運算結果CR。
由上述說明不難得知,本發明實施例的乘加運算裝置100可利用特徵資訊篩選器110來針對輸入資訊執行預篩選動作。再透過預篩選動作中所獲得的篩選位址SADD,來使記憶體內運算器120提供部分的(與輸入資訊同源(homologous)的)特徵資訊以與輸入資訊的全部位元DIN2執行乘加運算。如此一來,記憶體內運算器120不需要使所有的特徵資訊來與輸入資訊執行乘加運算,可有效減低運算的複雜度,節省不必要的電力消耗。
以下請參照圖2,圖2繪示本發明另一實施例的乘加運算裝置的示意圖。乘加運算裝置200包括特徵資訊篩選器210以及記憶體內運算器220。在本實施例中特徵資訊篩選器210為一多態內容可定址記憶體(例如為雙態內容可定址記憶體(Binary Content Address Memory, BCAM)或三態內容可定址記憶體(Ternary Content Address Memory, TCAM))。記憶體內運算器220則為一反及式快閃記憶體。
特徵資訊篩選器210包括記憶體陣列211、源極驅動器212、緩衝器213以及感測放大器及編碼器214。緩衝器213用以接收輸入資訊的設定位元DIN1,並依據輸入資訊的設定位元DIN1來提供搜尋信號至記憶體陣列211。記憶體陣列211用以儲存多個特徵資訊的多個指定位元,並用以使搜尋信號與特徵資訊的指定位元進行比較,來產生比較結果。在本實施例中,記憶體陣列211可以由快閃記憶(Flash memory)胞、電阻式記憶(Resistive random-access memory,ReRAM)胞、相變化式記憶(Phase-change memory, PCM)胞、磁阻式隨機存取記憶(Magnetic Random Access Memory, MRAM)胞或鐵電場效(Ferroelectric Field-Effect Transistor,FeFET)記憶胞所構成。並且,記憶體陣列211可具有二維結構或三維結構,沒有一定的限制。
感測放大器及編碼器214用以感測比較結果,並針對感測出的比較結果執行編碼動作,並據以產生編碼後的篩選位址READD。感測放大器及編碼器214所執行的編碼動作為優先度編碼(priority encode)動作。在硬體架構上,感測放大器及編碼器214可應用本領域具通常知識者所熟知的多態內容可定址記憶體的匹配線感測放大器(match line sense amplifier)以及優先度編碼器相互結合來實施,沒有特殊的限制。
在本實施例中,特徵資訊篩選器210並包括解碼器以及儲存元件215。解碼器以及儲存元件215可針對感測放大器及編碼器214所產生的編碼資訊進行解碼來獲得篩選位址SADD。解碼器以及儲存元件215並可暫存篩選位址SADD,以及提供篩選位址SADD至記憶體內運算器220。
在另一方面,記憶體內運算器220可以為一反及式快閃記憶體(NAND Flash memory)。記憶體內運算器220包括記憶體陣列221、字元線驅動器222、控制器223、頁緩衝器224以及電流偵測器225。記憶體陣列221中儲存特徵資訊的全部位元。頁緩衝器224用以接收輸入資訊DIN,並透過閂鎖器2241來暫存輸入資訊的全部位元DIN2。
在執行乘加運算時,控制器223接收篩選位址SADD,並使字元線驅動器222驅動對應篩選位址SADD的多條字元線。同時,閂鎖器2241提供的全部位元DIN2至記憶體陣列221的位元線上,並使輸入資訊的全部位元DIN2可以與被啟動的字元線對應的記憶胞中所儲存的資料來執行乘加運算。在另一方面,字元線驅動器222可提供需求信號RQ至解碼器以及儲存元件215,以使解碼器以及儲存元件215提供篩選位址SADD。
電流偵測器2245則透過接收記憶胞串在源極線上所產生的電流,並基於預設的參考電流,來感測出乘加運算的運算結果。
接著請參照圖3,圖3繪示本發明一實施例的乘加運算裝置的特徵資訊的產生方式的示意圖。在圖3的實施例中,乘加運算裝置可設置特徵擷取器310。特徵擷取器310用以針對樣本資訊BDIN執行一資料擷取動作以獲得特徵資訊。其中,特徵擷取器310可以為一類神經網路(Artificial Neural Network, ANN)的計算器,樣本資訊BDIN則可以為混合國家標準與技術機構Mixed National Institute of Standards and Technology, MNIST)形式的資料。特徵擷取器310可以具有多個運算層,其中的輸入層312可具有相對多的節點,而輸出層311則可具有相對少的節點。
特徵擷取器310可以應用任意形式的電路來實施,例如數位電路、記憶體內運算器等本領域具通常知識者熟知可執行神經網路運算的硬體電路,沒有一定的限制。
特徵擷取器310並可使輸出層311的節點所產生的特徵資訊中的最大有效位元MSB被寫入至特徵資訊篩選器320中,另使特徵資訊的最大有效位元MSB至最小有效位元(Least Significant Bit, LSB)LSB皆被寫入至記憶體內運算器330。
接著請參照圖4,圖4繪示本發明實施例的特徵資訊篩選器的實施方式的示意圖。在本實施方式中,特徵資訊篩選器可應用多態內容可定址記憶體400來實施。其中,多態內容可定址記憶體400包括記憶胞410、預充電電路420以及感測放大器及編碼器430。記憶胞410包括電晶體FG1以及FG2,電晶體FG1的第一端耦接至匹配線ML,電晶體FG1的第二端耦接至源極線SL,電晶體FG1的控制端接收反向搜尋信號SELB。電晶體FG2與電晶體FG2並聯耦接,電晶體FG2的第一端耦接至匹配線ML,電晶體FG2的第二端耦接至源極線SL,電晶體FG2的控制端則接收搜尋信號SEL。其中,反向搜尋信號SELB與搜尋信號SEL互為反向信號。
電晶體FG1、FG2為浮動閘極電晶體,並分別儲存互補的二資料。
在另一方面,預充電電路420耦接至匹配線ML。預充電電路420依據一啟動信號ST以將匹配線ML上的一匹配電壓被預充至預充電壓VM。預充電電路420由電晶體M1所建構,並依據啟動信號ST以被導通或被截止。感測放大器及編碼器430耦接匹配線ML。感測放大器及編碼器430在感測期間使匹配線ML上的匹配電壓與參考電壓VREF比較以產生比較結果,並編碼比較結果以產生篩選位址SADD。
在動作細節上,請同步參照圖4以及圖5A,其中圖5A繪示本發明實施例的特徵資訊篩選器的匹配線的感測動作波形圖。其中,當記憶胞410所儲存的資料為邏輯0時,可使電晶體FG1、FG2分別被寫入邏輯0、1;當所要寫入的資料為邏輯1時,可使電晶體FG1、FG2分別被寫入邏輯1、0。
在感測期間前的初始期間中,預充電電路420可依據啟動信號ST被導通,並將匹配線ML上的匹配電壓被預充至預充電壓VM。接著,電晶體M1被截止,並進入感測期間。
在感測期間中,當所要搜尋的資料為邏輯0時,可使搜尋信號SEL等於搜尋電壓VSR,並使反向搜尋信號SELB等於0電壓。此時,若記憶胞410所儲存的資料為邏輯0時,此時電晶體FG1、FG2均不被導通。匹配線ML上的匹配電壓可維持等於預充電壓VM(如曲線510),並表示比較結果為相符合(match)的狀態。相對的,若記憶胞410所儲存的資料為邏輯1,此時電晶體FG2被導通,並在匹配線ML以及源極線SL形成放電路徑。匹配線ML上的匹配電壓則被拉低至等於源極線SL上的電壓(例如為0電壓),如曲線520,並表示比較結果為不符合(mis-match)的狀態。
在另一方面,若在感測期間中,當所要搜尋的資料為邏輯1時,可使反向搜尋信號SELB等於搜尋電壓VSR,並使搜尋信號SEL等於0電壓。此時,若記憶胞410所儲存的資料為邏輯0時,此時電晶體FG1可被導通,並使匹配線ML上的匹配電壓被拉低為0電壓(如曲線520),並表示比較結果為不符合(mis-match)的狀態。相對的,若記憶胞410所儲存的資料為邏輯1,此時電晶體FG1、FG2被不被導通,並使匹配線ML維持等於預充電壓VM(如曲線510),並表示比較結果為符合(match)的狀態。
值得注意的,感測放大器及編碼器430可使匹配線ML上的匹配電壓與參考電壓VREF比較來得知比較結果為相符合或不符合。其中,參考電壓VREF可以被設定為介於預充電壓VM以及0電壓間。
以下請參照圖4以及圖5B,其中,圖5B繪示本發明實施例的三態內容可定址記憶胞中的電晶體的特性曲線圖。其中,曲線501表示電晶體被寫入資料0時的特性曲線,曲線502則表示電晶體被寫入資料1時的特性曲線。若針對電晶體的閘極施加等於電壓V1(例如為1伏特)的搜尋電壓VSR時,被導通的電晶體與被截止的電晶體的電流比可大於10
6。若針對電晶體的閘極施加等於電壓V2(例如為1.5伏特)的搜尋電壓VSR時,被導通的電晶體與被截止的電晶體的電流比可大於10
5。
以下請參照圖4以及圖5C,其中圖5C繪示本發明實施例的特徵資訊篩選器的匹配線的感測動作波形圖。圖5C的波形相較於圖5A的波形為一種反向搜尋的實施方式。在感測期間中,當所要搜尋的資料為邏輯0時,可使反向搜尋信號SELB等於搜尋電壓VSR,並使搜尋信號SEL等於0電壓。此時,若記憶胞410所儲存的資料為邏輯0時,此時電晶體FG1被導通。匹配線ML上的匹配電壓可被拉低至0電壓(如曲線540),並表示比較結果為相符合(match)的狀態。相對的,若記憶胞410所儲存的資料為邏輯1,此時電晶體FG1、FG2被不被導通。匹配線ML上的匹配電壓維持等於預充電壓VM,如曲線530,並表示比較結果為不符合(mis-match)的狀態。
另外,若在感測期間中,當所要搜尋的資料為邏輯1時,可使搜尋信號SEL等於搜尋電壓VSR,並使反向搜尋信號SELB等於0電壓。此時,若記憶胞410所儲存的資料為邏輯0時,此時電晶體FG1、FG2均不被導通,並使匹配線ML上的匹配電壓維持等於預充電電壓VM(如曲線530),並表示比較結果為不符合(mis-match)的狀態。相對的,若記憶胞410所儲存的資料為邏輯1,此時電晶體FG2可被導通,並使匹配線ML被拉低至0電壓(如曲線540),並表示比較結果為符合(match)的狀態。
請參照圖6,圖6繪示本發明實施例的立體架構的乘加運算裝置的實施方式的示意圖。其中,乘加運算裝置600可由兩個不同的晶片IC1、IC2所構成。乘加運算裝置600中的特徵資訊篩選器可以設置在晶片IC1上。乘加運算裝置600中的記憶體內運算器則可以設置在晶片IC2上。晶片IC1與晶片IC2可以交疊排列,並以多晶封裝(multi-chip package)的方式來進行整合。透過本發明的實施方式,可使乘加運算裝置600達到低功率消耗、高運算效率、低尺寸以及高電路密度的優點。
在本實施例中,晶片IC1與晶片IC2可分別為反或式快閃(NOR flash)記憶體以及反及式快閃(NAND flash)記憶體,並分別用以實施特徵資訊篩選器以及記憶體內運算器。
以下請參照圖7,圖7繪示本發明一實施例的乘加運算的控制方法的流程圖。其中在步驟S710中,提供特徵資訊篩選器以記錄多個特徵資訊的多個指定位元。接著,在步驟S720中,提供特徵資訊篩選器以比較輸入資訊與指定位元來產生比較結果,並依據比較結果以產生篩選位址。在步驟S730中,則啟動記憶體內運算器的篩選位址,使特徵資訊與輸入資訊進行乘加運算來產生運算結果,其中記憶體內運算器記錄特徵資訊的全部位元。
綜上所述,本發明乘加運算裝置可先特徵資訊篩選器先對輸入資進行篩選動作,並使記憶體內運算器可透過啟用部分的特徵資訊以與輸入資訊執行乘加運算。如此一來,可有效降低乘加運算裝置運算時所需要耗去的功率,提高計算效率。
100、200、600:乘加運算裝置
110、210、320:特徵資訊篩選器
120、220、330:記憶體內運算器
211:記憶體陣列
212:源極驅動器
213:緩衝器
214:感測放大器及編碼器
215:解碼器以及儲存元件
221:記憶體陣列
222:字元線驅動器
223:控制器
224:頁緩衝器
2241:閂鎖器
225:電流偵測器
310:特徵擷取器
312:輸入層
311:輸出層
400:多態內容可定址記憶體
410:記憶胞
420:預充電電路
430:感測放大器及編碼器
FG1、FG2、M1:電晶體
ML:匹配線
SL:源極線
SELB:反向搜尋信號
SEL:搜尋信號
ST:啟動信號
VM:預充電壓
MSB:最大有效位元
LSB:最小有效位元
BDIN:樣本資訊
CR:運算結果
DIN1:輸入資訊的設定位元
DIN2:輸入資訊的全部位元
READD:編碼後的篩選位址
SADD:篩選位址
VREF:參考電壓
510~540:曲線
IC1、IC2:晶片
S710~S730:控制步驟
圖1繪示本發明一實施例的乘加運算裝置的示意圖。
圖2繪示本發明另一實施例的乘加運算裝置的示意圖。
圖3繪示本發明一實施例的乘加運算裝置的特徵資訊的產生方式的示意圖。
圖4繪示本發明實施例的特徵資訊篩選器的實施方式的示意圖。
圖5A繪示本發明實施例的特徵資訊篩選器的匹配線的感測動作波形圖。
圖5B繪示本發明實施例的三態內容可定址記憶胞中的電晶體的特性曲線圖。
圖5C繪示本發明實施例的特徵資訊篩選器的匹配線的感測動作波形圖。
圖6繪示本發明實施例的立體架構的乘加運算裝置的實施方式的示意圖。
圖7繪示本發明一實施例的乘加運算的控制方法的流程圖。
100:乘加運算裝置
110:特徵資訊篩選器
120:記憶體內運算器
CR:運算結果
DIN:輸入資訊
SADD:篩選位址
Claims (16)
- 一種乘加運算裝置,包括:一特徵資訊篩選器,記錄多個特徵資訊的多個指定位元,使所接收的一輸入資訊與該些指定位元進行比較以產生一比較結果,並依據該比較結果以產生一篩選位址;以及一記憶體內運算器,耦接該特徵資訊篩選器,該記憶體內運算器記錄該些特徵資訊的全部位元,該記憶體內運算器依據該篩選位址,以使該些特徵資訊與該輸入資訊進行乘加運算來產生一運算結果。
- 如請求項1所述的乘加運算裝置,其中該些指定位元分別為該些特徵資訊的最大有效位元。
- 如請求項1所述的乘加運算裝置,其中該特徵資訊篩選器判斷該輸入資訊中的多個設定位元與該些指定位元的相符狀態以產生該比較結果,並依據該比較結果執行編碼動作來產生該篩選位址。
- 如請求項1所述的乘加運算裝置,其中該特徵資訊篩選器為一多態內容可定址記憶體或一類比式內容可定址記憶體。
- 如請求項1所述的乘加運算裝置,其中該特徵資訊篩選器具有一記憶體陣列,該記憶體陣列具有二維結構或三維結構,該記憶體陣列由快閃記憶胞、電阻式記憶胞、相變化式記憶胞、磁阻式隨機存取記憶胞或鐵電場效記憶胞所構成。
- 如請求項4所述的乘加運算裝置,其中該多態內容可定址記憶體包括由多個記憶胞構成的記憶體陣列,各該記憶胞包括:一第一電晶體,具有第一端耦接至一匹配線,該第一電晶體的第二端耦接至一源極線,該第一電晶體的控制端接收一反向搜尋信號;以及一第二電晶體,具有第一端耦接至該匹配線,該第二電晶體的第二端耦接至該源極線,該第二電晶體的控制端接收一搜尋信號,其中該第一電晶體以及該第二電晶體為浮動閘極電晶體。
- 如請求項6所述的乘加運算裝置,其中該多態內容可定址記憶體更包括:一預充電電路,耦接至該匹配線,依據一啟動信號以將該匹配線上的一匹配電壓被預充至一預充電壓;一感測放大器及編碼器,耦接該匹配線,在一感測期間使該匹配電壓與一參考電壓比較以產生該比較結果,並編碼該比較結果以產生該篩選位址。
- 如請求項7所述的乘加運算裝置,其中當各該記憶胞所儲存的內容與該搜尋信號相符時,該匹配電壓在該感測期間被拉低至一參考接地電壓,當各該記憶胞所儲存的內容與該搜尋信號不相符時,該匹配電壓在該感測期間被維持等於該預充電壓。
- 如請求項7所述的乘加運算裝置,其中當各該記憶胞所儲存的內容與該搜尋信號不相符時,該匹配電壓在該感測期間被拉低至一參考接地電壓,當各該記憶胞所儲存的內容與該搜尋信號相符時,該匹配電壓在該感測期間被維持等於該預充電壓。
- 如請求項1所述的乘加運算裝置,更包括:一特徵擷取器,針對一樣本資訊執行一資料擷取動作以獲得該些特徵資訊,並使該些特徵資訊的該些指定位元被寫入至該特徵資訊篩選器,使該些特徵資訊的所有位元被寫入至該記憶體內運算器。
- 如請求項1所述的乘加運算裝置,其中該記憶體內運算器為反及式快閃記憶體。
- 請求項1所述的乘加運算裝置,其中該特徵資訊篩選器設置在一第一晶片上,該記憶體內運算器設置在一第二晶片上,該第一晶片與該第二晶片不相同。
- 一種乘加運算的控制方法,包括:提供一特徵資訊篩選器以記錄多個特徵資訊的多個指定位元;提供該特徵資訊篩選器以比較一輸入資訊與該些指定位元來產生一比較結果,並依據該比較結果以產生一篩選位址;以及啟動一記憶體內運算器的該篩選位址,使該些特徵資訊與該輸入資訊進行乘加運算來產生一運算結果,其中該記憶體內運算器記錄該些特徵資訊的全部位元。
- 請求項13所述的控制方法,其中該些指定位元分別為該些特徵資訊的最大有效位元。
- 請求項13所述的控制方法,其中依據該比較結果以產生該篩選位址的步驟包括:判斷該輸入資訊中的多個設定位元與該些指定位元的相符狀態以產生該比較結果,並依據該比較結果執行編碼動作來產生該篩選位址。
- 請求項13所述的控制方法,更包括:針對一樣本資訊執行一資料擷取動作以獲得該些特徵資訊,並使該些特徵資訊的該些指定位元被寫入至該特徵資訊篩選器,使該些特徵資訊的所有位元被寫入至該記憶體內運算器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202163142972P | 2021-01-28 | 2021-01-28 | |
US63/142,972 | 2021-01-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202230164A TW202230164A (zh) | 2022-08-01 |
TWI782574B true TWI782574B (zh) | 2022-11-01 |
Family
ID=82494179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110121221A TWI782574B (zh) | 2021-01-28 | 2021-06-10 | 乘加運算裝置以及其乘加運算的控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11748062B2 (zh) |
CN (1) | CN114816330A (zh) |
TW (1) | TWI782574B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116486857B (zh) * | 2023-05-17 | 2024-04-02 | 北京大学 | 一种基于电荷再分配的存内计算电路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020184284A1 (en) * | 1997-06-20 | 2002-12-05 | Hynix Semiconductor Inc. | Single precision array processor |
TW201921282A (zh) * | 2017-09-07 | 2019-06-01 | 日商松下電器產業股份有限公司 | 使用非揮發性半導體記憶元件之類神經網路運算電路 |
US20200081687A1 (en) * | 2018-09-07 | 2020-03-12 | Renesas Electronics Corporation | Multiply-accumulate operation device, multiply-accumulate operation methods, and systems |
US20200218509A1 (en) * | 2017-09-19 | 2020-07-09 | Huawei Technologies Co., Ltd. | Multiplication Circuit, System on Chip, and Electronic Device |
TW202038099A (zh) * | 2018-12-07 | 2020-10-16 | 南韓商三星電子股份有限公司 | 通用矩陣-矩陣乘法資料流加速器半導體電路 |
US20210011970A1 (en) * | 2018-03-27 | 2021-01-14 | Sk Telecom Co., Ltd. | Device and method for convolution operation |
-
2021
- 2021-06-10 TW TW110121221A patent/TWI782574B/zh active
- 2021-06-10 US US17/344,500 patent/US11748062B2/en active Active
- 2021-06-22 CN CN202110690348.8A patent/CN114816330A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020184284A1 (en) * | 1997-06-20 | 2002-12-05 | Hynix Semiconductor Inc. | Single precision array processor |
TW201921282A (zh) * | 2017-09-07 | 2019-06-01 | 日商松下電器產業股份有限公司 | 使用非揮發性半導體記憶元件之類神經網路運算電路 |
US20200218509A1 (en) * | 2017-09-19 | 2020-07-09 | Huawei Technologies Co., Ltd. | Multiplication Circuit, System on Chip, and Electronic Device |
US20210011970A1 (en) * | 2018-03-27 | 2021-01-14 | Sk Telecom Co., Ltd. | Device and method for convolution operation |
US20200081687A1 (en) * | 2018-09-07 | 2020-03-12 | Renesas Electronics Corporation | Multiply-accumulate operation device, multiply-accumulate operation methods, and systems |
TW202038099A (zh) * | 2018-12-07 | 2020-10-16 | 南韓商三星電子股份有限公司 | 通用矩陣-矩陣乘法資料流加速器半導體電路 |
Also Published As
Publication number | Publication date |
---|---|
US11748062B2 (en) | 2023-09-05 |
US20220236951A1 (en) | 2022-07-28 |
CN114816330A (zh) | 2022-07-29 |
TW202230164A (zh) | 2022-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11727963B2 (en) | Apparatuses and methods for performing logical operations using sensing circuitry | |
US10043556B2 (en) | Data shifting | |
US11106389B2 (en) | Apparatuses and methods for data transfer from sensing circuitry to a controller | |
US10056122B2 (en) | Apparatuses and methods for performing compare operations using sensing circuitry | |
US10929283B2 (en) | Apparatuses and methods for transferring data | |
US10365851B2 (en) | Apparatuses and methods for data movement | |
EP3063765A1 (en) | Apparatuses and methods for identifying an extremum value stored in an array of memory cells | |
TWI782574B (zh) | 乘加運算裝置以及其乘加運算的控制方法 | |
Reis et al. | Attention-in-memory for few-shot learning with configurable ferroelectric FET arrays | |
CN114514502A (zh) | 时空积和熔加以及相关系统、方法和装置 | |
US20220343969A1 (en) | Logical operations using memory cells | |
WO2022108938A1 (en) | Directing communication of data from an image sensor | |
TWI844013B (zh) | 內容定址記憶體裝置、內容定址記憶體晶胞及其資料搜尋比對方法 | |
TWI843434B (zh) | 記憶體裝置及其記憶體內搜尋方法 | |
WO2023229816A1 (en) | High speed multi-level cell (mlc) programming in non-volatile memory structures |