TWI778644B - 系統單晶片和其資料燒入方法 - Google Patents

系統單晶片和其資料燒入方法 Download PDF

Info

Publication number
TWI778644B
TWI778644B TW110119631A TW110119631A TWI778644B TW I778644 B TWI778644 B TW I778644B TW 110119631 A TW110119631 A TW 110119631A TW 110119631 A TW110119631 A TW 110119631A TW I778644 B TWI778644 B TW I778644B
Authority
TW
Taiwan
Prior art keywords
flash memory
data
storage space
burned
circuit
Prior art date
Application number
TW110119631A
Other languages
English (en)
Other versions
TW202249001A (zh
Inventor
陳之維
張豪揚
柯保辰
邱俊瑋
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110119631A priority Critical patent/TWI778644B/zh
Priority to CN202111469488.9A priority patent/CN115480694A/zh
Application granted granted Critical
Publication of TWI778644B publication Critical patent/TWI778644B/zh
Publication of TW202249001A publication Critical patent/TW202249001A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Peptides Or Proteins (AREA)
  • Inspection Of Paper Currency And Valuable Securities (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明之提供了一種系統單晶片。上述系統單晶片包括一內部快閃記憶體和一空間分配電路。空間分配電路，耦接內部快閃記憶體和一外部快閃記憶體。空間分配電路根據內部快閃記憶體之一第一儲存空間、外部快閃記憶體之一第二儲存空間和燒入資料之大小，將燒入資料燒入至內部快閃記憶體和外部快閃記憶體，其中在上述系統單晶片之一總體記憶體位址中，內部快閃記憶體和外部快閃記憶體所對應之存取位址具有連續性。

Description

系統單晶片和其資料燒入方法
本發明之實施例主要係有關於一系統單晶片技術，特別係有關於藉由在系統單晶片中配置一空間分配電路使得儲存在系統單晶片之內部快閃記憶體和外部快散記憶體之資料具有連續性之系統單晶片技術。
隨著科技的進步，系統單晶片(System on a Chip，SOC)可廣泛應用在電子系統產品中。電子系統產品中所使用到的系統單晶片，可透過存取快閃記憶體(flash memory)中的程式碼來進行運作。然而，系統單晶片內部的快閃記憶體的儲存空間有限，一旦開發中的產品專案需要新增或新擴充程式碼到內部的快閃記憶體的儲存空間，往往需要重新開發一顆系統單晶片來修改內部的快閃記憶體的儲存空間的大小，或放棄新增新擴充程式碼。因此，將會導致開發成本增加、程式碼寫入空間受限制且延誤專案開發時間。
有鑑於上述先前技術之問題，本發明之實施例提供了一種系統單晶片和資料燒入方法。
根據本發明之一實施例提供了一種系統單晶片。上述系統單晶片包括一內部快閃記憶體和一空間分配電路。空間分配電路，耦接內部快閃記憶體和一外部快閃記憶體。空間分配電路根據內部快閃記憶體之一第一儲存空間、外部快閃記憶體之一第二儲存空間和燒入資料之大小，將燒入資料燒入至內部快閃記憶體和外部快閃記憶體，其中在上述系統單晶片之一總體記憶體位址中，內部快閃記憶體和外部快閃記憶體所對應之存取位址具有連續性。
在一些實施例中，燒入資料包括微控制器韌體程式碼和用戶程式碼。
在一些實施例中，系統單晶片更包括一安全電路。安全電路根據一安全金鑰加密要燒入至內部快閃記憶體和外部快閃記憶體之燒入資料，或解密儲存在上述內部快閃記憶體和上述外部快閃記憶體之加密資料。
在一些實施例中，系統單晶片更包括一識別碼比較電路和一仲裁電路。識別碼比較電路判斷外部快閃記憶體之一識別碼是否合法。仲裁電路耦接識別碼比較電路和安全電路，以及判斷安全電路係要存取內部快閃記憶體或外部快閃記憶體之資料。
在一些實施例中，系統單晶片更包括一認證碼比較電路。認證碼比較電路判斷燒入資料之一認證碼是否合法。
根據本發明之一實施例提供了一種資料燒入方法。上述資料燒入方法適用一系統單晶片。上述系統單晶片包括一內部快閃記憶體，以及耦接至一外部快閃記憶體。上述資料燒入方法之步驟包括：藉由上述系統單晶片之一空間分配電路根據上述內部快閃記憶體之一第一儲存空間、上述外部快閃記憶體之一第二儲存空間和燒入資料之大小，將上述燒入資料燒入至上述內部快閃記憶體和上述外部快閃記憶體，其中在上述系統單晶片之一總體記憶體位址中，內部快閃記憶體和外部快閃記憶體所對應之存取位址具有連續性。
關於本發明其他附加的特徵與優點，此領域之熟習技術人士，在不脫離本發明之精神和範圍內，當可根據本案實施方法中所揭露之系統單晶片和資料燒入方法，做些許的更動與潤飾而得到。
本章節所敘述的是實施本發明之較佳方式，目的在於說明本發明之精神而非用以限定本發明之保護範圍，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
第1圖係顯示根據本發明之一實施例所述之一系統單晶片(System on a Chip，SOC)100之方塊圖。如第1圖所示，系統單晶片100可包括一認證碼比較電路110、一微控制器(Microcontroller，MCU)120、一安全電路130、一仲裁器140、一空間分配電路150、一識別碼比較電路160和一內部快閃記憶體(flash memory)170。此外，如第1圖所示，系統單晶片100會耦接一外部快閃記憶體200。注意地是，在第1圖中所示之方塊圖，僅係為了方便說明本發明之實施例，但本發明並不以第1圖為限。
根據本發明一實施例，當有燒入資料要燒入至內部快閃記憶體170和外部快閃記憶體200時，認證碼比較電路110可從微控制器120取得燒入資料中所提供之認證碼，並判斷燒入資料之是否合法。根據本發明之實施例，燒入資料可包含微控制器韌體(firmware，FW)程式碼(MCU FW Code)和用戶程式碼(Customer Code)，但本發明不以此為限。
根據本發明一實施例，微控制器120可具有一隨機存取記憶體(Random Access Memory， RAM)121。微控制器120可將燒入資料中所提供之認證碼傳送給認證碼比較電路110，並從認證碼比較電路110接收認證碼比較電路110所產生之比較結果。微控制器120可存取經由安全電路130加解密後之資料。此外，微控制器120可從識別碼比較電路160取得識別碼比較電路160產生之比較結果。
根據本發明一實施例，安全電路130可具有一安全金鑰。安全金鑰可經由一亂數產生器(圖未顯示)產生。不同系統單晶片可具有不同的安全金鑰。安全金鑰僅能由安全電路130進行存取。也就是說，除了安全電路130，系統單晶片100之其他電路和元件都不能存取安全金鑰。安全電路130可根據安全金鑰，藉由一加密演算法(例如：進階加密標準(Advanced Encryption Standard，AES)演算法、三重資料加密 (Triple Data Encryption Algorithm，3DEA) 演算法、橢圓曲線加密(Elliptic Curve Cryptography， ECC)演算法、RSA加密演算法，但本發明不以此為限)，加密要燒入至內部快閃記憶體170和外部快閃記憶體200之燒入資料，或解密儲存在內部快閃記憶體170和外部快閃記憶體200之加密資料。根據本發明一實施例，系統單晶片100之仲裁器140、空間分配電路150、識別碼比較電路160和內部快閃記憶體170僅能經由安全電路130進行存取。
根據本發明一實施例，仲裁器140可用以判斷安全電路130目前係要存取內部快閃記憶體170之資料或是外部快閃記憶體200之資料。此外，仲裁器140可用以指示識別碼比較電路160去判斷外部快閃記憶體200之識別碼是否合法。
根據本發明一實施例，空間分配電路150可根據仲裁器140之指示，將要燒入至內部快閃記憶體170和外部快閃記憶體200之資料，燒入至內部快閃記憶體170和外部快閃記憶體200中。空間分配電路150要燒入至內部快閃記憶體170和外部快閃記憶體200之資料會先經由安全電路130加密。當要燒入資料時，空間分配電路150可根據內部快閃記憶體170之一第一儲存空間、外部快閃記憶體200之一第二儲存空間和燒入資料之大小，將燒入資料燒入至內部快閃記憶體170和外部快閃記憶體200中。
根據本發明之一實施例，在系統單晶片100之總體記憶體位址(global address)中，燒入至內部快閃記憶體170和外部快閃記憶體200之燒入資料所對應之存取位址係具有連續性。底下將會以表1~表4為例來做說明。
用戶程式碼
位址 資料
0 C0
1 C1
2 C2
3 C3
微控制器韌體程式碼
位址 資料
0 D0
1 D1        
2 D2
表1 表2
核心記憶體空間
總體記憶體位址  
0  
1  
…  
快閃記憶體存取位址0 內部快閃記憶體170
快閃記憶體存取位址1
快閃記憶體存取位址2
快閃記憶體存取位址3
快閃記憶體存取位址4 外部快閃記憶體200
快閃記憶體存取位址5
快閃記憶體存取位址6
快閃記憶體存取位址7
… …
快閃記憶體
實體描述 資料
位址 位置
0 內部快閃記憶體170 D0’
1 D1’
2 D2’
3 C0’
0 外部快閃記憶體200 C1’
1 C2’
2 C3'
3  
表3 表4
表1-表4係根據本發明一實施例所述之將資料燒入至內部快閃記憶體170和外部快閃記憶體200之範例。在此實施例中，如表1和表2所示，要燒入至內部快閃記憶體170和外部快閃記憶體200之資料係3位元組(byte)之微控制器韌體程式碼和4位元組之用戶程式碼，但本發明不以此為限。微控制器韌體程式碼包含資料D0~D2。資料D0~D2經過安全電路130加密後，會變成加密資料D0’~D2’。用戶程式碼包含資料C0~C3。資料C0~C3經過安全電路130加密後，會變成加密資料C0’~C3’。在此實施例中，如表3所示，內部快閃記憶體170和外部快閃記憶體200都具有4位元組之儲存空間，但本發明不以此為限。當空間分配電路150要將加密資料D0’~D2’和加密資料C0’~C3’燒入至內部快閃記憶體170和外部快閃記憶體200時，空間分配電路150會根據內部快閃記憶體170之儲存空間、外部快閃記憶體200之儲存空間和加密資料D0’~D2’和加密資料C0’~C3’之大小，將加密資料D0’~D2’和加密資料C0’~C3’ 依序燒入至內部快閃記憶體170和外部快閃記憶體200。首先，空間分配電路150會先將加密資料D0’~D2’燒入至內部快閃記憶體170。接著，空間分配電路150會將加密資料C0’~C3’燒入內部快閃記憶體170和外部快閃記憶體200。由於內部快閃記憶體170還剩下1位元組之儲存空間，因此空間分配電路150會將加密資料C0’ 燒入至內部快閃記憶體170，接著，再將加密資料C1’~C3’燒入至外部快閃記憶體200。如表4所示，內部快閃記憶體170和外部快閃記憶體200之位址可對應到系統單晶片100之總體記憶體位址(global address)中的快閃記憶體存取位址0~7。快閃記憶體存取位址0~7係連續之存取位址。因此，當微控制器120要讀取加密資料C0’~C3’時，即使加密資料C0’和加密資料C1’~C3’係分別燒入在內部快閃記憶體170和外部快閃記憶體200，微控制器120仍會將加密資料C0’~C3’視為連續之資料。
根據本發明一實施例，當要燒入新的資料至內部快閃記憶體170和外部快閃記憶體200(即更新內部快閃記憶體170和外部快閃記憶體200所儲存之資料)時，若內部快閃記憶體170和外部快閃記憶體200之儲存空間不足以儲存所有新的資料，可將內部快閃記憶體170和外部快閃記憶體200更換成儲存空間更大之內部快閃記憶體和外部快閃記憶體。根據本發明另一實施例，亦可僅需將內部快閃記憶體170更換成儲存空間更大之內部快閃記憶體，或是將外部快閃記憶體200更換成儲存空間更大之外部快閃記憶體。底下將會以表5~表8為例來做說明。
微控制器韌體程式碼
位址 資料
0 B0
1 B1
2 B2
3 B3
4 B4
5 B5
用戶程式碼
位址 資料
0 E0
1 E1
2 E2
3 E3
4 E4
5 E5
6 E6
表5 表6
快閃記憶體
實體描述 資料
位址 位置
0 新的內部快閃記憶體 170’ B0’
1 B1’
2 B2’
3 B3’
4 B4’
5 B5’
6 E0’
7 E1’
0 新的外部快閃記憶體200’ E2’
1 E3’
2 E4’
3 E5’
4 E6’
5  
6  
7  
核心記憶體空間
總體記憶體位址  
0  
1  
…  
快閃記憶體存取位址0 新的內部快閃記憶體170’
快閃記憶體存取位址1
快閃記憶體存取位址2
快閃記憶體存取位址3
快閃記憶體存取位址4
快閃記憶體存取位址5
快閃記憶體存取位址6
快閃記憶體存取位址7
快閃記憶體存取位址8 新的外部快閃記憶體200’
快閃記憶體存取位址9
快閃記憶體存取位址10
快閃記憶體存取位址11
快閃記憶體存取位址12
快閃記憶體存取位址13
快閃記憶體存取位址14
快閃記憶體存取位址15
… …
表7 表8
表5~表8係根據本發明另一實施例所述之將資料燒入至新的內部快閃記憶體170’和新的外部快閃記憶體200’之範例。在此實施例中，如表5和表6所示，要燒入至內部快閃記憶體170和外部快閃記憶體200之資料係6位元組(byte)之新的微控制器韌體程式碼和7位元組之新的用戶程式碼，但本發明不以此為限。新的微控制器韌體程式碼包含資料B0~B5。資料B0~B5經過安全電路130加密後，會變成加密資料B0’~B5’。新的用戶程式碼包含資料E0~E6。資料E0~E6經過安全電路130加密後，會變成加密資料E0’~E6’。然而，如表3所示，內部快閃記憶體170和外部快閃記憶體200之儲存空間並不足以儲存所有新的加密資料B0’~B5’和E0’~E6’。因此，在此實施例中，會將內部快閃記憶體170和外部快閃記憶體200替換成新的內部快閃記憶體170’和新的外部快閃記憶體200’。
在此實施例中，如表5所示，新的內部快閃記憶體170’和新的外部快閃記憶體200’都具有8位元組之儲存空間，但本發明不以此為限。當空間分配電路150要將加密資料B0’~B5’和加密資料E0’~E6’燒入至新的內部快閃記憶體170’和新的外部快閃記憶體200’時，空間分配電路150會根據新的內部快閃記憶體170’之儲存空間、新的外部快閃記憶體200’之儲存空間和加密資料B0’~B5’和加密資料E0’~E6’之大小，將加密資料B0’~B5’和加密資料E0’~E6’依序燒入至新的內部快閃記憶體170’和新的外部快閃記憶體200’。首先，空間分配電路150會先將加密資料B0’~B5’燒入至新的內部快閃記憶體170’。接著，空間分配電路150會將加密資料E0’~E6’依序燒入新的內部快閃記憶體170’和新的外部快閃記憶體200’。由於新的內部快閃記憶體170’還剩下2位元組之儲存空間，因此空間分配電路150會將加密資料E0’~E1’燒入至新的內部快閃記憶體170’，接著，再將加密資料E2’~E6’燒入至新的外部快閃記憶體200’。如表8所示，新的內部快閃記憶體170’和新的外部快閃記憶體200’之位址可對應到系統單晶片100之總體記憶體位址(global address)中的快閃記憶體存取位址0~15。快閃記憶體存取位址0~15係連續之存取位址。因此，當微控制器120要讀取加密資料E0’~E6’時，即使加密資料E0’~E1’和加密資料E2’~E6’係分別燒入在新的內部快閃記憶體170’和新的外部快閃記憶體200’，微控制器120仍會將加密資料E0’~E6’視為連續之資料。
根據本發明一實施例，識別碼比較電路160可根據仲裁器140之指示，去判斷外部快閃記憶體200之識別碼是否合法，並將比較結果傳送給微控制器120。
根據本發明一實施例，系統單晶片100之快閃記憶體之存取方式可應用於叢發讀取(burst read)操作。
第2A-2B圖係根據本發明之一實施例所述之微控制器執行內部快閃記憶體和外部快閃記憶體所儲存資料之流程圖。底下會參考第1圖之系統單晶片100來做說明。在步驟S210，當系統單晶片100啟動時，微控制器120可經由安全電路130通知仲裁器140去取得內部快閃記憶體170所儲存之加密資料。
在步驟S220，仲裁器140可將內部快閃記憶體170所儲存之加密資料載入至安全電路130進行解密。
在步驟S230，安全電路130將內部快閃記憶體170所儲存之加密資料解密後，可將解密後之資料寫入微控制器120之隨機存取記憶體121，微控制器120即可執行解密後之資料。
在步驟S240，當微控制器120在執行解密後之資料時，微控制器120可判斷是否需要使用儲存在外部快閃記憶體200之加密資料。當微控制器120判斷不需要使用儲存在外部快閃記憶體200之加密資料時，即表示目前操作僅需使用內部快閃記憶體170所儲存之加密資料。因此，微控制器120就不會要求安全電路130去存取外部快閃記憶體200之加密資料。
當微控制器120判斷需要使用儲存在外部快閃記憶體200之加密資料時，進行步驟S250。在步驟S250，微控制器120可經由安全電路130通知仲裁器140去指示識別碼比較電路160去判斷外部快閃記憶體200之一識別碼是否合法，且識別碼比較電路160會將比較結果傳送給微控制器120。當微控制器120根據比較結果得知外部快閃記憶體200之識別碼是不合法時，即表示外部快閃記憶體200之識別碼並無法識別。因此，微控制器120就僅能存取內部快閃記憶體170之資料。
當微控制器120根據比較結果得知外部快閃記憶體200之識別碼是合法時，進行步驟S260。在步驟S260，微控制器120可根據外部快閃記憶體200之資訊(例如：外部快閃記憶體200之容量大小)，去計算在系統單晶片100之總體記憶體位址(global address)中外部快閃記憶體200所對應之存取位址。
在步驟S270，根據外部快閃記憶體200所對應之存取位址，微控制器120可經由安全電路130通知仲裁器140去取得外部快閃記憶體200所儲存之加密資料。
在步驟S280，仲裁器140可將外部快閃記憶體200所儲存之加密資料載入至安全電路130進行解密。
在步驟S290，安全電路130將外部快閃記憶體200所儲存之加密資料解密後，安全電路130可將解密後之資料寫入微控制器120之隨機存取記憶體121，微控制器120即可執行解密後之資料。
第3圖係根據本發明之一實施例所述之一資料燒入方法之流程圖。除錯方法可適用系統單晶片100。如第3圖所示，在步驟S310，當要燒入資料至系統單晶片100之內部快閃記憶體170和耦接系統單晶片100之外部快閃記憶體200時，藉由系統單晶片100之一空間分配電路150根據內部快閃記憶體170之一第一儲存空間、外部快閃記憶體200之一第二儲存空間和燒入資料之大小，將燒入資料燒入至內部快閃記憶體170和外部快閃記憶體200，其中燒入至內部快閃記憶體170和外部快閃記憶體200之燒入資料所對應之存取位址具有連續性。
根據本發明一實施例，在資料燒入方法中，燒入至內部快閃記憶體170和外部快閃記憶體200之燒入資料可包括微控制器韌體程式碼和用戶程式碼。
根據本發明一實施例，資料燒入方法更包括，在將燒入資料燒入至內部快閃記憶體170和外部快閃記憶體200，藉由系統單晶片100之安全電路130根據一安全金鑰加密要燒入至內部快閃記憶體170和外部快閃記憶體200之燒入資料。此外，系統單晶片100之安全電路130亦可根據安全金鑰解密儲存在內部快閃記憶體170和外部快閃記憶體200之加密資料。
根據本發明一實施例，資料燒入方法更包括，藉由系統單晶片100之一識別碼比較電路160判斷外部快閃記憶體200之識別碼是否合法。此外，根據本發明一實施例，資料燒入方法更包括，藉由系統單晶片100之仲裁器140判斷安全電路130係要存取內部快閃記憶體170或外部快閃記憶體200之資料。安全電路130加密完燒入資料後，仲裁器140可將加密之燒入資料傳送給空間分配電路150。
根據本發明一實施例，資料燒入方法更包括，藉由系統單晶片100之認證碼比較電路 110判斷要燒入至內部快閃記憶體170和外部快閃記憶體200之燒入資料之認證碼是否合法，並將比較結果傳送給系統單晶片100之微控制器120。若要燒入至內部快閃記憶體170和外部快閃記憶體200之燒入資料之認證碼合法，系統單晶片100之微控制器120就會指示開始進行燒入之程序。若要燒入至內部快閃記憶體170和外部快閃記憶體200之燒入資料之認證碼不合法，系統單晶片100之微控制器120就會終止燒入之程序。
根據本發明提出之系統單晶片和資料燒入方法，可在不修改系統單晶片硬體下增加快閃記憶體之儲存空間，以免除開發新系統單晶片的成本。此外，根據本發明提出之系統單晶片和資料燒入方法，系統單晶片之快閃記憶體包含內部快閃記憶體和外部快閃記憶體兩部分。外部快閃記憶體可隨開發專案所需要的空間需求增減，避免不必要的浪費，且外部快閃記憶體所儲存之程式碼亦受加密保護。此外，根據本發明提出之系統單晶片和資料燒入方法，在總體記憶體位址中，內部快閃記憶體和外部快閃記憶體會具有連續的存取位址。相對於存取位址分散且不連續的作法，可降低整個系統單晶片之硬體所需資源和操作上之複雜度。此外，連續的存取位址亦有助於高吞吐量的存取(例如：叢發存取(Burst access))，以避免在即時運算時發生延遲狀況。
本說明書中以及申請專利範圍中的序號，例如「第一」、「第二」等等，僅係為了方便說明，彼此之間並沒有順序上的先後關係。
本發明之說明書所揭露之方法和演算法之步驟，可直接透過執行一處理器直接應用在硬體以及軟體模組或兩者之結合上。一軟體模組(包括執行指令和相關數據)和其它數據可儲存在數據記憶體中，像是隨機存取記憶體(RAM)、快閃記憶體(flash memory)、唯讀記憶體(ROM)、可抹除可規化唯讀記憶體(EPROM)、電子可抹除可規劃唯讀記憶體(EEPROM)、暫存器、硬碟、可攜式應碟、光碟唯讀記憶體(CD-ROM)、DVD或在此領域習之技術中任何其它電腦可讀取之儲存媒體格式。一儲存媒體可耦接至一機器裝置，舉例來說，像是電腦/處理器(爲了說明之方便，在本說明書以處理器來表示)，上述處理器可透過來讀取資訊(像是程式碼)，以及寫入資訊至儲存媒體。一儲存媒體可整合一處理器。一特殊應用積體電路(ASIC)包括處理器和儲存媒體。一用戶設備則包括一特殊應用積體電路。換句話說，處理器和儲存媒體以不直接連接用戶設備的方式，包含於用戶設備中。此外，在一些實施例中，任何適合電腦程序之產品包括可讀取之儲存媒體，其中可讀取之儲存媒體包括和一或多個所揭露實施例相關之程式碼。在一些實施例中，電腦程序之產品可包括封裝材料。
以上段落使用多種層面描述。顯然的，本文的教示可以多種方式實現，而在範例中揭露之任何特定架構或功能僅為一代表性之狀況。根據本文之教示，任何熟知此技藝之人士應理解在本文揭露之各層面可獨立實作或兩種以上之層面可以合併實作。
雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露，任何熟習此技藝者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，因此發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:系統單晶片 110:認證碼比較電路 120:微控制器 121:隨機存取記憶體 130:安全電路 140:仲裁器 150:空間分配電路 160:識別碼比較電路 170:內部快閃記憶體 200:外部快閃記憶體 S210~S290:步驟
第1圖係顯示根據本發明之一實施例所述之一系統單晶片100之方塊圖。 第2A-2B圖係根據本發明之一實施例所述之微控制器執行內部快閃記憶體和外部快閃記憶體所儲存資料之流程圖。 第3圖係根據本發明之一實施例所述之一資料燒入方法之流程圖。
100:系統單晶片
110:認證碼比較電路
120:微控制器
121:隨機存取記憶體
130:安全電路
140:仲裁器
150:空間分配電路
160:識別碼比較電路
170:內部快閃記憶體
200:外部快閃記憶體

Claims (6)

  1. 一種系統單晶片，包括：一內部快閃記憶體；一空間分配電路，耦接上述內部快閃記憶體和一外部快閃記憶體，其中上述內部快閃記憶體具有一第一儲存空間，且上述外部快閃記憶體具有一第二儲存空間，及其中上述空間分配電路根據上述第一儲存空間、上述第二儲存空間和燒入資料之大小，依序將上述燒入資料燒入至上述第一儲存空間和上述第二儲存空間；一安全電路，根據一安全金鑰加密要燒入至上述第一儲存空間和上述第二儲存空間之上述燒入資料，或解密儲存在上述第一儲存空間和上述第二儲存空間之加密資料；一識別碼比較電路，判斷上述外部快閃記憶體之一識別碼是否合法；以及一仲裁電路，耦接上述識別碼比較電路和上述安全電路，以及判斷上述安全電路係要存取上述內部快閃記憶體或上述外部快閃記憶體之資料；其中在上述系統單晶片之一總體記憶體位址中，上述第一儲存空間和上述第二儲存空間所對應之存取位址具有連續性。
  2. 如請求項1之系統單晶片，其中上述燒入資料包括微控制器韌體程式碼和用戶程式碼。
  3. 如請求項1之系統單晶片，更包括：一認證碼比較電路，判斷上述燒入資料之一認證碼是否合法。
  4. 一種資料燒入方法，適用一系統單晶片，其中上述 系統單晶片包括一內部快閃記憶體，以及耦接至一外部快閃記憶體，其中上述內部快閃記憶體具有一第一儲存空間，且上述外部快閃記憶體具有一第二儲存空間，上述資料燒入方法包括：藉由上述系統單晶片之一空間分配電路根據上述第一儲存空間、上述第二儲存空間和燒入資料之大小，依序將上述燒入資料燒入至上述第一儲存空間和上述第二儲存空間；其中在上述系統單晶片之一總體記憶體位址中，上述第一儲存空間和上述第二儲存空間所對應之存取位址具有連續性；其中上述資料燒入方法更包括：藉由上述系統單晶片之一安全電路根據一安全金鑰加密要燒入至上述第一儲存空間和上述第二儲存空間之上述燒入資料，或解密儲存在上述第一儲存空間和上述第二儲存空間之加密資料；藉由上述一識別碼比較電路判斷上述外部快閃記憶體之一識別碼是否合法；以及藉由上述系統單晶片之一仲裁電路判斷上述安全電路係要存取上述內部快閃記憶體或上述外部快閃記憶體之資料。
  5. 如請求項4之資料燒入方法，其中上述燒入資料包括微控制器韌體程式碼和用戶程式碼。
  6. 如請求項4之資料燒入方法，更包括：藉由上述系統單晶片之一認證碼比較電路判斷上述燒入資料之一認證碼是否合法。
TW110119631A 2021-05-31 2021-05-31 系統單晶片和其資料燒入方法 TWI778644B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110119631A TWI778644B (zh) 2021-05-31 2021-05-31 系統單晶片和其資料燒入方法
CN202111469488.9A CN115480694A (zh) 2021-05-31 2021-12-03 系统单芯片和其数据烧入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110119631A TWI778644B (zh) 2021-05-31 2021-05-31 系統單晶片和其資料燒入方法

Publications (2)

Publication Number Publication Date
TWI778644B true TWI778644B (zh) 2022-09-21
TW202249001A TW202249001A (zh) 2022-12-16

Family

ID=84420691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110119631A TWI778644B (zh) 2021-05-31 2021-05-31 系統單晶片和其資料燒入方法

Country Status (2)

Country Link
CN (1) CN115480694A (zh)
TW (1) TWI778644B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278933A (zh) * 1997-11-17 2001-01-03 西加特技术有限责任公司 采用crc用于芯片上存储器中数据完整性的方法和装置
TW201407614A (zh) * 2012-08-03 2014-02-16 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
US20140283103A1 (en) * 2013-03-15 2014-09-18 Maxim Integrated Products, Inc. Systems and methods to extend ROM functionality
US20180240524A1 (en) * 2016-03-24 2018-08-23 Renesas Electronics Corporation Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278933A (zh) * 1997-11-17 2001-01-03 西加特技术有限责任公司 采用crc用于芯片上存储器中数据完整性的方法和装置
TW201407614A (zh) * 2012-08-03 2014-02-16 Phison Electronics Corp 資料儲存方法、記憶體控制器與記憶體儲存裝置
US20140283103A1 (en) * 2013-03-15 2014-09-18 Maxim Integrated Products, Inc. Systems and methods to extend ROM functionality
US20180240524A1 (en) * 2016-03-24 2018-08-23 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
CN115480694A (zh) 2022-12-16
TW202249001A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
US11347898B2 (en) Data protection device and method and storage controller
US11354253B2 (en) Storage system and method for performing and authenticating write-protection thereof
US10339327B2 (en) Technologies for securely binding a platform manifest to a platform
US9740866B2 (en) Automatic measuring boot process using an automatic measuring processor coupled to a memory
US9276750B2 (en) Secure processing environment measurement and attestation
TWI641966B (zh) 記憶體儲存系統、主機系統驗證方法及記憶體儲存裝置
US20220108018A1 (en) Identity and Root Keys Derivation Scheme for Embedded Devices
WO2016176126A1 (en) Secure access in a microcontroller system
JP7406013B2 (ja) 構成設定の安全な署名
US20230353343A1 (en) Providing access to a hardware resource based on a canary value
US10275365B1 (en) Cryptographic signatures for capability-based addressing
US11620398B2 (en) Techniques to protect fuses against non-destructive attacks
EP2889794A2 (en) Offloading functionality from a secure processing environment
US20200293636A1 (en) Locking execution of cores to licensed programmable devices in a data center
CN116648688A (zh) 包含使用认证逻辑产生用于存储器区的存取代码的实例的存储器系统和装置
JP7332083B2 (ja) マルチモード保護メモリ
US11250134B2 (en) Secure computation environment
TWI522914B (zh) 微處理器以及撤銷第一密碼之方法
TWI778644B (zh) 系統單晶片和其資料燒入方法
JP5798007B2 (ja) マイクロコンピュータおよびデータ処理装置
WO2018233583A1 (zh) 终端设备及数据处理方法
TWI805341B (zh) 系統單晶片架構及其資料保護方法
US12008087B2 (en) Secure reduced power mode
JP4676547B2 (ja) 半導体装置およびそのブート方法
WO2022261865A1 (zh) 一种芯片安全启动方法及芯片

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent