TWI778160B - 用於機器學習的系統和方法 - Google Patents

用於機器學習的系統和方法 Download PDF

Info

Publication number
TWI778160B
TWI778160B TW107138106A TW107138106A TWI778160B TW I778160 B TWI778160 B TW I778160B TW 107138106 A TW107138106 A TW 107138106A TW 107138106 A TW107138106 A TW 107138106A TW I778160 B TWI778160 B TW I778160B
Authority
TW
Taiwan
Prior art keywords
key value
value
key
memory
request
Prior art date
Application number
TW107138106A
Other languages
English (en)
Other versions
TW201935224A (zh
Inventor
李周桓
奇亮奭
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201935224A publication Critical patent/TW201935224A/zh
Application granted granted Critical
Publication of TWI778160B publication Critical patent/TWI778160B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/62—Details of cache specific to multiprocessor cache arrangements
    • G06F2212/621—Coherency control relating to peripheral accessing, e.g. from DMA or I/O device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Medical Informatics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Artificial Intelligence (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Advance Control (AREA)
  • Storage Device Security (AREA)
  • Feedback Control In General (AREA)
  • Numerical Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

本發明提供一種用於機器學習的系統和方法。系統包含 具有圖形處理單元記憶體的圖形處理單元，以及連接到圖形處理單元記憶體的金鑰值儲存器件。方法包含：利用圖形處理單元將金鑰值請求寫入到圖形處理單元記憶體的輸入-輸出區域中的金鑰值請求佇列，金鑰值請求包含金鑰。方法更包含利用金鑰值儲存器件從金鑰值請求佇列中讀取金鑰值請求，以及回應於金鑰值請求而利用金鑰值儲存器件將值寫入到圖形處理單元記憶體的輸入-輸出區域，所述值與金鑰值請求的金鑰相對應。

Description

用於機器學習的系統和方法 [相關申請案的交叉參考]
本申請案要求2018年2月2日提交的名為“利用金鑰值SSD進行GPU機器學習訓練的資料路徑優化(DATA PATH OPTIMIZATION FOR GPU MACHINE LEARNING TRAINING WITH KEY VALUE SSD)”的美國臨時申請案第62/625,532號的優先權和權益，所述臨時申請案的全部內容以引用的方式併入本文中。
根據本公開的實施例的一或多個方面涉及機器學習，且更具體地說，涉及一種用於避免機器學習系統中的序列化金鑰值存取的系統和方法。
在一些具有區塊介面的現有技術固態驅動器(solid state drive；SSD)中，對儲存在SSD中的資料進行金鑰值存取需要涉及中央處理單元(central processing unit；CPU)以在對整個訓練 資料的子集進行隨機採樣的隨機機器學習訓練期間提供金鑰值介面。主機CPU執行檔案索引查找和檔案系統存取，以識別導致序列化金鑰值存取的資料的位置。這類序列化金鑰值存取可能限制性能。
因此，需要一種改進的系統和方法，所述系統和方法用於執行涉及對資料的金鑰值存取的機器學習。
根據本發明的一實施例，提供一種用於機器學習的方法，所述方法包含：利用第一圖形處理單元將第一金鑰值請求寫入到第一記憶體的第一輸入-輸出區域中的金鑰值請求佇列，所述第一記憶體連接到第一圖形處理單元，所述第一金鑰值請求包含金鑰；利用連接到第一記憶體的第一金鑰值儲存器件從金鑰值請求佇列中讀取第一金鑰值請求；以及回應於第一金鑰值請求而利用第一金鑰值儲存器件將第一值寫入到第一記憶體的第一輸入-輸出區域，所述第一值與第一金鑰值請求的金鑰相對應。
在一個實施例中，方法包含：利用第一金鑰值儲存器件來在第一金鑰值儲存器件中執行金鑰查找以檢索第一值。
在一個實施例中，第一金鑰值請求包含返回值區域，所述返回值區域是分配給第一值的區域。
在一個實施例中，將第一值寫入到第一記憶體的第一輸入-輸出區域包含將第一值寫入到返回值區域。
在一個實施例中，將第一值寫入到第一記憶體的第一輸入-輸出區域包含將第一值寫入到第一記憶體的第一輸入-輸出區域中的返回值佇列。
在一個實施例中，方法包含：利用連接到第一金鑰值儲存器件且連接到第一圖形處理單元的主機來配置：第一金鑰值儲存器件存取第一記憶體的第一輸入-輸出區域以接收金鑰值請求，並回應於金鑰值請求而寫入值；以及第一圖形處理單元將金鑰值請求儲存在第一記憶體的第一輸入-輸出區域中，並從第一記憶體的第一輸入-輸出區域中讀取值。
在一個實施例中，方法包含：利用連接到主機的第二圖形處理單元將第二金鑰值請求寫入到第二記憶體的輸入-輸出區域中的金鑰值請求佇列，所述第二記憶體連接到第二圖形處理單元，所述第二金鑰值請求包含金鑰；利用連接到主機且連接到第二記憶體的第二金鑰值儲存器件從金鑰值請求佇列中讀取第二金鑰值請求；以及回應於第二金鑰值請求而利用第二金鑰值儲存器件將第二值寫入到第二記憶體的輸入-輸出區域，所述第二值與第二金鑰值請求的金鑰相對應。
在一個實施例中，方法包含：利用第一金鑰值儲存器件來在第一金鑰值儲存器件中執行金鑰查找以檢索第一值；以及在利用第一金鑰值儲存器件來執行金鑰查找的同時，利用第二金鑰值儲存器件來在第二金鑰值儲存器件中執行金鑰查找以檢索第二值。
在一個實施例中，利用第一金鑰值儲存器件來讀取第一金鑰值請求包含經由對等直接記憶體存取來讀取第一金鑰值請求。
在一個實施例中，利用第一金鑰值儲存器件來寫入第一值包含經由對等直接記憶體存取來寫入第一值。
在一個實施例中，第一金鑰值儲存器件利用周邊元件互連連接來連接到第一圖形處理單元。
在一個實施例中，方法包含：在利用第一圖形處理單元來寫入第一金鑰值請求之後，且在利用第一金鑰值儲存器件來寫入第一值之前，利用第一圖形處理單元將第二金鑰值請求寫入到金鑰值請求佇列。
在一個實施例中，方法包含：利用第一圖形處理單元，將第二金鑰值請求寫入到第一記憶體的第二輸入-輸出區域中的金鑰值請求佇列，所述第二金鑰值請求包含金鑰；利用連接到第一記憶體的第二金鑰值儲存器件從第一記憶體的第二輸入-輸出區域的金鑰值請求佇列中讀取第二金鑰值請求；以及回應於第二金鑰值請求而利用第二金鑰值儲存器件將第二值寫入到第一記憶體的第二輸入-輸出區域，所述第二值與第二金鑰值請求的金鑰相對應。
在一個實施例中，方法包含：利用第一金鑰值儲存器件來在第一金鑰值儲存器件中執行金鑰查找以檢索第一值；以及在利用第一金鑰值儲存器件來執行金鑰查找的同時，利用第二金鑰 值儲存器件來在第二金鑰值儲存器件中執行金鑰查找以檢索第二值。
根據本發明的一實施例，提供一種用於機器學習的系統，所述系統包含：圖形處理單元；記憶體，連接到圖形處理單元；以及金鑰值儲存器件；所述金鑰值儲存器件利用周邊元件互連連接而連接到圖形處理單元；所述圖形處理單元配置成在記憶體的輸入-輸出區域中執行記憶體映射輸入和輸出操作，且配置成將一或多個金鑰值請求寫入到輸入-輸出區域內的金鑰值請求佇列；所述金鑰值儲存器件配置成：在輸入-輸出區域中執行記憶體映射輸入和輸出操作；從金鑰值請求佇列中讀取一或多個金鑰值請求；以及回應於一或多個金鑰值請求的金鑰值請求而將值寫入記憶體的輸入-輸出區域中，所述值與金鑰值請求的金鑰相對應。
在一個實施例中，金鑰值請求包含返回值區域，所述返回值區域是分配給所述值的區域。
在一個實施例中，將所述值寫入到記憶體的輸入-輸出區域包含將值寫入到返回值區域。
在一個實施例中，將所述值寫入到記憶體的輸入-輸出區域包含將值寫入到記憶體的輸入-輸出區域中的返回值佇列。
根據本發明的一實施例，提供一種用於機器學習的系統，所述系統包含：圖形處理單元；金鑰值儲存器件；以及共用記憶體構件，用於在圖形處理單元與金鑰值儲存器件之間通訊；所述圖形處理單元配置成經由用於通訊的共用記憶體構件將一或 多個金鑰值請求發送到金鑰值儲存器件，所述金鑰值儲存器件配置成：接收一或多個金鑰值請求；以及回應於一或多個金鑰值請求的金鑰值請求而經由用於通訊的共用記憶體構件將值發送到圖形處理單元，所述值與金鑰值請求的金鑰相對應。
在一個實施例中，用於通訊的共用記憶體構件包含記憶體，所述記憶體連接到圖形處理單元，且配置成經由對等直接記憶體存取通過周邊元件互連連接來由金鑰值儲存器件存取。
105:主機應用程式
110:軟體金鑰值儲存
115:檔案系統
120:區塊介面
125:圖形處理單元記憶體
205:板載金鑰值固態驅動器
210:圖形處理單元
305:圖形處理單元應用程式
310:金鑰值請求佇列
將參考本說明書、權利要求書以及隨附圖式來瞭解並理解本公開的這些和其它特徵以及優點，其中：圖1是用於機器學習的系統的功能框圖。
圖2是根據本公開的一實施例的配備有板載SSD的圖形卡的框圖。
圖3是根據本公開的一實施例的資料流程圖。
圖4是根據本公開的一實施例的時序圖。
圖5是根據本公開的一實施例的時序圖。
下文結合隨附圖式所闡述的詳細描述意圖作為對系統和方法的示例性實施例的描述，且並不意圖表示本公開可建構或利用的僅有形式，所述系統和方法用於執行涉及對根據本公開所 提供的資料進行金鑰值存取的機器學習。所述描述結合所示出的實施例來闡述本公開的特徵。然而，將理解，可利用不同實施例來實現相同或等效的功能以及結構，所述不同實施例也意圖涵蓋在本公開的範圍內。如本文中其它地方所指示，相同元件編號意圖指示相同元件或特徵。
當用於對整個訓練資料的子集進行隨機採樣的隨機機器學習訓練方法中時，現有技術機器學習平臺存在缺點。因為需要涉及CPU以提供金鑰值介面以及穿越周邊元件互連快速(peripheral component interconnect express；PCIe)匯流排的資料傳輸，所以這類機器學習平臺可能由於在隨機機器學習訓練期間進行金鑰值存取而遭受低圖形處理單元(graphics processing unit；GPU)利用率。如上文所提及，在一些現有技術系統中，主機中央處理單元(CPU)執行檔案索引查找和檔案系統存取，以識別導致序列化金鑰值存取的資料的位置。相比之下，在一些實施例中，由於CPU並未涉及對儲存在板載SSD中的資料進行金鑰值存取，因而改進性能。GPU將金鑰值命令直接發送到(例如)包含GPU和板載金鑰值SSD的圖形卡上的板載金鑰值儲存器件(例如板載金鑰值SSD)，這實現了非同步金鑰值存取，從而降低存取延遲的影響。如本文中所使用，“金鑰值儲存器件”是永久性儲存器件(如SSD)，所述永久性儲存器件配置成通過回應於每一這類請求而返回值來對金鑰值請求(各自包含金鑰)作出回應，所述值與包含在請求中的金鑰相對應。
圖1繪示在GPU機器學習訓練期間，使用軟體金鑰值儲存對儲存在具有區塊介面的SSD上的資料進行金鑰值存取的總體流程。首先，主機應用程式105通過向軟體金鑰值儲存110發送“獲取”請求來發起金鑰值存取。為了識別某一金鑰的資料的位置，軟體金鑰值儲存110對索引表進行存取，所述索引表儲存與指定金鑰相對應的資料的檔案偏移量。隨後軟體金鑰值儲存110對具有檔案偏移量的檔案系統115進行存取，且檔案系統115對具有區塊介面120的SSD進行存取並提取與指定金鑰相對應的資料。一旦所述值變為主機應用程式可用，那麼主機應用程式便將值傳輸到GPU記憶體125以用於GPU計算，並啟動GPU內核。對於具有具備區塊介面的現有技術SSD的軟體金鑰值儲存，依序執行所有這些操作。
如圖1中所示，對具有區塊介面的SSD的金鑰值存取涉及運行於主機上的若干計算步驟以識別與指定金鑰相對應的資料的位置。GPU僅在軟體金鑰值儲存的計算完成之後才能夠執行相應計算。因為GPU需要等待從其它GPU進行的金鑰值存取的完成，所以當在系統中使用較多GPU時，金鑰值存取的延遲增加，導致GPU計算的序列化。結果，對具有區塊介面的現有技術SSD的金鑰值存取限制了系統中可以高效使用的GPU的數量。
在一些實施例中，具有具備金鑰值介面的板載SSD(或“金鑰值SSD”)的圖形卡用以克服現有技術系統的一些缺點。圖2繪示一種具有這類器件的示例性系統。與其中在儲存與GPU 之間移動資料需要穿過全域PCIe匯流排進行資料傳輸(從而增加從GPU進行的資料存取的延遲)的現有技術系統不同，具有板載金鑰值SSD 205的圖形卡可通過利用板載金鑰值SSD 205與GPU 210之間的對等(peer to peer；P2P)直接記憶體存取(direct memory access；DMA)且給予GPU 210完全的P2P DMA控制來減少額外負荷。在一些實施例中，板載金鑰值SSD 205提供金鑰值命令作為非標準命令。舉例來說，金鑰值請求佇列(在下文進一步詳細論述)可實施為非易失性記憶體快速(nonvolatile memory express；NVMe)命令佇列，其中NVMe命令是在SSD 205的韌體中以及在GPU上的驅動器軟體中定義成與金鑰值命令(即，用以從SSD 205請求與作為命令的部分而得到的金鑰相對應的值的命令)相對應的供應商專有命令。
在一些實施例中，這類系統可用以在板載金鑰值SSD中提供非同步金鑰值存取，且一些實施例利用圖形卡內的金鑰值SSD以進行對訓練資料的隨機採樣。圖3繪示了在一些實施例中的機器學習訓練期間的金鑰值存取的流程。這類實施例與一些現有技術系統之間的顯著差異是，在這類實施例中，GPU將金鑰值命令直接發送到金鑰值SSD 205。首先，在執行主機應用程式的初始階段期間，主機應用程式將特殊GPU器件的記憶體映射在周邊元件互連(peripheral component interconnect；PCI)基址暫存器(base address register；BAR)記憶區域上，從而在金鑰值SSD 205與GPU之間建立直接通訊。利用這一過程來分配成在金鑰值SSD 205與GPU之間通訊(例如利用記憶體映射輸入-輸出)的GPU記憶體的區域在本文中可稱為GPU記憶體的“輸入-輸出區域”。可由GPU和金鑰值SSD 205兩者直接存取的GPU記憶體的輸入-輸出區域可功能性地操作為共用記憶體。GPU應用程式305通過對金鑰值SSD 205執行記憶體映射輸入-輸出並供應所暴露GPU記憶體的匯流排位址來向金鑰值SSD 205發出獲取請求。在金鑰值SSD 205內的韌體執行金鑰查找以檢索與金鑰相對應的值之後，所述韌體將值寫入到映射GPU器件記憶體(即寫入到GPU記憶體的輸入-輸出區域)，而無需主機應用程式105的中轉。
在一些實施例中，使用金鑰值請求佇列(key value request queue；KVRQ)310，且在GPU不必在產生第二後續請求之前等待第一請求的回應的意義上來講，金鑰值存取是無阻擋的。替代地，GPU將金鑰值請求放置到金鑰值請求佇列310中，且所述請求轉而由金鑰值SSD 205來處理。如此，當GPU應用程式將請求安置到金鑰值請求佇列310中時，請求操作完成。金鑰值請求佇列310保存未完成請求，以使得金鑰值請求佇列310內的條目數量就是金鑰值請求的數量。當所述值傳輸到GPU記憶體時，SSD 205內的韌體釋放與指定金鑰相對應的金鑰值請求佇列條目。
每一GPU的單獨金鑰值存取使得來自多個GPU的金鑰值存取交疊。舉例來說，在具有各自連接到相應金鑰值SSD的兩個GPU的系統中，所述兩個GPU可同時發出請求，且其相應的 金鑰值SSD可同時作出回應。圖4示出涉及各自連接到對應金鑰值SSD的兩個GPU的這類實例的操作。圖4還示出系統所節省的時間，與其中GPU計算序列化的現有技術方法相比較，在這類實施例中，其中利用兩個GPU來執行交疊金鑰值存取。在一些實施例中，三個或大於三個(例如任意數目個)GPU可各自連接到相應金鑰值SSD並執行交疊(例如同時)金鑰值操作。
在一些實施例中，金鑰值存取的請求與回應的分離實現非同步金鑰值存取，例如實現對來自GPU的多個請求的批次處理。圖5示出在批次處理兩個金鑰值命令時的非同步金鑰值存取的一實例。與其中GPU計算和SSD器件存取序列化的同步金鑰值存取相比較，一些實施例的非同步金鑰值存取使得有可能利用GPU計算使多個金鑰值命令交疊。在這一實例中，GPU持續發出獲取請求而不是每次等待前一請求的完成。在一些實施例中，三個或大於三個(例如任意數目個)GPU可各自連接到相應金鑰值SSD並執行交疊(例如同時)金鑰值操作。
在一些實施例中，當金鑰值SSD回應於金鑰值請求而檢索值時，所述金鑰值SSD將所檢索的值寫入回到金鑰值請求佇列，即寫入回到為這一目的而分配在金鑰值請求內的記憶體的區域(或“返回值區域”)。在其它實施例中，金鑰值SSD而是將所檢索的值寫入到分配在GPU記憶體的輸入-輸出區域中的單獨佇列(或“返回值佇列”)。在一些實施例中，替代使每一GPU具有單個專用金鑰值SSD(每一GPU向單個專用金鑰值SSD發送金 鑰值請求)，單個GPU可具有若干金鑰值SSD。在這類實施例中，可將各自用於相應金鑰值SSD的若干金鑰值請求佇列分配在GPU記憶體中。在其它實施例中，若干GPU可連接到單個金鑰值SSD，所述單個金鑰值SSD可(例如)以輪選方式服務GPU中的相應金鑰值請求佇列中的金鑰值請求。
在一些實施例中，由主機應用程式所執行的任務僅涉及建立GPU與SSD之間的通訊的路徑，這通過避免或者可能由主機應用程式對CPU執行的金鑰值存取操作所造成的GPU計算的序列化來改進了這些實施例的可擴展性。如此，這些實施例可實現向外擴展多個GPU以加速機器學習訓練。通過用簡單器件介面替換複雜金鑰值軟體，一些實施例還降低了或者可能對主機施加的資源需求，所述資源需求包含(例如)對CPU核心的數量的需求。避免這類需求可以得到更好的能量效率。
一些實施例可以使用一或多個處理電路來建構。術語“處理電路”在本文中用以意指用於處理資料或數位訊號的硬體、韌體以及軟體的任何組合。處理電路硬體可包含(例如)專用積體電路(application specific integrated circuit；ASIC)、通用或專用中央處理單元(CPU)、數位訊號處理器(digital signal processor；DSP)、圖形處理單元(GPU)以及如現場可程式化閘陣列(field programmable gate array；FPGA)的可程式化邏輯器件。如本文中所使用，在處理電路中，每一功能由配置(即硬佈線)成執行所述功能的硬體來執行，或由配置成執行儲存在非暫 時性儲存介質中的指令的較通用硬體(如CPU)來執行。處理電路可製造於單個印刷電路板(printed circuit board；PCB)上或分佈于若干互連PCB上方。處理電路可包含其它處理電路；例如，處理電路可包含在PCB上互連的兩個處理電路FPGA和CPU。
將理解，雖然可在本文中使用術語“第一”、“第二”、“第三”等來描述各種元件、元件、區域、層和/或區段，但這些元件、元件、區域、層和/或區段不應受這些術語限制。這些術語僅用以區分一個元件、元件、區域、層或區段與另一元件、元件、區域、層或區段。因此，本文中所論述的第一元件、元件、區域、層或區段可稱為第二元件、元件、區域、層或區段，而並不脫離本發明概念的精神和範圍。
本文中所使用的術語僅出於描述特定實施例的目的，且並不意圖限制本發明概念。如本文中所使用，術語“基本上”、“約”以及類似術語用作近似術語而不用作程度術語，且意圖考慮到本領域普通技術人員將認識到的所測量或所計算的值的固有偏差。如本文中所使用，術語“主要組分”是指以大於任何其它單一組分於組合物或產品中的量而存在於組合物、聚合物或產品中的組分。相比之下，術語“首要組分”是指構成組合物、聚合物或產品的至少50%重量或大於50%重量的組分。如本文中所使用，在應用于多個物件時，術語“主要部分”意指所述物件的至少一半。
如本文中所使用，除非上下文另有明確指示，否則單數 形式“一(a/an)”意圖也包含複數形式。將進一步理解，當用於本說明書中時，術語“包括(comprises)”和/或“包括(comprising)”指定存在所陳述的特徵、整數、步驟、操作、元件和/或元件，但不排除存在或添加一或多個其它特徵、整數、步驟、操作、元件、元件和/或其群組。如本文中所使用，術語“和/或”包含相關聯的所列項目中的一或多個的任何以及所有組合。當在元件的列表之前時，例如“中的至少一個”的表述修飾元件的整個列表且不修飾列表中的單個元件。此外，當描述本發明概念的實施例時，使用“可”是指“本公開的一或多個實施例”。此外，術語“示例性”意指實例或說明。如本文中所使用，術語“使用(use)”、“正使用(using)”、“被使用(used)”可分別視為與術語“利用(utilize)”、“正利用(utilizing)”、“被利用(utilized)”同義。
將瞭解，當元件或層稱作在另一元件或層“上”，“連接到”、“耦合到”或“鄰近於”所述另一元件或層時，其可直接在另一元件或層上，直接連接到、耦合到或鄰近於所述另一元件或層，或可存在一或多個介入元件或層。相比之下，當元件或層稱作“直接”在另一元件或層“上方”，“直接連接到”、“直接耦合到”或“緊鄰”所述另一元件或層時，不存在介入元件或層。
雖然已在本文中具體描述並示出了用於執行涉及對資料進行金鑰值存取的機器學習的系統和方法的示例性實施例，但 許多修改和變型將對本領域的技術人員顯而易見。相應地，應理解，根據本公開的原理所建構的用於執行涉及對資料進行金鑰值存取的機器學習的系統和方法可以不按本文中所具體描述的來實施。本發明也定義在以下權利要求書和其等效物中。
125:圖形處理單元記憶體
205:板載金鑰值固態驅動器
210:圖形處理單元

Claims (20)

  1. 一種用於機器學習的方法，所述方法包括：利用第一圖形處理單元將第一金鑰值請求寫入到第一記憶體的第一輸入-輸出區域中的金鑰值請求佇列，所述第一記憶體連接到所述第一圖形處理單元，所述第一金鑰值請求包含金鑰；利用連接到所述第一記憶體的第一金鑰值儲存器件從所述金鑰值請求佇列中讀取所述第一金鑰值請求，以及回應於所述第一金鑰值請求而利用所述第一金鑰值儲存器件將第一值寫入到所述第一記憶體的所述第一輸入-輸出區域，所述第一值與所述第一金鑰值請求的所述金鑰相對應。
  2. 如申請專利範圍第1項所述的方法，更包括：利用所述第一金鑰值儲存器件在所述第一金鑰值儲存器件中執行金鑰查找以檢索所述第一值。
  3. 如申請專利範圍第1項所述的方法，其中所述第一金鑰值請求包含返回值區域，所述返回值區域是分配給所述第一值的區域。
  4. 如申請專利範圍第3項所述的方法，其中將所述第一值寫入到所述第一記憶體的所述第一輸入-輸出區域包括將所述第一值寫入到所述返回值區域。
  5. 如申請專利範圍第1項所述的方法，其中將所述第一值寫入到所述第一記憶體的所述第一輸入-輸出區域包括將所述第 一值寫入到所述第一記憶體的所述第一輸入-輸出區域中的返回值佇列。
  6. 如申請專利範圍第1項所述的方法，更包括利用連接到所述第一金鑰值儲存器件且連接到所述第一圖形處理單元的主機來配置：所述第一金鑰值儲存器件存取所述第一記憶體的所述第一輸入-輸出區域以接收金鑰值請求，以及回應於所述金鑰值請求而寫入值；以及所述第一圖形處理單元將金鑰值請求儲存在所述第一記憶體的所述第一輸入-輸出區域中，以及從所述第一記憶體的所述第一輸入-輸出區域中讀取值。
  7. 如申請專利範圍第6項所述的方法，更包括利用連接到所述主機的第二圖形處理單元將第二金鑰值請求寫入到第二記憶體的輸入-輸出區域中的金鑰值請求佇列，所述第二記憶體連接到所述第二圖形處理單元，所述第二金鑰值請求包含金鑰；利用連接到所述主機且連接到所述第二記憶體的第二金鑰值儲存器件從所述第二記憶體的所述輸入-輸出區域中的所述金鑰值請求佇列中讀取所述第二金鑰值請求，以及回應於所述第二金鑰值請求而利用所述第二金鑰值儲存器件將第二值寫入到所述第二記憶體的所述輸入-輸出區域，所述第二值與所述第二金鑰值請求的所述金鑰相對應。
  8. 如申請專利範圍第7項所述的方法，更包括：利用所述第一金鑰值儲存器件來在所述第一金鑰值儲存器件中執行金鑰查找以檢索所述第一值，以及在利用所述第一金鑰值儲存器件來執行所述金鑰查找的同時，利用所述第二金鑰值儲存器件來在所述第二金鑰值儲存器件中執行金鑰查找以檢索所述第二值。
  9. 如申請專利範圍第1項所述的方法，其中利用所述第一金鑰值儲存器件來讀取所述第一金鑰值請求包括經由對等直接記憶體存取來讀取所述第一金鑰值請求。
  10. 如申請專利範圍第1項所述的方法，其中利用所述第一金鑰值儲存器件來寫入所述第一值包括經由對等直接記憶體存取來寫入所述第一值。
  11. 如申請專利範圍第10項所述的方法，其中所述第一金鑰值儲存器件利用周邊元件互連連接來連接到所述第一圖形處理單元。
  12. 如申請專利範圍第1項所述的方法，更包括：在利用所述第一圖形處理單元來寫入所述第一金鑰值請求之後，以及在利用所述第一金鑰值儲存器件來寫入所述第一值之前，利用所述第一圖形處理單元將第二金鑰值請求寫入到所述金鑰值請求佇列。
  13. 如申請專利範圍第1項所述的方法，更包括：利用所述第一圖形處理單元將第二金鑰值請求寫入到所述第 一記憶體的第二輸入-輸出區域中的金鑰值請求佇列，所述第二金鑰值請求包含金鑰；利用連接到所述第一記憶體的第二金鑰值儲存器件從所述第一記憶體的所述第二輸入-輸出區域的所述金鑰值請求佇列中讀取所述第二金鑰值請求，以及回應於所述第二金鑰值請求而利用所述第二金鑰值儲存器件將第二值寫入到所述第一記憶體的所述第二輸入-輸出區域，所述第二值與所述第二金鑰值請求的所述金鑰相對應。
  14. 如申請專利範圍第13項所述的方法，更包括：利用所述第一金鑰值儲存器件來在所述第一金鑰值儲存器件中執行金鑰查找以檢索所述第一值，以及在利用所述第一金鑰值儲存器件來執行所述金鑰查找的同時，利用所述第二金鑰值儲存器件來在所述第二金鑰值儲存器件中執行金鑰查找以檢索所述第二值。
  15. 一種用於機器學習的系統，所述系統包括：圖形處理單元；記憶體，連接到所述圖形處理單元；以及金鑰值儲存器件；所述金鑰值儲存器件利用周邊元件互連連接來連接到所述圖形處理單元；所述圖形處理單元配置成在所述記憶體的輸入-輸出區域中 執行記憶體映射輸入和輸出操作，以及配置成將一或多個金鑰值請求寫入到所述輸入-輸出區域內的金鑰值請求佇列；所述金鑰值儲存器件配置成：在所述輸入-輸出區域中執行記憶體映射輸入和輸出操作；從所述金鑰值請求佇列中讀取所述一或多個金鑰值請求；以及回應於所述一或多個金鑰值請求中的金鑰值請求而將值寫入所述記憶體的所述輸入-輸出區域中，所述值與所述金鑰值請求的金鑰相對應。
  16. 如申請專利範圍第15項所述的系統，其中所述金鑰值請求包含返回值區域，所述返回值區域是分配給所述值的區域。
  17. 如申請專利範圍第16項所述的系統，其中將所述值寫入到所述記憶體的所述輸入-輸出區域包括將所述值寫入到所述返回值區域。
  18. 如申請專利範圍第15項所述的系統，其中將所述值寫入到所述記憶體的所述輸入-輸出區域包括將所述值寫入到所述記憶體的所述輸入-輸出區域中的返回值佇列。
  19. 一種用於機器學習的系統，所述系統包括：圖形處理單元；金鑰值儲存器件；以及 共用記憶體構件，用於在所述圖形處理單元與所述金鑰值儲存器件之間通訊；所述圖形處理單元配置成經由用於通訊的所述共用記憶體構件將一或多個金鑰值請求發送到所述金鑰值儲存器件，所述金鑰值儲存器件配置成：接收所述一或多個金鑰值請求；以及回應於所述一或多個金鑰值請求中的金鑰值請求而經由用於通訊的所述共用記憶體構件將值發送到所述圖形處理單元，所述值與所述金鑰值請求的金鑰相對應。
  20. 如申請專利範圍第19項所述的系統，其中用於通訊的所述共用記憶體構件包括記憶體，所述記憶體連接到所述圖形處理單元，且配置成經由對等直接記憶體存取通過周邊元件互連連接來由所述金鑰值儲存器件存取。
TW107138106A 2018-02-02 2018-10-29 用於機器學習的系統和方法 TWI778160B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862625532P 2018-02-02 2018-02-02
US62/625,532 2018-02-02
US15/942,218 US11182694B2 (en) 2018-02-02 2018-03-30 Data path for GPU machine learning training with key value SSD
US15/942,218 2018-03-30

Publications (2)

Publication Number Publication Date
TW201935224A TW201935224A (zh) 2019-09-01
TWI778160B true TWI778160B (zh) 2022-09-21

Family

ID=67475620

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107138106A TWI778160B (zh) 2018-02-02 2018-10-29 用於機器學習的系統和方法

Country Status (5)

Country Link
US (3) US11182694B2 (zh)
JP (1) JP2019133662A (zh)
KR (1) KR102442682B1 (zh)
CN (1) CN110135589A (zh)
TW (1) TWI778160B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210093531A (ko) * 2020-01-20 2021-07-28 에스케이하이닉스 주식회사 응용 프로세서와 데이터를 제공하는 데이터 저장 장치를 포함하는 시스템
US11972361B2 (en) 2020-01-29 2024-04-30 Samsung Electronics Co., Ltd. Performance optimization of object grouping schema in a network key-value storage device using adaptive regression
US11243694B2 (en) * 2020-01-29 2022-02-08 Samsung Electronics Co., Ltd. Grouping key value object IOs to improve IO performance for key-value storage devices
US12019548B2 (en) 2022-04-18 2024-06-25 Samsung Electronics Co., Ltd. Systems and methods for a cross-layer key-value store architecture with a computational storage device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150324118A1 (en) * 2014-05-07 2015-11-12 HGST Netherlands B.V. SYSTEM AND METHOD FOR PEER-TO-PEER PCIe STORAGE TRANSFERS
US20160379686A1 (en) * 2015-06-29 2016-12-29 Microsoft Technology Licensing, Llc Server systems with hardware accelerators including stacked memory
WO2017003831A1 (en) * 2015-06-29 2017-01-05 Microsoft Technology Licensing, Llc Machine learning classification on hardware accelerators with stacked memory
TW201714076A (zh) * 2015-10-14 2017-04-16 三星電子股份有限公司 具有介面控制機構之電子系統及其操作方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009148A (en) * 1998-06-16 1999-12-28 Reeves; Michael Phone-activated emergency visual signaling system with low power consumption signal light
US8171177B2 (en) * 2007-06-28 2012-05-01 Apple Inc. Enhancements to data-driven media management within an electronic device
WO2011091399A2 (en) 2010-01-25 2011-07-28 The Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations Systems and methods for providing a neural-machine interface for artificial legs
US9058675B2 (en) * 2010-05-29 2015-06-16 Intel Corporation Non-volatile storage for graphics hardware
EP2661094A1 (en) * 2010-12-28 2013-11-06 Volvo Construction Equipment AB Display integrated control systems and display integrated input device
JP5524144B2 (ja) * 2011-08-08 2014-06-18 株式会社東芝 ｋｅｙ−ｖａｌｕｅストア方式を有するメモリシステム
KR101921902B1 (ko) * 2012-02-09 2018-11-26 삼성전자주식회사 메모 기능을 가지는 모바일 장치 및 메모 기능 수행 방법
US8849757B2 (en) 2012-03-29 2014-09-30 Empire Technology Development Llc Determining user key-value storage needs from example queries
US9075710B2 (en) * 2012-04-17 2015-07-07 SanDisk Technologies, Inc. Non-volatile key-value store
US9519647B2 (en) * 2012-04-17 2016-12-13 Sandisk Technologies Llc Data expiry in a non-volatile device
US8996781B2 (en) 2012-11-06 2015-03-31 OCZ Storage Solutions Inc. Integrated storage/processing devices, systems and methods for performing big data analytics
CN103902632B (zh) 2012-12-31 2018-01-02 华为技术有限公司 键值存储系统中构建文件系统的方法、装置及电子设备
US9607177B2 (en) * 2013-09-30 2017-03-28 Qualcomm Incorporated Method for securing content in dynamically allocated memory using different domain-specific keys
EP3123356A4 (en) 2014-03-26 2017-09-06 Microsoft Technology Licensing, LLC Client intent in integrated search environment
EP3155758A4 (en) 2014-06-10 2018-04-11 Sightline Innovation Inc. System and method for network based application development and implementation
US10127270B1 (en) * 2014-06-23 2018-11-13 Amazon Technologies, Inc. Transaction processing using a key-value store
US9438426B2 (en) 2014-10-03 2016-09-06 Seagate Technology Llc Key-value data storage device with hybrid architecture
KR102398213B1 (ko) * 2015-03-09 2022-05-17 삼성전자주식회사 저장 장치, 그것을 포함하는 호스트 시스템, 및 그것의 맵 테이블 업데이트 방법
US20160283156A1 (en) 2015-03-23 2016-09-29 Kabushiki Kaisha Toshiba Key-value drive hardware
US10204046B1 (en) * 2015-11-19 2019-02-12 Netronome Systems, Inc. High-speed and memory-efficient flow cache for network flow processors
US10216419B2 (en) * 2015-11-19 2019-02-26 HGST Netherlands B.V. Direct interface between graphics processing unit and data storage unit
US10319374B2 (en) 2015-11-25 2019-06-11 Baidu USA, LLC Deployed end-to-end speech recognition
US20170169358A1 (en) * 2015-12-09 2017-06-15 Samsung Electronics Co., Ltd. In-storage computing apparatus and method for decentralized machine learning
KR101936950B1 (ko) * 2016-02-15 2019-01-11 주식회사 맴레이 컴퓨팅 디바이스, 코프로세서와 비휘발성 메모리 사이의 데이터 이동 방법 및 이를 포함하는 프로그램
US11301422B2 (en) * 2016-02-23 2022-04-12 Samsung Electronics Co., Ltd. System and methods for providing fast cacheable access to a key-value device through a filesystem interface
US10466907B2 (en) * 2016-03-22 2019-11-05 Toshiba Memory Corporation Method to efficiently store object data of an object storage service on a magnetic disk drive and magnetic SMR disk drive
US9965382B2 (en) 2016-04-04 2018-05-08 Omni Ai, Inc. Data composite for efficient memory transfer in a behavioral recognition system
US10387302B2 (en) * 2016-04-18 2019-08-20 Samsung Electronics Co., Ltd. Managing database index by leveraging key-value solid state device
US10515566B2 (en) * 2016-05-29 2019-12-24 Jang Suk Moon Electronic system and method for martial arts movement-based language character symbolization and education
US10261913B2 (en) * 2017-04-20 2019-04-16 Alibaba Group Holding Limited Persistent memory for key-value storage
US10649969B2 (en) * 2017-06-13 2020-05-12 Western Digital Technologies, Inc. Memory efficient persistent key-value store for non-volatile memories
US11468312B2 (en) * 2018-02-02 2022-10-11 Samsung Electronics Co., Ltd. Memory management for machine learning training on GPU

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150324118A1 (en) * 2014-05-07 2015-11-12 HGST Netherlands B.V. SYSTEM AND METHOD FOR PEER-TO-PEER PCIe STORAGE TRANSFERS
US20160379686A1 (en) * 2015-06-29 2016-12-29 Microsoft Technology Licensing, Llc Server systems with hardware accelerators including stacked memory
WO2017003831A1 (en) * 2015-06-29 2017-01-05 Microsoft Technology Licensing, Llc Machine learning classification on hardware accelerators with stacked memory
TW201714076A (zh) * 2015-10-14 2017-04-16 三星電子股份有限公司 具有介面控制機構之電子系統及其操作方法

Also Published As

Publication number Publication date
US20220164708A1 (en) 2022-05-26
CN110135589A (zh) 2019-08-16
US20190244140A1 (en) 2019-08-08
US11182694B2 (en) 2021-11-23
KR102442682B1 (ko) 2022-09-13
US20240185132A1 (en) 2024-06-06
US11907814B2 (en) 2024-02-20
TW201935224A (zh) 2019-09-01
KR20190094079A (ko) 2019-08-12
JP2019133662A (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
TWI778160B (zh) 用於機器學習的系統和方法
US10216419B2 (en) Direct interface between graphics processing unit and data storage unit
KR102387932B1 (ko) 멀티 포트, 멀티 펑션 PCIe 장치의 호스트 명령어의 QoS 유지 방법 및 그 시스템
US11079958B2 (en) Apparatus, system and method for offloading data transfer operations between source and destination storage devices to a hardware accelerator
CN115495389B (zh) 存储控制器、计算存储装置以及计算存储装置的操作方法
WO2020177577A1 (zh) 一种控制器加载多核固件的方法、装置及计算机设备
JP2019133662A5 (zh)
WO2023076591A1 (en) Hardware management of direct memory access commands
WO2011113646A1 (en) Masked register write method and apparatus
US10909056B2 (en) Multi-core electronic system
JP2022507707A (ja) 集積回路中の算出ユニットをプログラムおよび制御すること
TW202205100A (zh) 儲存裝置以及命令處理方法
CN113227956B (zh) 计算瓦片
US11093276B2 (en) System and method for batch accessing
TWI797022B (zh) 儲存控制器、計算儲存裝置以及計算儲存裝置的操作方法
WO2022073399A1 (zh) 存储节点、存储设备及网络芯片
US11500802B1 (en) Data replication for accelerator
US20200387330A1 (en) Heterogeneous in-storage computation
CN113490915A (zh) 扩展存储器操作
US11907144B1 (en) Early semaphore update
KR20240093814A (ko) 직접 메모리 액세스 커맨드의 하드웨어 관리
US20230136091A1 (en) High-performance storage infrastructure offload
US20220137998A1 (en) Storage virtualization device supporting virtual machine, operation method thereof, and operation method of system having the same
US20140146065A1 (en) Mpi communication of gpu buffers
Bougioukou et al. A Hybrid Device Driver for Next-Generation Solid-State Drives

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent