TWI766593B - 用以進行全快閃記憶體陣列伺服器的節點信息交換管理的方法與設備 - Google Patents

用以進行全快閃記憶體陣列伺服器的節點信息交換管理的方法與設備 Download PDF

Info

Publication number
TWI766593B
TWI766593B TW110106599A TW110106599A TWI766593B TW I766593 B TWI766593 B TW I766593B TW 110106599 A TW110106599 A TW 110106599A TW 110106599 A TW110106599 A TW 110106599A TW I766593 B TWI766593 B TW I766593B
Authority
TW
Taiwan
Prior art keywords
node
path
remote
information
nodes
Prior art date
Application number
TW110106599A
Other languages
English (en)
Other versions
TW202134891A (zh
Inventor
蘇政嘉
Original Assignee
慧榮科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 慧榮科技股份有限公司 filed Critical 慧榮科技股份有限公司
Publication of TW202134891A publication Critical patent/TW202134891A/zh
Application granted granted Critical
Publication of TWI766593B publication Critical patent/TWI766593B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3006—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is distributed, e.g. networked systems, clusters, multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3034—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a storage system, e.g. DASD based or network based
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/805—Real-time

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Hardware Redundancy (AREA)
  • Computer Hardware Design (AREA)

Abstract

本發明提供一種用以進行全快閃記憶體陣列(簡稱AFA)伺服器的節點信息交換管理的方法及AFA伺服器，該方法包含：利用運行在該AFA伺服器的多個節點中的任一節點上的多個程式模組中的一硬體管理器模組來控制該任一節點的一硬體層中的多個硬體組件，以建立該任一節點和該多個節點中的一遠端節點之間的一主機板管理控制器路徑；利用至少二通信路徑來交換該任一節點和該遠端節點之各自的節點信息，以依據節點信息控制該AFA伺服器的高可用性架構，來持續地提供服務給該AFA伺服器的用戶；以及因應任一通信路徑的故障，利用剩餘的通信路徑來交換節點信息。

Description

用以進行全快閃記憶體陣列伺服器的節點信息交換管理的方法與設備
本發明係關於記憶體控制，尤指一種用以進行全快閃記憶體陣列(All Flash Array，簡稱AFA)伺服器的節點信息交換(node information exchange)管理的方法以及相關設備(apparatus)諸如AFA伺服器及其控制電路等。
資料儲存伺服器可以被設置為儲存一個或多個用戶的用戶資料，並且在現有技術中已經提出了針對資料儲存伺服器的各種控制方法，以便給用戶帶來良好的用戶體驗。由於快閃記憶體(Flash memory) 已經被廣泛應用於各種資料儲存裝置諸如固態硬碟(solid state drive, SSD)等，現有技術中提出將資料儲存伺服器用快閃記憶體作為其儲存介質的快閃記憶體類型資料儲存伺服器來實現，例如其中安裝有多個SSD的AFA伺服器。但是，可能會出現某些問題。例如，存取該多個SSD中的任一SSD的快閃記憶體的管理會很複雜。為了確保這個SSD中的快閃記憶體的存取控制符合相關規範，這個SSD中的快閃記憶體的控制器通常配備有某些管理機制以妥善地管理其內部操作。雖然SSD製造商可能試著使SSD看起來像是替代硬式磁碟機(HDD)的不錯的解決方案，但是SSD的某些特性與HDD完全不同。如此一來，上述控制方法對於安裝有多個SSD的AFA伺服器可能變得不適合或無效，進而導致AFA伺服器的整體效能下降。因此，需要以在沒有副作用或較不會帶來副作用的情況下提供一種新穎的方法和相關的架構來解決這些問題。
本發明之一目的在於提供一種用以進行一全快閃記憶體陣列(All Flash Array，簡稱AFA)伺服器的節點信息交換管理的方法與相關設備(例如AFA伺服器及其控制電路等)，以解決上述的問題。
本發明之另一目的在於提供一種用以進行AFA伺服器的節點信息交換管理的方法與相關設備(例如AFA伺服器及其控制電路等)，以保護AFA伺服器中的資料並且確保其正確的高可用性(high availability, HA)控制。
本發明的至少一實施例揭示了一種用以進行一全快閃記憶體陣列(All Flash Array, AFA)伺服器的節點信息交換管理的方法，該方法包含：利用運行在該全快閃記憶體陣列伺服器的多個節點中的任一節點上的多個程式模組中的一硬體管理器模組來控制該任一節點的一硬體層中的多個硬體組件，以建立該任一節點和該多個節點中的一遠端節點之間的一主機板管理控制器(Board Management Controller, BMC)路徑，其中該任一節點的該硬體層中的該多個硬體組件包含一主機板管理控制器，以及該主機板管理控制器路徑是建立於該任一節點的該主機板管理控制器以及該遠端節點的一對應的主機板管理控制器之間；利用至少二通信路徑來交換該任一節點和該遠端節點之各自的節點信息，以依據該任一節點和該遠端節點之所述各自的節點信息控制該全快閃記憶體陣列伺服器的高可用性(high availability, HA)架構，來持續地提供服務給該全快閃記憶體陣列伺服器的用戶，其中該至少二通信路徑包含一非透明網橋(Non-Transparent Bridge, NTB)路徑以及該主機板管理控制器路徑，以及該非透明網橋路徑是建立於該任一節點的一非透明網橋通信電路以及該遠端節點的一對應的非透明網橋通信電路之間；以及因應該至少二通信路徑中的任一通信路徑的故障，利用該至少二通信路徑中的至少一剩餘的通信路徑來交換該任一節點和該遠端節點之所述各自的節點信息，以依據該任一節點和該遠端節點之所述各自的節點信息控制該全快閃記憶體陣列伺服器的該高可用性架構，來持續地提供該服務給該用戶。
本發明的至少一實施例揭示了一種全快閃記憶體陣列(All Flash Array, AFA)伺服器，其包含多個節點以及複數個儲存裝置。該多個節點的任一節點包含至少一處理器以及多個硬體組件，其中該至少一處理器用以在多個程式模組的控制下控制該任一節點的操作，而該多個硬體組件在該任一節點的一硬體層中，以及該任一節點的該硬體層中的該多個硬體組件包含一主機板管理控制器以及一非透明網橋通信電路。該複數個儲存裝置包含多組儲存裝置，以供為該全快閃記憶體陣列伺服器儲存資料。舉例來說：該任一節點利用運行在該任一節點上的該多個程式模組中的一硬體管理器模組來控制該任一節點的該硬體層中的該多個硬體組件，以建立該任一節點和該多個節點中的一遠端節點之間的一主機板管理控制器路徑，其中該主機板管理控制器路徑是建立於該任一節點的該主機板管理控制器以及該遠端節點的一對應的主機板管理控制器之間；該任一節點和該遠端節點利用至少二通信路徑來交換該任一節點和該遠端節點之各自的節點信息，以依據該任一節點和該遠端節點之所述各自的節點信息控制該全快閃記憶體陣列伺服器的高可用性架構，來持續地提供服務給該全快閃記憶體陣列伺服器的用戶，其中該至少二通信路徑包含一非透明網橋路徑以及該主機板管理控制器路徑，以及該非透明網橋路徑是建立於該任一節點的該非透明網橋通信電路以及該遠端節點的一對應的非透明網橋通信電路之間；以及因應該至少二通信路徑中的任一通信路徑的故障，該任一節點和該遠端節點利用該至少二通信路徑中的至少一剩餘的通信路徑來交換該任一節點和該遠端節點之所述各自的節點信息，以依據該任一節點和該遠端節點之所述各自的節點信息控制該全快閃記憶體陣列伺服器的該高可用性架構，來持續地提供該服務給該用戶。
本發明的方法和相關設備(例如AFA伺服器及其控制電路等)可以提高整體效能，並依據該方法的多種控制方案保護資料，尤其是要保證該AFA伺服器的正確的高可用性控制。另外，本發明的方法和相關設備可以在沒有副作用或較不會帶來副作用的情況下解決現有技術所產生的問題。
第1圖是依據本發明一實施例的一全快閃記憶體陣列(All Flash Array，簡稱AFA)伺服器100的示意圖。AFA伺服器100可以包含多個節點，諸如二節點，分別為節點100A和節點100B，其中該多個節點中的任一個(例如節點100A和節點100B的其中一個)可以具有與該多個節點中的另一個(例如節點100A和節點100B中的另一個)相同或相似的架構。例如，節點100A可包含可以被統稱為處理器110A的至少一處理器(例如，一個或多個處理器諸如一個或多個中央處理單元(Central Processing Units. CPU))，並包含一動態隨機存取記憶體(Dynamic Random Access Memory，簡稱DRAM)120A、一複製到快閃記憶體(Copy-to-Flash，簡稱C2F)固態硬碟(Solid State Drive，簡稱SSD)122A、包含有一個或多個網路介面(interface, IF)電路諸如網路介面電路132A和134A的一網路介面(IF)模組130A、一非透明網橋(Non-Transparent Bridge，簡稱NTB)模組(或NTB)諸如一NTB通信電路140A、一主機板管理控制器(Board Management Controller，簡稱BMC)150A、一暫存器(register)電路152A其耦接至BMC 150A、一儲存介面(IF)模組160A其包含一個或多個儲存介面電路諸如儲存介面電路162A和164A以及一備用電源諸如一備用電源單元170A(例如，電池)，其中這些組件的至少一部分(例如，一部分或全部)可以藉由節點100A的總線彼此耦接，但本發明不限於此。依據某些實施例，節點100A的架構可以作不同變化。
相似地，節點100B可包含可以統稱為處理器110B的至少一處理器(例如，一個或多個處理器諸如一個或多個CPU)，並包含一DRAM 120B、一C2F SSD 122B、包含有一個或多個網路介面(IF)電路諸如網路介面電路132B和134B的一網路介面(IF)模組130B、一NTB模組(或NTB)諸如一NTB通信電路140B、一BMC 150B、一暫存器電路152B其耦接至BMC 150B、一儲存介面(IF)模組160B其包含一個或多個儲存介面電路諸如儲存介面電路162B和164B以及一備用電源諸如一備用電源單元170B(例如，電池)，其中這些組件的至少一部分(例如，一部分或全部)可以藉由節點100B的總線彼此耦接，但本發明不限於此。依據某些實施例，節點100B的架構可以作不同變化。
如第1圖所示，AFA伺服器100可以更包含耦接到節點100A和100B的多個SSD，諸如一SSD群組12A和一SSD群組12B，SSD群組12A和12B可以耦接到節點100A和100B，且可以預設分別連接/連線(link)到節點100A和100B，其中節點100A和100B與SSD群組12B和12A之間的虛線可指出多個可選的(optional)連線。舉例來說，節點100A可以利用儲存介面模組160A以啟動儲存介面電路164A和SSD群組12A之間的連線，以存取SSD群組12A中的資料，且節點100B可以利用儲存介面模組160B啟動儲存介面電路164B和SSD群組12B之間的連線，以進一步存取SSD群組12B中的資料。當需要時，節點100A和100B與SSD群組12A和12B之間的連線關係可以改變。例如節點100A可以利用儲存介面模組160A來啟動儲存介面電路162A和SSD群組12B之間的連線，以存取SSD群組12B中的資料，且節點100B可以利用儲存介面模組160B來啟動儲存介面電路162B和SSD群組12A之間的連線，以存取SSD群組12A中的資料。
運行著程式模組112A的處理器110A可用以控制節點100A的操作。DRAM 120A可用以緩衝資料(例如待寫入SSD群組12A的資料)，並且C2F SSD 122A可用以將DRAM 120A中的緩衝後資料(簡稱 “緩衝資料”)複製到C2F SSD 122A中的快閃記憶體中，以在需要時避免緩衝資料的資料遺失(data loss)。舉例來說，C2F SSD 122A可以藉由安裝在節點100A內的主電路板(例如主機板或母板)上的一擴充卡諸如一M.2模組(例如具有符合M.2規範的連接器的電路板) 來實現，其中C2F SSD 122A可以包含一儲存控制器、一個或多個快閃記憶體晶片等，但本發明不限於此。另外，包含有網路介面電路132A和134A的網路介面模組130A可用以將節點100A(例如該主電路板上的處理器110A、DRAM 120A等)藉由至少一網路交換機(switch)諸如機架頂(top-of-rack，可簡稱TOR)交換機10A和10B耦接到至少一網路(例如區域網路(Local Area Network, LAN)、廣域網路(Wide Area Network, WAN)、網際網路(Internet)等)。另外，包含儲存介面電路162A和164A的儲存介面模組160A可用以將節點100A(例如該主電路板上的處理器110A、DRAM 120A等)耦接到多個快閃儲存裝置(例如節點100A和100B共享的SSD群組12A和12B)，用以存取(例如讀取或寫入)該多個快閃儲存裝置中的資料。如此一來，AFA伺服器100可用以藉由節點100A提供用戶儲存服務。
相似地，運行著程式模組112B的處理器110B可用以控制節點100B的操作。DRAM 120B可用以緩衝資料(例如待寫入SSD群組12B的資料)，並且C2F SSD 122B可用以將DRAM 120B中的緩衝後資料(簡稱 “緩衝資料”)複製到C2F SSD 122B中的快閃記憶體中，以在需要時避免緩衝資料的資料遺失。舉例來說，C2F SSD 122B可以藉由安裝在節點100B內的主電路板(例如主機板或母板)上的一擴充卡諸如一M.2模組(例如具有符合M.2規範的連接器的電路板) 來實現，其中C2F SSD 122B可以包含一儲存控制器、一個或多個快閃記憶體晶片等，但本發明不限於此。另外，包含有網路電路132B和134B的網路介面模組130B可用以將節點100B(例如該主電路板上的處理器110B、DRAM 120B等)藉由至少一網路交換機諸如TOR交換機10A和10B耦接到至少一網路(例如LAN、WAN、網際網路等)。另外，包含儲存介面電路162B和164B的儲存介面模組160B可用以將節點100B(例如該主電路板上的處理器110B、DRAM 120B等)耦接到多個快閃儲存裝置(例如節點100A和100B共享的SSD群組12A和12B)，用以存取(例如讀取或寫入)該多個快閃儲存裝置中的資料。如此一來，AFA伺服器100可用以藉由節點100B提供用戶儲存服務。
關於節點100A及其對等(peer)節點(例如節點100B)之間的通信，該NTB模組(例如NTB通信電路140A)可用以藉由在節點100A和100B之間的一NTB路徑(標示為「NTB」以求簡明)與對應的NTB模組(例如NTB通信電路140B)通信，使節點100A和100B的資料和儲存狀態同步，並進一步使它們相同。相似地，關於節點100B及其對等節點(例如節點100A)之間的通信，該NTB模組(例如NTB通信電路140B)可用以藉由在節點100A和100B之間的該NTB路徑(標示為「NTB」以求簡明)與對應的NTB模組(例如NTB通信電路140A)通信，使節點100A和100B的資料和儲存狀態同步，並進一步使它們相同。尤其，諸如NTB通信電路140A和140B的NTB模組可以提供節點100A和100B之間一傳輸橋的功能以及分離節點100A和100B的各自的位址域以使節點100A和100B分別有彼此獨立的位址域，以在沒有任何位址衝突的情況下提供/加強節點100A和100B之間的通信。例如，節點100A和100B的各個總線可以符合快捷外設組件互聯(Peripheral Component Interconnect Express, PCIe)標準，並且節點100A和100B中的每一節點的NTB模組可以被認為是該節點的一端點(endpoint)，其中節點 100A和100B可以透過該傳輸橋彼此通信和共享裝置，但本發明不限於此。依據某些實施例，諸如NTB通信電路140A和140B的NTB模組可以透過客制化的網路介面電路來實現，以控制節點100A和100B彼此通信，使得它們就像正在透過網路介面電路進行通信一樣。
在運行著程式模組112A的處理器110A和運行著程式模組112B的處理器110B的控制下，節點100A和100B可維持和監控NTB上的脈搏，以判斷對等節點的可用性，以進行高可用性(High Availability, HA)控制。舉例來說，節點100B可用以向節點100A發送脈搏信號，且節點100A可用以檢測並監控來自節點100B的脈搏信號以判斷節點100B的可用性，其中來自節點100B的脈搏信號是否存在可以指出節點100B是否可用(或健康程度)。對於另一個例子來說，節點100A可用以向節點100B發送脈搏信號，並且節點100B可用以檢測並監控來自節點100A的脈搏信號以判斷節點100A的可用性，其中來自節點100A的脈搏信號是否存在可以指出節點100A是否可用(或健康程度)。依據第1圖所示的架構，如第1圖所示，當節點100A和100B其中一個不可使用時，節點100A和100B其中的另一個可以繼續為用戶提供AFA伺服器100的儲存服務。
需注意的是，AFA伺服器100配備了超過一個的節點間(inter-node)通信路徑(例如節點之間的超過一個的相互通信路徑)。除NTB路徑外，AFA伺服器100還可配置為具有一個或多個其他通信路徑，例如BMC 150A和150B之間的一BMC路徑，其中BMC 150A可用以管理節點100A的硬體層的至少一部分(例如一部分或全部)，而BMC 150B可用以管理節點100B的硬體層的至少一部分(例如一部分或全部)。關於節點100A及其對等節點(例如節點100B)之間的通信，BMC 150A可用以透過該BMC路徑與BMC 150B通信以存取(例如讀取或寫入)暫存器電路152B中的一個或多個暫存器的一個或多個暫存器值，以在節點100B上進行狀態檢查操作等。相似地，關於節點100B及其對等節點(例如節點100A)之間的通信，BMC 150B可用以透過該BMC路徑與BMC 150A通信以存取(例如讀取或寫入)暫存器電路152A中一個或多個暫存器的一個或多個暫存器值，以在節點100A上進行狀態檢查操作等。尤其，BMC 150A與BMC 150B可獨立地管理節點100A與100B的各自的硬體層，而不需要仰賴處理器110A與110B。舉例來說，當處理器110A發生故障時，BMC 150A可以處理節點100A的未完成的工作，而當處理器110B發生故障時，BMC 150B可以處理節點100B的未完成的工作，但本發明不限於此。依據某些實施例，BMC 150A和150B可用以分別接管(take over)節點100A和100B，以進行緊急處理操作來減少資料遺失的機率。
依據本實施例，AFA伺服器100可以被配置為由多個類型的電源供電。節點100A和100B的每一節點可以包含至少一主電源(例如至少一電源供應器)，用以於主電源處於正常電源狀況下提供電力給該節點的其他組件。舉例來說，節點100A的主電源可以供電給節點100A的主電路板，並且節點100B的主電源可以供電給節點100B的主電路板。當檢測到一個或多個節點(例如節點100A及/或節點100B)的異常電源狀況時，AFA伺服器100中的一個或多個相關的備用電源(例如備用電源單元170A及/或備用電源單元170B)可用以提供備用電力。舉例來說，當節點100A的主電源發生電源故障時，備用電源單元170A可以供電給節點100A的主電路板(例如處理器110A、DRAM 120A、C2F SSD 122A、NTB通信電路140A、BMC 150A、暫存器電路152A等)，當節點100B的主電源發生電源故障時，備用電源單元170B可以供電給節點100B的主電路板(例如處理器110B、DRAM 120B、C2F SSD 122B、NTB通信電路140B、BMC 150B、暫存器電路152B等)。
依據某些實施例，節點100A和100B的每一節點(例如節點100A和100B的各自的主電路板中的每一節點)可以更包含多個感測器(sensor)/檢測器(detector)用以至少對該節點的組件進行檢測以產生檢測結果(例如從這些傳感器/檢測器中的任一個所取得的狀態信息)。舉例來說，這些檢測結果中的一功率檢測結果可以表示該節點的主電源的功率狀態，尤其，可以指出該節點是否發生異常電源狀況，以供觸發該節點啟動備用電源(例如備用電源單元170A或備用電源單元170B)以提供備用電力。
第2圖依據本發明一實施例繪示第1圖所示的AFA伺服器100的某些實施細節，其中，可以將SSD 100S作為第1圖所示實施例中提到的多個SSD的例子。除了節點100A和100B以及SSD 100S，AFA伺服器100可更包含一背板(backplane)電路100R。背板電路100R可用以將諸如SSD群組12A和12B的SSD 100S電氣連接到節點100A和100B。舉例來說，背板電路100R可以藉由具有相關連接器等的背板電路板來實現。另外，可以在背板電路100R內實現NTB通信電路140A和140B之間的該NTB路徑的局部(partial)路徑，以及BMC 150A和150B之間的該BMC路徑的局部路徑。由於該BMC路徑和該NTB路徑中的每一路徑都不通過可能易於損壞的任何電纜，所以節點100A和100B之間的通信路徑很穩健，且因此節點100A和100B可以保持有效的通信以及相關的控制，以確保AFA伺服器100的整體效能及正常運行。
依據某些實施例，SSD 100S中的每一SSD可以是一單埠(single port) SSD，尤其，可以是一單埠的基於裝置的(device-based) SSD。另外，藉助於背板電路100R，AFA伺服器100可以支援SSD 100S中的每一SSD的熱插拔。
依據某些實施例，兩個節點100A和100B中的一個可以在AFA伺服器100的高可用性(High Availability簡稱HA)架構中用來作為一現用節點(active node)，也就是扮演該現用節點的角色，並且兩個節點100A和100B中的另一個可在AFA伺服器100的該HA架構中用來作為一待命節點(standby node)，也就是扮演該待命節點的角色。諸如現用節點和待命節點的兩個節點100A和100B可以彼此互動，尤其，可以藉由至少二(至少兩條)通信路徑(諸如NTB通信電路140A和140B之間的NTB路徑以及BMC 150A和150B之間的BMC路徑)來交換節點信息，並且可以藉由NTB路徑來同步資料，但本發明不限於此。依據某些實施例，AFA伺服器100可以配備有超過兩個的節點間(inter-node)通信路徑(例如節點之間的超過兩個的相互通信路徑)。
第3圖是依據本發明一實施例所繪示的如第1圖所示的AFA伺服器100的一雙節點架構的示意圖。依據本實施例，節點100A和100B可以被分別配置為該現用節點和該待命節點，但本發明不限於此。舉例來說，節點100A和100B可以在需要時交換它們所扮演的角色。如第3圖所示，除了某些硬體(hardware, HW)組件諸如第1圖或第2圖所示的架構中的部分組件外，還可繪示某些軟體(software, SW)程式/程式，例如HA框架程式、網絡(Web)伺服器程式、資料庫(database)程式、操作於一服務模式的儲存控制模組程式以及操作於一待機模式的儲存控制模組程式(分別標示為「HA框架」、「Web伺服器」、「資料庫」、「於服務模式下的儲存控制模組」以及「於待機模式下的儲存控制模組」以求簡明)以指出AFA伺服器100中的關聯互動，其中，上述程式的名稱分別代表其相關功能。
運行於節點100A上的軟體程式(例如，HA框架程式，Web伺服器程式，資料庫程式和操作於該服務模式的儲存控制模組程式)可作為程式模組112A的例子，並且運行於節點100B上的軟體程式(例如，HA框架程式，Web伺服器程式，資料庫程式和操作於該待機模式的儲存控制模組程式)可作為程式模組112B的例子，但本發明不限於此。另外，網路介面模組130A的該一個或多個網路介面電路可更包含網路介面電路136A，並且網路介面模組130B的該一個或多個網路介面電路可更包含網路介面電路136B。因此，AFA伺服器100可以配備有至少三個節點間(inter-node)通信路徑(例如節點之間的至少三個相互通信路徑)，諸如NTB路徑、BMC路徑以及網路介面電路136A和136B之間的網路路徑。舉例來說，節點100A和100B可用以藉由NTB路徑進行快取鏡像(cache mirroring)操作，並透過BMC路徑檢查本地/遠端控制器狀態，以及藉由網路介面電路136A和136B之間的網路路徑進行額外的通信操作。
第4圖是依據本發明一實施例所繪示的如第1圖所示的多個節點100A與100B的任一(例如每一)節點中的程式模組112的示意圖。例如，程式模組112可以代表運行在節點100A的處理器110A上的程式模組112A或運行在節點100B的處理器110B上的程式模組112B。如第4圖所示，程式模組112可以包含某些主程式模組，例如儲存協定及區塊輸入/輸出(IO)介面模組、儲存快取模組、儲存池模組、儲存服務連續HA模組、儲存功能模組以及儲存管理模組(分別標示為「儲存協定及區塊輸入/輸出(IO)介面」、「儲存快取」、「儲存池」、「儲存服務連續HA」、「儲存功能」以及「儲存管理」以求簡明)，其中這些主程式模組中的任一程式模組可以包含一個或多個子模組。另外，程式模組112中的某些程式模組之間的箭頭指出這些程式模組可以彼此在各自所屬的多個層的程式模組之間互動。舉例來說，儲存協定及區塊IO介面模組可以被視為儲存快取模組上方的一上層(例如一上層程式模組)，儲存池模組可以被視為儲存快取模組下方一下層(例如一下層程式模組)，儲存功能模組和儲存快取模組可被安排在一中間層以作為中間層程式模組，其中儲存協定及區塊IO介面模組以及儲存池模組可用以與客戶端裝置和 SSD群組互動，但本發明不限於此。當需要時，該節點可以觸發其他程式模組與這些程式模組中的一個或多個進行互動。
儲存協定及區塊IO介面模組可以包含某些子模組諸如小型計算機系統介面(Small Computer System Interface，簡稱SCSI)模組、網際網路SCSI(Internet SCSI，簡稱iSCSI)模組和區塊裝置(Block Device)模組(分別標示為「SCSI」、「iSCSI」和「區塊裝置」以求簡明)。儲存快取模組可以包含某些子模組諸如使用軟體實現的永久記憶體(Persistent Memory using SW implementation)模組和寫入緩衝模組(Write Buffer module；也可稱為「寫入緩衝器模組」)，於圖中分別標示為「軟體實現的永久記憶體」和「寫入緩衝器」以求簡明。儲存池模組可以包含一子模組諸如快閃記憶體陣列(Flash Array)模組(為簡便起見標示為「快閃記憶體陣列」)。儲存服務連續HA模組可以包含一子模組諸如HA框架模組(標示為「HA框架」以求簡明)。儲存功能模組可以包含某些子模組諸如卷管理器(Volume Manager)模組和資料減少模組(分別標示為「卷管理器」和「資料減少」以求簡明)，其中資料減少模組可以包含某些子模組諸如壓縮引擎(Compression Engine)模組和重複資料刪除引擎(Deduplication Engine)模組，可以分別稱為「壓縮引擎」和「重複資料刪除引擎」。儲存管理模組可以包含某些子模組諸如網絡(Web)用戶介面(User Interface, UI)模組、應用程式編程介面(Application Programming Interface, API)伺服器模組、請求代理(Request Broker)模組和資料庫模組(分別標示為「網絡UI」、「API伺服器」、「請求代理」和「資料庫」以求簡明)。上列模組的名稱分別指出其相關功能。為了便於理解，對某一模組諸如卷管理器模組、壓縮引擎模組、重複資料刪除引擎模組等而言，某些實施例中所提到的諮詢(consult)該模組的操作可包含對這個模組進行呼叫、查詢等操作以從它取得對應的處理結果，但本發明不限於此。
依據某些實施例，AFA伺服器100(例如，該現用節點，諸如節點100A和100B的其中之一)可用以從AFA伺服器100外部的客戶端裝置接收請求諸如寫入請求、讀取請求等，並分別因應這些請求來操作。
第5圖是依據本發明一實施例所繪示的一種用以進行一AFA伺服器諸如第1圖所示的AFA伺服器100的節點信息交換(node information exchange)管理的方法的一寫入控制方案的示意圖。該方法可以應用於第1圖所示的AFA伺服器100。為了更好地理解，節點100A和100B可以分別用來作為該現用節點和該待命節點，尤其分別扮演該現用節點和該待命節點的角色，但本發明不限於此。因應寫入請求，現用節點(例如節點100A和100B的其中之一，諸如在本實施例中的節點100A)可以利用寫入緩衝模組來接收對應於寫入請求的資料(例如4千位元組(kilobytes, KB)資料，可稱為「4KB資料」以求簡明)，並在步驟S01中將該資料寫入(例如緩衝)至其寫入緩衝器(例如該節點的DRAM)中，且於步驟S02中藉由NTB路徑將該資料諸如4KB資料鏡像到待命節點(例如節點100A和100B中的另一個，諸如在本實施例中的節點100B)，並且於步驟S03中對用戶的客戶端裝置發送與寫入請求相對應的一確認(acknowledgement, Ack)。由於資料已被鏡像到遠端側(例如在本實施例中的DRAM 120B)，所以鏡像的資料由待命節點(例如其寫入緩衝模組)所保護。
針對現用節點的後續操作，在步驟S04中，對於每一4KB資料查詢(query)，寫入緩衝模組可以使用卷管理器模組來為該資料獲取或分配(allocate)一儲存池邏輯區塊位址(storage pool logical block address, SLBA)。在步驟S05中，寫入緩衝模組可以諮詢重複資料刪除引擎以對該資料進行重複資料刪除功能。在步驟S06中，寫入緩衝模組可以諮詢壓縮引擎以對資料進行壓縮功能。在步驟S07中，當該DRAM(例如本實施例中的DRAM 120A)中的緩衝資料(例如待寫入的資料)的資料量達到預定臨界值時，例如，現用節點已經收集了N組壓縮資料，並且該N組壓縮資料的總資料量適合被儲存為一全條帶(full stripe)，現用節點可以利用快閃記體陣列模組將該N組壓縮資料(可以稱為N個壓縮資料以求簡明)聚合(aggregate)成該全條帶。舉例來說，該全條帶可以表示包含預定數量的組塊(chunk)(例如十二個組塊)的一條帶，其中這些組塊可以包含一第一預定數量的資料組塊(例如十個資料組塊)和一第二預定數量的奇偶校驗組塊(例如兩個奇偶校驗組塊)。在步驟S08中，在收集一個或多個條帶諸如一預定數量的條帶(例如：一個條帶、兩個條帶、三個條帶、四個條帶等例子中的任一者，可依據於該方法中的各種控制方案來決定)之後，現用節點可以利用寫入緩衝模組將陣列信息諸如一SLBA陣列(SLBA所組成的陣列)、一壓縮資料陣列(壓縮資料所組成的陣列)等(例如該SLBA陣列與該壓縮資料陣列所組成的一陣列：{SLBA陣列, 壓縮資料陣列})提交給快閃記憶體陣列模組(或儲存池模組)，以供編寫(尤其，寫入)該一個或多個條帶。在步驟S09中，快閃記憶體陣列模組可以對各個碟(例如，現用節點的SSD群組，諸如本實施例中的SSD群組12A)進行條帶寫入操作。舉例來說，由於該壓縮引擎已在步驟S06中進行了壓縮功能，因此4KB空間包含多個SLBA的各自的壓縮資料。
在進行如第5圖所示的步驟S01至S09的操作之後，現用節點可以將相關的管理信息發送到待命節點以更新待命節點中的管理信息，以使待命節點在需要時能夠替換現用節點以繼續為用戶提供AFA伺服器100的儲存服務。舉例來說，在步驟S10中，現用節點的卷管理器模組可以將卷管理器模組的重映射表同步(例如更新和發送)到待命節點記憶體(例如待命節點的記憶體)，以控制(例如產生、更新等)由卷管理器模組所管理的某些映射關係。在步驟S11中，現用節點的快閃記憶體陣列模組可以向待命節點快閃記憶體陣列(例如待命節點的快閃記憶體陣列模組)發出重映射表更新指令，以將快閃記憶體陣列模組的重映射表更新至待命節點記憶體(例如待命節點的記憶體)，以控制(例如產生、更新等)由快閃記憶體陣列模組所管理的某些映射關係。如上所述，現用節點能夠因應寫入請求來進行這些操作；現用節點還能夠因應讀取請求來進行相關操作以復原(recover)該資料，舉例來說，依據分別由卷管理器模組和快閃記憶體陣列模組所管理的映射關係，其中，在後續的某些實施例中將描述針對管理這些映射關係的某些實施細節。
如第5圖的上半部所示，藉助於軟體模擬，節點100A和100B中的任一節點(例如，每一節點)可以包含基於該多個節點中的另一個節點的一模擬永久記憶體(emulated persistent memory；也可以稱為PMem以求簡明)，其中PMem可以操作在NTB路徑上，且因此可被視為基於NTB的PMem。舉例來說，該任一節點諸如節點100A可以扮演現用節點的角色，而另一節點諸如節點100B可以扮演待命節點的角色。當現用節點的主電源的電源故障發生(例如節點100A和100B各自的主電源這兩者的電源故障都發生)時，現用節點可以將其DRAM中的現有信息(例如：緩衝資料、管理表等)刷新到內部非揮發性記憶體(Non-Volatile Memory簡稱NVM)儲存裝置(例如：現用節點的C2F SSD，諸如本實施例中的C2F SSD 122A)和PMem這兩者。尤其，由於這些節點中的每一節點都配備有自己的內部NVM儲存裝置和PMem，待命節點可以將其DRAM中的刷新自現用節點的現有信息(例如，刷新自現用節點的緩衝資料、管理表等)刷新到內部NVM儲存裝置(例如：待命節點的C2F SSD，諸如本實施例中的C2F SSD 122B)中。
對於現用節點，雖然基於NTB的PMem中的DRAM 120A和120B是揮發性記憶體，AFA伺服器100可以藉助於軟體模擬將基於NTB的PMem利用作為永久記憶體，這是因為在其寫入緩衝模組控制下操作的待命節點可以保護刷新自現用節點的任何現有信息。當發生電源故障時，現用節點可以將其DRAM中的現有信息刷新到內部NVM儲存裝置諸如符合M.2規範的多個NVM儲存裝置的其中之一當中，且藉由將現有信息通過NTB路徑發送到待命節點的DRAM，可以將其DRAM(現用節點本身的DRAM)中的現有信息刷新到PMem中。如此一來，待命節點可以將其DRAM中的現有信息刷新到其內部NVM儲存裝置(例如，符合M.2規範的多個NVM儲存裝置的其中之一)當中。
依據某些實施例，節點100A和100B可以從現用節點和待命節點的角色互相交換，並且可以進行如上所述的關於節點100B和100A的相對應的操作。為了簡明起見，於這些實施例中類似的內容在此不重複贅述。
依據某些實施例，在用AFA伺服器100來實現的高可用性(HA)架構中，兩個節點100A和100B諸如現用節點和待命節點可以彼此互動以藉由BMC路徑和NTB路徑交換節點信息。尤其，兩個節點100A和100B中的任一節點(例如，每一節點)可以包含安裝在主電路(例如，主電路板，具有某些硬體(HW)組件於其上，如第1圖所示的實施例和某些相關實施例中所述)上的一或多個儲存裝置，諸如包含NVM(例如快閃記憶體)的一或多個非揮發性記憶體(NVM)儲存裝置。在該一或多個NVM儲存裝置的NVM儲存裝置數量大於一的情況下，該一或多個NVM儲存裝置可以包含多個如上所述的NVM儲存裝置。例如，該一或多個NVM儲存裝置可以符合M.2規範，且可以被實現為這個節點的一或多個內部安裝的擴充卡，但本發明不限於此。另外，當發生電源故障時，該節點的AFA中的一或多個下層諸如SSD可能無法使用，該節點的主電路以及這個主電路的硬體組件(例如，處理器、DRAM、BMC、暫存器等)可以使用該主電路的備用電源(例如電池)作為其電源，且該節點(例如，在處理器上運行的軟體模組，例如程式模組112A或112B)可以進行一C2F操作以保存任何待保護的信息（或任何要保護的信息），諸如暫時儲存在該節點中的DRAM的緩衝資料等以及暫時儲存在該節點的暫存器電路的暫存器中的節點信息等，尤其將該任何待保護的信息存入該一或多個NVM儲存裝置中以避免資料丟失。例如，該節點的C2F SSD可以包含符合M.2規範的該一或多個NVM儲存裝置。
第6圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的一碟交換(disk switching)控制方案的示意圖。根據本實施例，兩個節點100A和100B可以分別被視為一主節點(master node)或一從屬節點(slave node)，其中，主節點可以代表兩個節點100A和100B中較靠近AFA伺服器100的電源的節點，而從屬節點可以代表兩個節點100A和100B中的另一個。例如，在預設情況下，主節點和從屬節點可以分別扮演現用節點和待命節點的角色。如第6圖所示，節點100A的儲存介面電路162A和164A以及節點100B的儲存介面電路162B和164B可以藉由名為PEX 9765的PCIe交換電路（PCIe switch circuit）來實現（標示為「PCIe交換機PEX 9765」以求簡明），且在本實施例中，背板電路100R可以由SSD背板來實現。這些PCIe交換電路中的任一PCIe交換電路也可以稱為9765以求簡明。
在兩個節點100A和100B中的任一節點（例如每一節點）中，運行著程式模組的處理器（例如，於第6圖中分別標示為「主節點（A）現用」及「從屬節點（B）待命」的這兩個區塊的其中之一）可以透過一或多個交換電路（例如這些PCIe交換電路中的一或多個）和一連接電路（例如SSD背板）以控制該AFA，而BMC可以透過該一或多個交換電路和該連接電路來自行控制該AFA。為了更好地理解，該AFA可以代表在AFA系統（例如，AFA軟體/程式模組諸如第3圖所示兩個節點100A和100B的對應節點的儲存控制模組）的控制下的SSD群組12A和12B中的某個SSD群組的SSD陣列。例如，在節點100A中，運行著程式模組112A的處理器110A（例如「主節點（A）現用」）可以透過其一或多個PCIe交換電路和該SSD背板來控制該AFA。對於另一例子來說，在節點100B中，運行著程式模組112B的處理器110B（例如「從屬節點（B）待命」）可以透過其一或多個PCIe交換電路和該SSD背板來控制該AFA。
依據某些實施例，兩個節點100A和100B中的任一節點(例如，每一節點)的BMC可以在軟體層(例如，軟體模組諸如連接器、HW/主機板管理器等)的控制下操作，以在需要時存取上述暫存器中的任何暫存器(例如，讀取或寫入一節點信息)。
舉例來說，可以用一變遷圖來說明角色和狀態的轉變，其中狀態可以藉由該BMC路徑同步，且資料及狀態可以藉由NTB路徑同步。該節點信息可以包含監控信息(例如狀態)，且該節點可以將該監控信息分類為多個類型，以分別進行對應於該多個類型的操作(例如，針對類型A進行輸出警告、針對類型B進行C2F操作、針對類型C進行觸發故障轉移、針對類型D進行設定獨立運轉等)。舉例來說，該監控信息(例如狀態)可以包含經由該節點中(例如主電路中)的感測器/檢測器所檢測到的狀態。為了更好地理解，某些用語諸如UI、DB、SMIStor、PSU、Pmem、FA以及SDR可以分別代表用戶界面（例如，UI軟體/程式模組諸如第4圖右上方所示的Web UI模組）、資料庫(Database，可簡稱DB)（例如DB軟體/程式模組諸如第4圖右上方所示的資料庫模組）、AFA系統（例如AFA軟體/程式模組諸如第3圖所示節點100A和100B中的對應節點的儲存控制模組），電源供應單元(Power Supply Unit)（例如第1圖所示實施例的上述至少一個主電源）、永久記憶體(Persistent memory，可簡稱Pmem)（例如Pmem軟體/程式模組諸如第4圖左側的中間所示的永久記憶體、第5圖的上半部所示的基於NTB的PMem等）、快閃記憶體陣列(Flash Array，可簡稱FA)（例如，FA軟體/程式模組諸如在第4圖的左下方所示的快閃記憶體陣列模組）以及感測器資料記錄(Sensor Data Record)（例如，從節點中的感測器/檢測器所取得的感測器資料的一或多個記錄）。舉例來說，該DB可以記錄可供該UI使用的用戶動作信息(例如用戶動作的歷史信息)。另外，某些軟體組件(諸如資源)可包含硬體(HW)管理器等。在這些資源的動作中，動作「降級」(demote)可釋放或放棄現用節點的角色，而動作「升級」(promote)可將節點的角色從待命(例如待命節點)更改為現用(例如現用節點)。
第7圖是依據本發明一實施例所繪示的用於進行該AFA伺服器的節點信息交換管理的方法的一角色信息交換(role information exchange)控制方案的示意圖。在軟體層(例如軟體模組諸如HA框架模組等)的控制下，兩個節點100A和100B中的任一節點(例如每一節點)可以被配置為依據該角色信息交換控制方案來交換角色信息。舉例來說，兩個節點100A和100B可以藉由上述至少兩個通信路徑諸如在第1圖中所示的NTB通信電路140A和140B之間的NTB路徑(在第1圖和第7圖中標示為「NTB」以求簡明)以及在第1圖中所示的BMC 150A和150B之間的BMC路徑來交換角色信息。在第7圖中未繪示某些硬體組件(諸如NTB通信電路140A和140B以及BMC 150A和150B)以求簡明。
如第7圖所示，在節點100A的處理器110A上運行的程式模組112A可以包含一連接器模組(標示為「連接器」以求簡明)用以控制針對兩個節點100A和100B之間的連接的一部分操作，且在節點100B的處理器110B上運行的程式模組112B可以包含一連接器模組(標示為「連接器」以求簡明)用以控制針對兩個節點100A和100B之間的連接的另一部分操作，其中兩個節點100A和100B的各自的連接器模組中的每一連接器模組可以包含多個子模組，例如一NTB通道模組、一BMC伺服器模組以及一BMC客戶端模組(標示為「NTB通道」、「BMC伺服器」以及「BMC 客戶端」以求簡明)。舉例來說，節點100A的連接器模組可以控制NTB通信電路140A藉由NTB路徑與NTB通信電路140B通信，且節點100B的連接器模組可以控制NTB通信電路140B藉由NTB路徑與NTB通信電路140A進行通信，就如對應於該NTB路徑的某些角色信息交換路徑(例如，節點100A的NTB通道模組和NTB路徑之間的角色信息交換路徑以及節點100B的NTB通道模組和NTB路徑之間的角色信息交換路徑)所展示。如此一來，兩個節點100A和100B可用以藉由NTB路徑交換角色信息(例如，指出節點100A角色的信息和指出節點100B角色的信息)。
在節點100A的處理器110A上運行的程式模組112A可以進一步包含另一個程式模組，諸如其HW管理器模組(在第7圖中所示的節點100A中標示為「HW管理器」以求簡明)用以控制某些HW組件諸如節點100A的BMC 150A、暫存器電路152A等，而在節點100B的處理器110B上運行的程式模組112B可以進一步包含另一個程式模組，諸如其HW管理器模組(在第7圖中所示的節點100B中標示為「HW管理器」以求簡明)用以控制某些HW組件諸如節點100B的BMC 150B、暫存器電路152B等。舉例來說，節點100A的BMC伺服器模組可以藉由節點100A的HW管理器模組控制BMC 150A，以寫入節點100B的暫存器電路152B的至少一暫存器(例如8位元暫存器)，就如針對暫存器寫入的某些角色信息交換路徑(例如，節點100A的BMC伺服器模組和HW管理器模組之間的角色信息交換路徑以及節點100A的HW管理器模組和節點100B的8位元暫存器之間的角色信息交換路徑)所展示。相似地，節點100B的BMC伺服器模組可以藉由節點100B的HW管理器模組控制BMC 150B，以寫入節點100A的暫存器電路152A的至少一暫存器(例如8位元暫存器)，就如針對暫存器寫入的某些角色信息交換路徑(例如，節點100B的BMC伺服器模組和HW管理器模組之間的角色信息交換路徑以及節點100B的HW管理器模組和節點100A的8位元暫存器之間的角色信息交換路徑)所展示。另外，節點100A的BMC客戶端模組可以藉由節點100A的HW管理器模組控制BMC 150A，以讀取節點100A的暫存器電路152A的上述至少一暫存器(例如8位元暫存器)，尤其是當需要時對其進行清除，就如針對暫存器讀取和清除的某些角色信息交換路徑(例如，節點100A的BMC客戶端模組與HW管理器模組之間的角色信息交換路徑以及節點100A的HW管理器模組與8位元暫存器之間的角色信息交換路徑)所展示。相似地，節點100B的BMC客戶端模組可以藉由節點100B的HW管理器模組控制BMC 150B，以讀取節點100B的暫存器電路152B的上述至少一暫存器(例如8位元暫存器)，尤其是當需要時對其進行清除，就如針對暫存器讀取和清除的某些角色信息交換路徑(例如，節點100B的BMC客戶端模組與HW管理器模組之間的角色信息交換路徑以及節點100B的HW管理器模組與8位元暫存器之間的角色信息交換路徑)所展示。
當決定了節點100A的角色時，節點100A可以藉由上述至少二通信路徑(例如，NTB路徑和BMC路徑)中的任一條路徑將指出節點100A的角色的信息發送到節點100B，例如使用對應於NTB路徑的角色信息交換路徑及/或使用針對暫存器寫入的對應的角色信息交換路徑以及針對暫存器讀取和清除的對應的角色信息交換路徑，以將節點100A的角色通知節點100B。相似地，當決定了節點100B的角色時，節點100B可以藉由上述至少二通信路徑(例如，NTB路徑和BMC路徑)中的任一條路徑將指出節點100B的角色的信息發送到節點100A，例如使用對應於NTB路徑的角色信息交換路徑及/或使用針對暫存器寫入的對應的角色信息交換路徑以及針對暫存器讀取和清除的對應的角色信息交換路徑，以將節點100B的角色通知節點100A。如此一來，兩個節點100A和100B可以被配置成藉由BMC路徑交換角色信息(例如，指出節點100A角色的信息和指出節點100B角色的信息)。
依據某些實施例，兩個節點100A和100B的其中之一可用以決定兩個節點100A和100B中的另一個節點的角色。在這種情況下，當決定節點100B的角色時，節點100A可以藉由上述至少二通信路徑(例如，NTB路徑和BMC路徑)中的任何一條路徑將指出節點100B角色的信息發送給節點100B，例如使用對應於NTB路徑的角色信息交換路徑及/或使用針對暫存器寫入的對應的角色信息交換路徑以及針對暫存器讀取和清除的對應的角色信息交換路徑，以將節點100B的角色通知節點100B。相似地，當決定節點100A的角色時，節點100B可以藉由上述至少二通信路徑(例如，NTB路徑和BMC路徑)中的任何一條路徑將指出節點100A角色的信息發送給節點100A，例如使用對應於NTB路徑的角色信息交換路徑及/或使用針對暫存器寫入的對應的角色信息交換路徑以及針對暫存器讀取和清除的對應的角色信息交換路徑，以將節點100A的角色通知節點100A。如此一來，兩個節點100A和100B可被配置成藉由BMC路徑交換角色信息(例如，指出節點100A角色的信息和指出節點100B角色的信息)。
依據某些實施例，如果發生角色衝突，則兩個節點100A和100B中的至少一節點可以利用該UI來輸出一或多個提示以引導用戶手動設定兩個節點100A和100B的各自的角色。 表1
現用 待命
狀態 描述 狀態 描述
運行 系統正常 運行 系統正常
獨立運轉 僅現用節點服務可用 不同步 保留舊資料。需要從現用同步
停止 停止提供服務 異常 發生故障。無法提供服務
降級 發生故障。開始進行故障轉移 升級 接管服務
C2F 將記憶體資料複製到快閃(M.2) C2F 將記憶體資料複製到快閃(M.2)
表1展示針對兩個節點100A和100B中的任一節點的角色和狀態的某些例子以及有關的描述，其中現用和待命可以分別表示現用節點的角色和待命節點的角色。當該節點正在扮演現用節點的角色時，該節點的狀態的例子可以包含(但不限於)：運行狀態，其中現用節點的系統正常且正確地運行；獨立運轉狀態，其中僅現用節點服務(就是現用節點的服務)可用；停止狀態，其中現用節點的服務正停止；降級狀態，其中當現用節點發生故障時，現用節點開始進行故障轉移以釋放現用節點的角色；以及C2F狀態，其中於現用節點正在進行一C2F操作諸如上述的C2F操作，以將記憶體資料(例如現用節點的DRAM中的資料)複製到現用節點中的符合M.2規範的該一或多個NVM儲存裝置(例如快閃記憶體)（標示為「快閃(M.2)」以更好理解）。當該節點正在扮演待命節點的角色時，該節點的狀態的例子可以包含(但不限於)：運行狀態，其中待命節點的系統正常且正確地運行；不同步(Out of Sync)狀態，其中待命節點僅保留現用節點的舊資料，並且需要從現用節點同步現用節點的最新資料(例如，最新版本的資料)以使儲存在待命節點中的資料等於現用節點中儲存的最新資料；異常狀態，其中當待命節點發生故障時，該待命節點無法提供任何服務(例如，將最新資料從現用節點同步到待命節點的服務)；升級狀態，其中待命節點接管服務以改變其角色；以及C2F狀態，其中於待命節點正在進行一C2F操作諸如上述的C2F操作，以將記憶體資料(例如待命節點的DRAM中的資料)複製到待命節點中的符合M.2規範的該一或多個NVM儲存裝置(例如快閃記憶體)（標示為「快閃(M.2)」以更好理解）。
第8圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的一角色及狀態轉變控制方案的示意圖。在軟體層（例如，軟體模組諸如HA框架模組等）的控制下，兩個節點100A和100B的任一節點（例如每一節點）可用以依據該角色及狀態轉變控制方案進行角色及狀態轉變控制。
在步驟S40中，該節點可以進行初始化（例如該節點的系統的初始化）。
在步驟S41A中，在該節點的角色已被定義為現用節點之後，該節點可以進行現用初始化（例如與現用節點的角色有關的初始化）。
在步驟S41B中，在該節點的角色已被定義為待命節點之後，該節點可以進行待命初始化（例如與待命節點的角色有關的初始化）。
在步驟S42A中，在該節點諸如現用節點已被初始化之後，該節點可以在現用節點的角色的獨立運轉(standalone)狀態中來操作（標示為「現用獨立運轉」以求簡明）。
在步驟S42B中，在該節點諸如待命節點已被初始化之後，該節點可以在待命節點的角色的不同步(Out of Sync)狀態下進行操作(標示為「待命不同步」以求簡明)，這是由於此時待命節點可能與現用節點不同步(標示為「待命已不同步」以求簡明)。
在步驟S43A中，當該節點諸如現用節點已將儲存在現用節點中的最新資料同步到待命節點時，該節點諸如現用節點可以在現用節點的角色的運行狀態下進行操作(標示為「現用運行」以求簡明)。例如，當該節點諸如現用節點不能將儲存在現用節點中的最新資料同步到待命節點時，進入步驟S42A。
在步驟S43B中，當該節點諸如待命節點已同步來自現用節點的最新資料以使儲存在待命節點中的資料等於儲存在現用節點中的最新資料時，該節點可以在待命節點的角色的運行狀態下進行操作(標示為「待命運行」以求簡明)。例如，當待命節點變得相對於現用節點不同步時(標示為「待命已不同步」以求簡明)，進入步驟S42B。
在步驟S44A中，當該節點諸如現用節點檢測到其故障時，該節點可以在現用節點的角色的降級狀態進行操作(標示為「現用降級」以求簡明)。
在步驟S44B中，當檢測到現用節點發生故障(標示為「現用故障」以求簡明)時，該節點諸如待命節點可以在待命節點的角色的升級狀態(標示為「待命升級」以求簡明)進行操作。如第8圖所示，從步驟S44B指向步驟S43A的箭頭指出，當該節點諸如待命節點將其角色更改為現用節點的角色時(標示為「角色更改為現用」以求簡明)，這個節點變為兩個節點100A和100B中最新的現用節點。
在步驟S45A中，當該節點諸如現用節點停止工作時(例如，該節點可以停止其HA框架模組)，該節點可以進入現用節點的角色的停止狀態(標示為「現用停止」以求簡明)，其中該節點停止其服務。然後該節點可以自動重新啟動。
在步驟S45B中，當該節點諸如待命節點停止工作時(例如，該節點可以停止其HA框架模組)，該節點可以進入待命節點的角色的停止狀態(標示為「待命停止」以求簡明)，其中該節點停止其服務。然後該節點可以自動重新啟動。
在步驟S46中，當該節點諸如待命節點檢測到其故障時，該節點可以在待命節點的角色的異常狀態下進行操作(標示為「待命異常」以求簡明)。舉例來說，如果該節點諸如待命節點停止工作(例如，該節點可以停止其HA框架模組)，進入步驟S45B；否則，進入步驟S42B。
依據某些實施例，兩個節點100A和100B中的任一節點(例如每一節點)可被配置成依據第8圖所示的工作流程來監控該節點的狀態，尤其，對該節點的多個類型的資源進行資源管理。為了便於理解，HA框架模組所管理的任何組件(例如軟體組件)可被稱為資源。可應用於資源的動作的例子包含(但不限於)：開始（例如啟用(enable)）、停止（例如禁用(disable)）、降級(例如使資源變為非現用狀態；尤其，對於該節點的整體來說，釋放或放棄現用節點的角色)、升級(例如使資源變為現用；尤其，對於該節點的整體來說，將其角色從待命更改為現用)、C2F (例如進行C2F操作)、設定獨立運轉(例如將該節點諸如現用節點設定為向用戶提供服務，而不將儲存在現用節點中的最新資料同步/複製到待命節點)以及取消獨立運轉(例如，將該節點諸如現用節點設定為向用戶提供服務，且同時能夠將現用節點中儲存的最新資料同步/複製到待命節點)。
依據某些實施例，在用AFA伺服器100實現的HA架構中，兩個節點100A和100B（諸如現用節點和待命節點）可以透過上述至少二通信路徑的至少一部分（例如一部分或全部）諸如該BMC路徑和該NTB路徑，來彼此互動以交換節點信息（例如，角色信息、所監視的信息等）。例如，該BMC路徑可以用兩個節點100A和100B的各自的BMC 150A和150B之間的積體電路間（Inter-Integrated Circuit，簡稱I2 C）連接（例如，I2 C總線）來實現。兩個節點100A和100B的任一節點（例如每一節點）的BMC可以自己操作，並且還可以在該節點的軟體層（例如，軟體模組諸如連接器(connector)等）的控制下操作，尤其，可以存取（例如讀取或寫入）這個節點的該暫存器電路的該至少一暫存器（例如8位元暫存器），並且透過該BMC路徑和該另一個節點的BMC來存取該另一個節點的該暫存器電路的該至少一暫存器（例如8位元暫存器）。兩個節點100A和100B的各自的暫存器可以儲存節點信息（例如，角色信息、所監視的信息等），以供兩個節點100A和100B中的一個或多個進一步使用。
由於兩個節點100A和100B的任一節點（例如每一節點）的BMC能夠獨立運行，因此當在該節點上運行的程式模組中的操作系統（operating system，簡稱OS）變得異常（例如，故障）時，兩個節點100A和100B可以藉由使用兩個BMC 150A和150B來透過該BMC路徑交換節點信息。例如，在由於OS崩潰(crash)而導致該NTB路徑變得不可用的情況下，兩個BMC 150A和150B可以分別繼續為兩個節點100A和100B工作，以解決這個問題（例如，藉由進行一系列預定操作），其中，在兩個節點100A和100B的各自的硬體層中的兩個BMC 150A和150B之間的該BMC路徑仍然有效。另外，該BMC路徑和該NTB路徑都在AFA伺服器100內實現，且因此是穩健的(robust)。針對兩個節點100A和100B之間的通信，不需要使用任何外部電纜諸如在AFA伺服器100外部的網路電纜將兩個節點100A和100B彼此耦接。
第9圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的一節點信息交換控制方案的示意圖。與第7圖所示的架構相比，在本實施例中還進一步繪示了某些實施細節諸如兩個BMC 150A和150B、以該I2 C連接諸如該I2 C總線的方式來實現的該BMC路徑、兩個BMC 150A和150B與8位元暫存器之間的連接、以及在該NTB路徑上實現的兩個額外的儲存單元，其中，角色信息交換路徑、針對暫存器寫入的角色信息交換路徑、以及針對暫存器讀取與清除的角色信息交換路徑也可以稱為節點信息交換路徑、針對暫存器寫入的節點信息交換路徑、以及針對暫存器讀取與清除的節點信息交換路徑，這是因為角色信息可以是節點信息的多個例子的其中之一。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
如第9圖所示，用於透過該BMC路徑在兩個節點100A和100B之間交換節點信息的兩個暫存器（例如，BMC 150A和150B所使用的兩個暫存器）可以是8位元暫存器（例如1位元組暫存器），並且，用於透過該NTB路徑在兩個節點100A和100B之間交換節點信息的兩個額外的儲存單元（例如，兩個節點100A和100B的各自的處理器110A和110B所使用的兩個額外的儲存單元）可以是8位元組記憶體，但是本發明不限於此。例如，兩個節點100A和100B的各自的8位元組記憶體可以用兩個節點100A和100B的各自的DRAM 120A和120B的各自的局部儲存區(partial storage region)來實現。在某些例子中，這兩個暫存器的各自的大小及/或這兩個額外的儲存單元的各自的大小可予以變化。 表2
角色 狀態 十進制 二進制 描述
- - 0 0000 在系統運行以前
現用 初始化 1 0001 現用節點正在初始化
現用 運行 2 0010 現用節點正在正常地運行
現用 停止 3 0011 現用節點正在停止以終止運作
現用 獨立運轉 4 0100 現用節點無法和待命節點聯繫
現用 降級 5 0101 現用節點降級至待命
待命 初始化 6 0110 待命節點正在初始化
待命 運行 7 0111 待命節點正在正常地運行
待命 停止 8 1000 待命節點正在停止以終止運作
待命 升級 9 1001 待命節點升級至現用
待命 異常 10 1010 待命節點是異常的，且無法在這個狀態中接管(takeover)
無 初始化 11 1011 系統初始化；它尚未決定角色
待命 不同步 12 1100 待命節點是不同步的，等待現用節點同步資料，且無法在這個狀態中接管
現用 停止好了(簡稱OK) 13 1101 現用節點已成功地停止
現用 停止失敗 14 1110 現用節點已不成功地(unsuccessfully)停止
- - 15 1111  
表2展示了針對兩個節點100A和100B中的任一節點的與角色和狀態有關的編碼的某些例子以及相關的描述，其中欄位「角色 」中所示的「現用」和「待命」可以分別代表現用節點的角色和待命節點的角色。該節點可對節點信息進行編碼以產生編碼結果諸如二進制代碼(binary code)，並將該編碼結果諸如該二進制代碼儲存在兩個節點100A和100B中的一個或多個節點的一個或多個儲存單元中以供進一步參考，尤其，將節點信息儲存在用於透過該BMC路徑在兩個節點100A和100B之間交換節點信息的那兩個暫存器中的一個或多個暫存器中，並且將節點信息儲存在用於透過該NTB路徑在兩個節點100A和100B之間交換節點信息的那兩個額外的儲存單元中的一個或多個額外的儲存單元中。例如，兩個節點100A和100B中的每一節點的節點信息可以用具有四個位元的該二進制代碼來表示（例如，表2的欄位「二進制 」中所示的多個候選二進制代碼{0000, 0001, …., 1111}，其分別具有表2的欄位「十進制 」中所示的等效的十進制值{0, 1, …., 15}）。
該二進制代碼可以等於表2中列出的多個候選二進制代碼{0000, 0001, …., 1111}的其中之一。為了更好地理解，候選二進制代碼0000可以指出在該AFA系統運行之前的狀態（例如，在開始第8圖所示的工作流程之前），其中欄位「角色 」和「狀態 」中的符號「-」可以表示「不用在意」(Don’t Care)；候選二進制代碼{0001, 0010, …., 0101}可以分別指出現用節點的角色的初始化狀態、運行狀態、停止狀態、獨立運轉狀態和降級狀態，如步驟S41A、S43A、S45A、S42A和S44A中所述；候選二進制代碼{0110, 0111, …., 1010}可以分別指出待命節點的角色的初始化狀態、運行狀態、停止狀態、升級狀態和異常狀態，如步驟S41B、S43B、S45B、S44B和S46中所述；候選二進制代碼1011可以指出該AFA系統的初始化狀態，其中該AFA系統尚未確定該節點的角色（於表2中標示為「無」）；候選二進制代碼1100可以指出待命節點的角色的不同步狀態，如步驟S42B中所述；候選二進制代碼{1101, 1110}可以分別指出現用節點的角色的停止OK狀態和停止失敗狀態，其中，停止OK狀態可以表示現用節點已經在步驟S45A中成功地停止（例如，節點已準備好重新啟動而不會引起任何問題），而停止失敗狀態可以表示現用節點已經在步驟S45A中不成功地停止（例如，雖然該節點可以自動地重新啟動，但該節點可以因應該二進制代碼等於候選二進制代碼1110來觸發一個或多個錯誤處置程序）；以及候選二進制代碼1111可被視為一預留的(reserved)候選二進制代碼。
例如，上述兩個暫存器（例如8位元暫存器）中的每一暫存器可以被配置為儲存兩個節點100A和100B的各自的節點信息，並且上述兩個額外的儲存單元（例如8位元組記憶體）中的每一額外的儲存單元可以被配置為儲存兩個節點100A和100B的各自的節點信息以及緩衝資料，這是因為這兩個額外的儲存單元典型地具有比這兩個暫存器的儲存容量更大的儲存容量，但是本發明不限於此。在典型的情況下，並不需要使這兩個暫存器中的每一暫存器以及這兩個額外的儲存單元中的每一額外的儲存單元都儲存兩個節點100A和100B的各自的節點信息。例如，兩個節點100A和100B的任一節點（例如每一節點）可以透過該BMC路徑將該任一節點的節點信息寫入至一遠端節點（例如，兩個節點100A和100B中的另一個節點）的暫存器（例如8位元暫存器），以供該遠端節點讀取；以及該遠端節點可以透過該BMC路徑將該遠端節點的節點信息寫入至該任一節點的暫存器（例如8位元暫存器），以供該任一節點讀取。又例如，兩個節點100A和100B的該任一節點（例如每一節點）可以將該任一節點的節點信息寫入至該任一節點的暫存器（例如8位元暫存器），以供該遠端節點透過該BMC路徑讀取；以及該遠端節點可以將該遠端節點的節點信息寫入至該遠端節點的暫存器（例如8位元暫存器），以供該任一節點透過該BMC路徑讀取。依據某些實施例，該二進制代碼的位元數(bit count)可予以變化，並且這兩個暫存器的各自的大小可以相應地變化，以支持針對節點信息的儲存需求。
該AFA伺服器100可以交換節點信息（例如，用該二進制代碼來表示的節點信息）以維護該HA架構並且保證其正確的HA控制，其中兩個節點100A和100B的任一節點（例如每一節點）可以產生並更新其節點信息以指出其角色以及其狀態諸如該節點是否健康、該節點是否還活著、是否發生任何故障等，尤其，產生節點信息的最新版本以供指出該節點的最新角色和最新狀態，以容許該遠端節點根據節點信息適應性地操作。尤其，AFA伺服器100配備有前述的至少二通信路徑，諸如該BMC路徑和該NTB路徑，並且它們全部藉由使用在AFA伺服器100的外殼內的內部連接來實現，而不是藉由使用在AFA伺服器100的外殼以外的任何外部電纜來實現。此外，當兩個節點100A和100B的其中之一的任何OS崩潰發生時，伺服器100能夠透過該BMC路徑交換節點信息，這是因為兩個BMC 150A和150B可以繼續為兩個節點100A和100B工作，而不受該OS崩潰的影響。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
為了更好地理解，假設P1、P2和P3分別代表該NTB路徑發生故障的機率、該BMC路徑發生故障的機率以及兩個節點100A和100B中的一個節點發生故障的機率，其中P1、P2和P3為正值並且典型地遠小於1。由於兩個BMC 150A和150B以及該BMC路徑不受該OS崩潰的影響，所以在典型的情況下，P2 ＜ P1，並且該NTB路徑、該BMC路徑以及兩個節點100A和100B中的這個節點都發生故障的總機率(P1 * P2 * P3)典型地遠小於P1、P2和P3中的任何一個，且因此可以被視為幾乎達到零。例如，當該NTB路徑發生故障（例如由於該OS崩潰）時，AFA伺服器100（例如兩個節點100A和100B）可以通過該BMC路徑交換節點信息，以根據該節點信息正確地控制該HA架構，來持續地提供服務給AFA伺服器100的用戶。當該NTB路徑和該BMC路徑均發生故障時，兩個節點100A和100B中的每一節點可以決定它自己的角色和狀態（例如，對應於表2所示的表內容中的某一列(row)之角色和狀態）並且對應地操作，舉例來說，根據第8圖所示的工作流程來相應地操作，所以AFA伺服器100仍可以繼續向用戶提供服務。當該NTB路徑、該BMC路徑以及兩個節點100A和100B中的這個節點都發生故障時，兩個節點100A和100B當中的還活著的剩餘的節點可以決定它自己的角色和狀態（例如，對應於表2所示的表內容中的某一列之角色和狀態）並且對應地操作，舉例來說，根據第8圖所示的工作流程來相應地操作，所以AFA伺服器100仍可以繼續向用戶提供服務。因此，AFA伺服器100可以在各種情況下正確地控制該HA架構，以維持AFA伺服器100的真實HA（例如，非常高的可用性）。
依據某些實施例，在兩個節點100A和100B依據默認設定分別扮演現用節點的角色和待命節點的角色、並且這些節點的其中之一諸如節點100A發生故障且因此節點100B變為最新的現用節點的情況下，當AFA伺服器100的製造商的現場應用工程師（field application engineer, FAE）成功地修復節點100A時（例如，藉由用新的節點替換節點100A、或用新的可拆卸組件替換節點100A中的一可拆卸組件），節點100A可以透過節點信息交換來取得節點100B的節點信息，以確定節點100B正在扮演現用節點的角色，且因此在這個時刻將節點100A的角色確定為最新的待命節點。在兩個節點100A和100B依據默認設定分別扮演現用節點的角色和待命節點的角色、並且這些節點的其中之一諸如節點100B發生故障且因此節點100A是處於現用節點的角色的獨立運轉狀態中的情況下，當該現場應用工程師成功地修復節點100B時（例如，藉由用新的節點替換節點100B、或用新的可拆卸組件替換節點100B中的一可拆卸組件），節點100B可以透過節點信息交換來取得節點100A的節點信息，以確定節點100A正在扮演現用節點的角色，且因此在這個時刻將節點100B的角色確定為最新的待命節點。為了簡明起見，於這些實施例中類似的內容在此不重複贅述。
第10圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的一基於鎖定的(lock-based)節點信息交換控制方案的示意圖。在兩個節點100A和100B的各自的8位元暫存器的任一8位元暫存器（例如每一8位元暫存器）的八個位元{bit(7), bit(6), …, bit(0)}中，AFA伺服器100可以利用某一個位元（例如最高位元bit(7)）作為一鎖定位元(lock bit)，並可以利用一組位元（例如較低的四個位元{bit(3), bit(2), bit(1), bit(0)}作為該二進制代碼的二進制代碼位元，其中最高位元bit(7)和最低位元bit(0)可以分別被視為最高有效位元（Most Significant Bit, MSB）和最低有效位元（Least Significant Bit, LSB），但是本發明不限於此。針對該鎖定位元諸如最高位元bit(7)，如果bit(7) = 0，則只有遠端側（例如，異於該任一8位元暫存器所屬的節點的某一節點）可以存取該任一8位元暫存器，其中bit(7) = 0始終為真(true)表示發生了該遠端側的遠端崩潰（例如OS崩潰）；否則，如果bit(7) = 1，則只有本地側（例如，該任一8位元暫存器所屬的節點）可以存取該任一8位元暫存器，其中bit(7) = 1始終為真表示發生了該本地側的本地崩潰（例如OS崩潰）。舉例來說，當該任一8位元暫存器是該任一節點的8位元暫存器時，該本地側和該遠端側分別代表該任一節點和該遠端節點。又例如，當該任一8位元暫存器是該遠端節點的8位元暫存器時，該本地側和該遠端側分別代表該遠端節點和該任一節點。
為了更好地理解，假設在兩個節點100A和100B之間的節點信息交換的期間，節點100B正在嘗試透過該BMC路徑獲取節點100A的節點信息。例如，節點100B（例如，在其上運行的BMC客戶端模組）可以使用一默認值諸如00000000來初始化（例如，重置或清除）節點100B的8位元暫存器，以使得{bit(7), bit(6), …, bit(0)} = 00000000。之後，AFA伺服器100可以進行一系列操作，如以下所示： (1) 節點100A（例如，在其上運行的BMC伺服器模組）可以讀取節點100B的8位元暫存器來檢查鎖定位元，例如最高位元bit(7)，並且確定bit(7) = 0，這指出可以進行寫入操作； (2) 節點100B（例如，在其上運行的BMC客戶端模組）可以讀取節點100B的8位元暫存器以檢查鎖定位元，例如最高位元bit(7)，並且確定bit(7) = 0，且因此確定發生了這個讀取的失敗，其中鎖定位元諸如最高位元bit(7)的沒有改變指出節點100A尚未寫入節點100B的8位元暫存器，所以節點100B（例如，在其上運行的BMC客戶端模組）還沒有獲取節點100A的該節點信息，諸如該節點信息的一第一版本； (3) 節點100A（例如，在其上運行的BMC伺服器模組）可以寫入節點100B的8位元暫存器，尤其，將節點100A的該節點信息（例如，該節點信息的該第一版本）保存(save)到節點100B的8位元暫存器，並且設定bit(7) = 1； (4) 節點100A（例如，在其上運行的BMC伺服器模組）可以讀取節點100B的8位元暫存器以檢查鎖定位元，例如最高位元bit(7)，並且確定bit(7) = 1，且因此確定發生了嘗試進行下一次寫入的失敗，其中鎖定位元諸如最高位元bit(7)的沒有改變指出節點100B尚未讀取該節點信息，諸如該節點信息的該第一版本； (5) 節點100B（例如，在其上運行的BMC客戶端模組）可以讀取節點100B的8位元暫存器以檢查鎖定位元，例如最高位元bit(7)，並且確定bit(7) = 1，且因此取得該節點信息，諸如該節點信息的該第一版本； (6) 節點100B（例如，在其上運行的BMC客戶端模組）可以使用該默認值諸如00000000來清除節點100B的8位元暫存器，以使得{bit(7), bit(6), …, bit(0)} = 00000000； 但是本發明不限於此。舉例來說，兩個節點100A和100B可以在上列操作中被交換，並且如第10圖所示的關聯的節點信息交換路徑可以相對於兩個節點100A和100B之間的假想的垂直線而被鏡像（例如，從左側到右側、或從右側到左側）。在兩個節點100A和100B之間的節點信息交換的期間，節點100A可以嘗試以類似的方式透過該BMC路徑取得節點100B的節點信息。
依據某些實施例，兩個節點100A和100B的任一節點（例如每一節點）可以檢測到：該遠端節點的分別從不同路徑取得的狀態，諸如從該NTB路徑取得的節點信息所指出的（該遠端節點的）狀態、以及從該BMC路徑取得的節點信息所指出的（該遠端節點的）狀態，彼此不一致。在這種情況下，該節點可以根據針對該NTB路徑和該BMC路徑的某些監控結果，判斷該NTB路徑是正常還是異常、以及該BMC路徑是正常還是異常，以根據至少一預定規則從多個預定操作選擇至少一對應的操作以作為要進行的後續操作。例如，如果這些監控結果指出該NTB路徑和該BMC路徑均正常，則該節點可以再次交換節點信息；如果這些監控結果指出該NTB路徑異常且該BMC路徑正常，則該節點可以信任並且使用從該BMC路徑取得的節點信息所指出的（該遠端節點的）狀態；如果這些監控結果指出該NTB路徑正常且該BMC路徑異常，則該節點可以信任並且使用從該NTB路徑取得的節點信息所指出的（該遠端節點的）狀態；以及如果這些監控結果指出該NTB路徑和該BMC路徑均異常，這可以被視為一裂腦狀況(Split-Brain condition)，則該節點可以進行裂腦處理。針對該裂腦處理，當該節點正在扮演待命節點的角色時，該節點可以自行關閉；以及當該節點正在扮演現用節點的角色時，該節點可以進入現用節點的角色的獨立運轉狀態。
針對該裂腦狀況和一單節點OS崩潰狀況(One-Node-OS-Crash condition)（其中發生了兩個節點100A和100B的其中之一的OS崩潰）的某些討論可以描述如下： (1) 在針對該裂腦狀況的情況(Case)#1中，發生NTB斷開連接（例如，由於物理損壞、OS問題等，該NTB路徑是不可使用的），並且，以第10圖所示的架構為例，節點100B不能讀取本地暫存器（例如，節點100B的8位元暫存器）並且不能寫入（或讀取）遠端暫存器（例如，節點100A的8位元暫存器）； (2) 在針對該裂腦狀況的情況#2中，發生NTB斷開連接（例如，由於物理損壞、OS問題等，該NTB路徑是不可使用的），並且，以第10圖所示的架構為例，節點100B可以讀取本地暫存器（例如，節點100B的8位元暫存器），但是本地暫存器的鎖定位元始終為0，並且節點100B不能寫入（或讀取）遠端暫存器（例如，節點100A的8位元暫存器）； (3) 在針對該單節點OS崩潰狀況的情況#3中，發生NTB斷開連接（例如，由於物理損壞、OS問題等，該NTB路徑是不可使用的），並且，以第10圖所示的架構為例，節點100B可以讀取本地暫存器（例如，節點100B的8位元暫存器），但是本地暫存器的鎖定位元始終為0，並且節點100B可以 寫入遠端暫存器（例如，節點100A的8位元暫存器），但是遠端暫存器的鎖定位元始終為1； 其中，AFA伺服器100很難遇到該裂腦狀況（例如，情況#1和#2），這是因為該BMC路徑相當穩健。根據針對AFA伺服器100的某些實驗，該裂腦狀況永遠不會發生。
第11圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的流程圖。兩個節點100A和100B的任一節點（例如每一節點）可以透過該至少二通信路徑的至少一部分（例如一部分或全部）進行節點信息交換，其中該至少二通信路徑中的任何一個可以被視為該至少二通信路徑中的另一個的備用通信路徑。例如，該任一節點的節點信息指出該任一節點在該HA架構中的角色及狀態，以及該遠端節點的節點信息指出該遠端節點在該HA架構中的角色及狀態。
在步驟S50中，該任一節點可以利用運行在該任一節點上的多個程式模組中的該硬體(HW)管理器模組來控制該任一節點的該硬體層中的多個硬體(HW)組件，以建立該任一節點和兩個節點100A和100B中的該遠端節點之間的該BMC路徑，其中該BMC路徑是建立於該任一節點的該BMC以及該遠端節點的一對應的BMC（例如，BMC 150A和150B）之間。
在步驟S51中，該任一節點和該遠端節點可以利用該至少二通信路徑來交換兩個節點100A和100B之各自的節點信息，以依據兩個節點100A和100B之所述各自的節點信息控制AFA伺服器100的該HA架構，來持續地提供服務給AFA伺服器100的用戶，其中該至少二通信路徑包含該NTB路徑以及該BMC路徑，並且該NTB路徑是建立於該任一節點的該NTB通信電路以及該遠端節點的一對應的NTB通信電路（例如，NTB通信電路140A和140B）之間。例如，兩個節點100A和100B之所述各自的節點信息的每一者是可以被編碼為該二進制代碼，以供在兩個節點100A和100B之間交換。
在步驟S52中，該任一節點可以檢查是否發生該至少二通信路徑中的任一通信路徑的故障。如果是，則進入步驟S53。如果否，則進入步驟S51。
在步驟S53中，因應該至少二通信路徑中的該任一通信路徑（例如，該NTB路徑或該BMC路徑）的故障，該任一節點和該遠端節點可以利用該至少二通信路徑中的至少一剩餘的通信路徑（例如，該BMC路徑或該NTB路徑）來交換兩個節點100A和100B之所述各自的節點信息，以依據兩個節點100A和100B之所述各自的節點信息控制AFA伺服器100的該HA架構，來持續地提供該服務給該用戶。
根據本實施例，該任一節點可以利用該任一節點的該硬體層中的多個硬體組件中的該暫存器電路（例如，暫存器電路152A和152B的其中之一，尤其，其內的該至少一暫存器，諸如這個節點中的8位元暫存器）儲存兩個節點100A和100B之所述各自的節點信息的其中一者或多者。例如，該遠端節點可以透過該BMC路徑將該遠端節點的節點信息寫入至該任一節點的該暫存器電路，以供該任一節點讀取，並且該任一節點可以透過該BMC路徑將該任一節點的節點信息寫入至該遠端節點的一對應的暫存器電路（例如，暫存器電路152A和152B中的另一個，尤其，其內的該至少一暫存器，諸如這個節點中的8位元暫存器），以供該遠端節點讀取。又例如，該任一節點可以將該任一節點的節點信息寫入至該任一節點的該暫存器電路，以供該遠端節點透過該BMC路徑讀取，並且該遠端節點可以將該遠端節點的節點信息寫入至該遠端節點的該對應的暫存器電路，以供該任一節點透過該BMC路徑讀取。為了簡明起見，於本實施例中類似的內容在此不重複贅述。
為了更好的理解，該方法可以用第11圖所示的工作流程來說明，但是本發明不限於此。依據某些實施例，可以在第11圖所示的工作流程中增加、刪除或修改一個或多個步驟。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10A,10B:機架頂(TOR)交換機 12A,12B:固態硬碟(SSD)群組 100:全快閃記憶體陣列(AFA)伺服器 100A,100B:節點 100S:固態硬碟(SSD) 100R:背板電路 110A,110B:處理器 112:程式模組 112A,112B:程式模組 120A,120B:動態隨機存取記憶體(DRAM) 122A,122B:複製到快閃記憶體(C2F)固態硬碟(SSD) 130A,130B:網路介面(IF)模組 132A,132B,134A,134B:網路介面(IF)電路 140A,140B:非透明網橋(NTB)通信電路 150A,150B:主機板管理控制器(BMC) 152A,152B:暫存器電路 160A,160B:儲存介面(IF)模組 162A,162B,164A,164B:儲存介面(IF)電路 170A,170B:備用電源單元 S01~S11,S40,S41A~S45A,S41B~S45B,S46,S50~S53:步驟
第1圖是依據本發明一實施例的一全快閃記憶體陣列(All Flash Array，簡稱AFA)伺服器的示意圖。 第2圖是依據本發明一實施例中如第1圖所示的該AFA伺服器的某些實施細節的示意圖。 第3圖是依據本發明一實施例所繪示的如第1圖所示的該AFA伺服器的一雙節點架構的示意圖。 第4圖是依據本發明一實施例所繪示的如第1圖所示的多個節點的任一節點中的某些程式模組的示意圖。 第5圖是依據本發明一實施例所繪示的一種用以進行一AFA伺服器諸如第1圖所示的AFA伺服器的節點信息交換(node information exchange)管理的方法的一寫入控制方案的示意圖。 第6圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的一碟交換(disk switching)控制方案的示意圖。 第7圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的一角色信息交換(role information exchange)控制方案的示意圖。 第8圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的一角色及狀態轉變控制方案的示意圖。 第9圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的一節點信息交換控制方案的示意圖。 第10圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的一基於鎖定的(lock-based)節點信息交換控制方案的示意圖。 第11圖是依據本發明一實施例所繪示的用以進行該AFA伺服器的節點信息交換管理的方法的流程圖。
10A,10B:機架頂(TOR)交換機
12A,12B:固態硬碟(SSD)群組
100:全快閃記憶體陣列(AFA)伺服器
100A,100B:節點
110A,110B:處理器
112A,112B:程式模組
120A,120B:動態隨機存取記憶體(DRAM)
122A,122B:複製到快閃記憶體(C2F)固態硬碟(SSD)
130A,130B:網路介面(IF)模組
132A,132B,134A,134B:網路介面(IF)電路
140A,140B:非透明網橋(NTB)通信電路
150A,150B:主機板管理控制器(BMC)
152A,152B:暫存器電路
160A,160B:儲存介面(IF)模組
162A,162B,164A,164B:儲存介面(IF)電路
170A,170B:備用電源單元

Claims (11)

  1. 一種用以進行一全快閃記憶體陣列(All Flash Array, AFA)伺服器的節點信息交換管理的方法，該方法包含： 利用運行在該全快閃記憶體陣列伺服器的多個節點中的任一節點上的多個程式模組中的一硬體管理器模組來控制該任一節點的一硬體層中的多個硬體組件，以建立該任一節點和該多個節點中的一遠端節點之間的一主機板管理控制器(Board Management Controller, BMC)路徑，其中該任一節點的該硬體層中的該多個硬體組件包含一主機板管理控制器，以及該主機板管理控制器路徑是建立於該任一節點的該主機板管理控制器以及該遠端節點的一對應的主機板管理控制器之間； 利用至少二通信路徑來交換該任一節點和該遠端節點之各自的節點信息，以依據該任一節點和該遠端節點之所述各自的節點信息控制該全快閃記憶體陣列伺服器的高可用性(high availability, HA)架構，來持續地提供服務給該全快閃記憶體陣列伺服器的用戶，其中該至少二通信路徑包含一非透明網橋(Non-Transparent Bridge, NTB)路徑以及該主機板管理控制器路徑，以及該非透明網橋路徑是建立於該任一節點的一非透明網橋通信電路以及該遠端節點的一對應的非透明網橋通信電路之間；以及 因應該至少二通信路徑中的任一通信路徑的故障，利用該至少二通信路徑中的至少一剩餘的通信路徑來交換該任一節點和該遠端節點之所述各自的節點信息，以依據該任一節點和該遠端節點之所述各自的節點信息控制該全快閃記憶體陣列伺服器的該高可用性架構，來持續地提供該服務給該用戶。
  2. 如申請專利範圍第1項所述之方法，其中該任一節點的該硬體層中的該多個硬體組件另包含一暫存器電路；以及該任一節點利用該暫存器電路儲存該任一節點的節點信息以及該遠端節點的節點信息的其中一者或多者。
  3. 如申請專利範圍第1項所述之方法，其中該任一節點的該硬體層中的該多個硬體組件另包含一暫存器電路；以及該遠端節點透過該主機板管理控制器路徑將該遠端節點的節點信息寫入至該任一節點的該暫存器電路，以供該任一節點讀取。
  4. 如申請專利範圍第3項所述之方法，其中該任一節點透過該主機板管理控制器路徑將該任一節點的節點信息寫入至該遠端節點的一對應的暫存器電路，以供該遠端節點讀取。
  5. 如申請專利範圍第1項所述之方法，其中該任一節點的該硬體層中的該多個硬體組件另包含一暫存器電路；以及該任一節點透過該主機板管理控制器路徑將該任一節點的節點信息寫入至該遠端節點的一對應的暫存器電路，以供該遠端節點讀取。
  6. 如申請專利範圍第1項所述之方法，其中該任一節點的該硬體層中的該多個硬體組件另包含一暫存器電路；以及該任一節點將該任一節點的節點信息寫入至該任一節點的該暫存器電路，以供該遠端節點透過該主機板管理控制器路徑讀取。
  7. 如申請專利範圍第6項所述之方法，其中該遠端節點將該遠端節點的節點信息寫入至該遠端節點的一對應的暫存器電路，以供該任一節點透過該主機板管理控制器路徑讀取。
  8. 如申請專利範圍第1項所述之方法，其中該任一節點的該硬體層中的該多個硬體組件另包含一暫存器電路；以及該遠端節點將該遠端節點的節點信息寫入至該遠端節點的一對應的暫存器電路，以供該任一節點透過該主機板管理控制器路徑讀取。
  9. 如申請專利範圍第1項所述之方法，其中該任一節點的節點信息指出該任一節點在該高可用性架構中的角色及狀態，以及該遠端節點的節點信息指出該遠端節點在該高可用性架構中的角色及狀態。
  10. 如申請專利範圍第1項所述之方法，其中該任一節點和該遠端節點之所述各自的節點信息的每一者是被編碼為二進制代碼(binary code)，以供在該任一節點和該遠端節點之間交換。
  11. 一種全快閃記憶體陣列(All Flash Array, AFA)伺服器，包含： 多個節點，其中該多個節點的任一節點包含： 至少一處理器，用以在多個程式模組的控制下控制該任一節點的操作；以及 多個硬體組件，在該任一節點的一硬體層中，其中該任一節點的該硬體層中的該多個硬體組件包含一主機板管理控制器(Board Management Controller, BMC)以及一非透明網橋(Non-Transparent Bridge, NTB)通信電路；以及 複數個儲存裝置，包含多組儲存裝置，以供為該全快閃記憶體陣列伺服器儲存資料； 其中： 該任一節點利用運行在該任一節點上的該多個程式模組中的一硬體管理器模組來控制該任一節點的該硬體層中的該多個硬體組件，以建立該任一節點和該多個節點中的一遠端節點之間的一主機板管理控制器路徑，其中該主機板管理控制器路徑是建立於該任一節點的該主機板管理控制器以及該遠端節點的一對應的主機板管理控制器之間； 該任一節點和該遠端節點利用至少二通信路徑來交換該任一節點和該遠端節點之各自的節點信息，以依據該任一節點和該遠端節點之所述各自的節點信息控制該全快閃記憶體陣列伺服器的高可用性(high availability, HA)架構，來持續地提供服務給該全快閃記憶體陣列伺服器的用戶，其中該至少二通信路徑包含一非透明網橋路徑以及該主機板管理控制器路徑，以及該非透明網橋路徑是建立於該任一節點的該非透明網橋通信電路以及該遠端節點的一對應的非透明網橋通信電路之間；以及 因應該至少二通信路徑中的任一通信路徑的故障，該任一節點和該遠端節點利用該至少二通信路徑中的至少一剩餘的通信路徑來交換該任一節點和該遠端節點之所述各自的節點信息，以依據該任一節點和該遠端節點之所述各自的節點信息控制該全快閃記憶體陣列伺服器的該高可用性架構，來持續地提供該服務給該用戶。
TW110106599A 2020-03-02 2021-02-25 用以進行全快閃記憶體陣列伺服器的節點信息交換管理的方法與設備 TWI766593B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062983769P 2020-03-02 2020-03-02
US62/983,769 2020-03-02
US17/151,220 2021-01-18
US17/151,220 US11194678B2 (en) 2020-03-02 2021-01-18 Method and apparatus for performing node information exchange management of all flash array server

Publications (2)

Publication Number Publication Date
TW202134891A TW202134891A (zh) 2021-09-16
TWI766593B true TWI766593B (zh) 2022-06-01

Family

ID=77463118

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110106599A TWI766593B (zh) 2020-03-02 2021-02-25 用以進行全快閃記憶體陣列伺服器的節點信息交換管理的方法與設備

Country Status (3)

Country Link
US (2) US11194678B2 (zh)
CN (1) CN113342263B (zh)
TW (1) TWI766593B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11194678B2 (en) * 2020-03-02 2021-12-07 Silicon Motion, Inc. Method and apparatus for performing node information exchange management of all flash array server
US12079154B2 (en) * 2023-01-10 2024-09-03 Dell Products, L.P. Non-transparent bridge selection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8725923B1 (en) * 2011-03-31 2014-05-13 Emc Corporation BMC-based communication system
CN105334920A (zh) * 2015-10-29 2016-02-17 上海飞斯信息科技有限公司 一种pcie通用信号交换板
TW201939292A (zh) * 2018-03-05 2019-10-01 南韓商三星電子股份有限公司 可安裝在機架上的資料儲存系統和可程式化邏輯裝置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330999B2 (en) * 2003-04-23 2008-02-12 Dot Hill Systems Corporation Network storage appliance with integrated redundant servers and storage controllers
US8244951B2 (en) * 2008-09-25 2012-08-14 Intel Corporation Method and apparatus to facilitate system to system protocol exchange in back to back non-transparent bridges
US8375184B2 (en) * 2009-11-30 2013-02-12 Intel Corporation Mirroring data between redundant storage controllers of a storage system
US20110238909A1 (en) * 2010-03-29 2011-09-29 Pankaj Kumar Multicasting Write Requests To Multiple Storage Controllers
CN102629225B (zh) * 2011-12-31 2014-05-07 华为技术有限公司 双控制器磁盘阵列、存储系统以及数据存储路径切换方法
JP6273353B2 (ja) * 2014-04-21 2018-01-31 株式会社日立製作所 計算機システム
CN104102559B (zh) * 2014-07-16 2016-07-06 浪潮电子信息产业股份有限公司 一种基于冗余心跳链路和对端重启链路的双控制器存储系统
US20170177225A1 (en) * 2015-12-21 2017-06-22 Nimble Storage, Inc. Mid-level controllers for performing flash management on solid state drives
CN106936616B (zh) * 2015-12-31 2020-01-03 伊姆西公司 备份通信方法和装置
US10346041B2 (en) * 2016-09-14 2019-07-09 Samsung Electronics Co., Ltd. Method for using BMC as proxy NVMeoF discovery controller to provide NVM subsystems to host
US10318393B2 (en) * 2017-02-13 2019-06-11 Hewlett Packard Enterprise Development Lp Hyperconverged infrastructure supporting storage and compute capabilities
US10418121B2 (en) * 2017-03-27 2019-09-17 Sk Hynix Memory Solutions Inc. Memory system with diagnose command and operating method thereof
US10877858B2 (en) * 2018-10-19 2020-12-29 Oracle International Corporation Method and system for a speed-up cluster reconfiguration time via a generic fast self node death detection
US10983930B1 (en) * 2020-01-14 2021-04-20 EMC IP Holding Company LLC Efficient non-transparent bridge (NTB) based data transport
US11194678B2 (en) * 2020-03-02 2021-12-07 Silicon Motion, Inc. Method and apparatus for performing node information exchange management of all flash array server

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8725923B1 (en) * 2011-03-31 2014-05-13 Emc Corporation BMC-based communication system
CN105334920A (zh) * 2015-10-29 2016-02-17 上海飞斯信息科技有限公司 一种pcie通用信号交换板
TW201939292A (zh) * 2018-03-05 2019-10-01 南韓商三星電子股份有限公司 可安裝在機架上的資料儲存系統和可程式化邏輯裝置

Also Published As

Publication number Publication date
US11636012B2 (en) 2023-04-25
US11194678B2 (en) 2021-12-07
US20210271576A1 (en) 2021-09-02
CN113342263A (zh) 2021-09-03
TW202134891A (zh) 2021-09-16
US20220066889A1 (en) 2022-03-03
CN113342263B (zh) 2024-07-26

Similar Documents

Publication Publication Date Title
TWI773155B (zh) 用以進行全快閃記憶體陣列伺服器的碟管理的方法與設備
TWI773152B (zh) 伺服器與應用於伺服器的控制方法
WO2013081616A1 (en) Hardware based memory migration and resilvering
TWI766593B (zh) 用以進行全快閃記憶體陣列伺服器的節點信息交換管理的方法與設備
US20230251931A1 (en) System and device for data recovery for ephemeral storage
CN113342258B (zh) 用以进行全快闪存储器阵列伺服器的数据存取管理的方法与设备
TWI756007B (zh) 用以進行全快閃記憶體陣列伺服器的高可用性管理的方法與設備
CN113342261B (zh) 伺服器与应用于伺服器的控制方法
TWI766590B (zh) 伺服器及相關的控制方法
TWI766594B (zh) 伺服器與應用於伺服器的控制方法
US11487654B2 (en) Method for controlling write buffer based on states of sectors of write buffer and associated all flash array server
CN113345495B (zh) 伺服器及相关的控制方法