TWI755279B

TWI755279B - 鰭式場效應電晶體的製備方法

Info

Publication number: TWI755279B
Application number: TW110105183A
Authority: TW
Inventors: 蔣光浩
Original assignee: 鴻海精密工業股份有限公司
Priority date: 2021-02-09
Filing date: 2021-02-09
Publication date: 2022-02-11
Also published as: TW202232583A

Abstract

一種鰭式場效應電晶體的製備方法包括：提供襯底以及位於襯底一表面上的間隔設置的複數鰭式結構；在相鄰的鰭式結構之間形成淺溝道隔離結構；在淺溝道隔離結構遠離襯底的一側形成應力層，應力層包裹複數鰭式結構遠離襯底的部分；對應力層和複數鰭式結構進行熱處理；以及移除應力層。藉由在狹長的鰭式結構的上端部分設置完全包裹其上端部分的應力層，產生由所述複數鰭式結構的邊緣向中間施加拉拽力的效果，由此可加強每一個鰭式結構的挺立效果，避免鰭式結構出現歪斜彎曲。

Description

鰭式場效應電晶體的製備方法

本發明涉及一種鰭式場效應電晶體的製備方法。

隨著半導體製造技術的飛速發展，半導體器件的尺寸不斷縮小，平面電晶體的閘極尺寸也越來越短，傳統的平面電晶體對溝道電流的控制能力變弱，產生短溝道效應，產生漏電流，最終影響半導體器件的電學性能。為了克服平面電晶體的短溝道效應，抑制漏電流，已經開發出諸如鰭式場效應電晶體(Fin Field-effect transistor，FinFET)的三維多閘極結構。鰭式場效應電晶體的結構包括：位於半導體襯底表面的鰭部和介質層，所述介質層覆蓋部分所述鰭部的側壁，且介質層表面低於鰭部頂部；位於介質層表面、以及鰭部的頂部和側壁表面的閘極結構；位於所述閘極結構兩側的鰭部內的源區和汲區。FinFET的這種設計可以大幅改善電路控制並減少漏電流，而得到廣泛應用。鰭式場效應電晶體的鰭部通常狹長，具有較大的深寬比。然而，隨著鰭部的深寬比的增大，習知的製備工藝形成的鰭部極易出現歪斜彎曲等問題，從而影響鰭式場效應電晶體的性能。

鑒於此，本發明提供一種鰭式場效應電晶體的製備方法，其能夠有效保證狹長的鰭式結構的挺立，防止出現歪斜彎曲的問題。

一種鰭式場效應電晶體的製備方法其包括：提供襯底以及位於所述襯底一表面上的間隔設置的複數鰭式結構；在相鄰的鰭式結構之間形成淺溝道隔離結構；在所述淺溝道隔離結構遠離所述襯底的一側形成應力層，所述應力層包裹所述複數鰭式結構遠離所述襯底的部分；對所述應力層和所述複數鰭式結構進行熱處理；以及移除所述應力層。

本發明的鰭式場效應電晶體的製備方法，藉由在狹長的鰭式結構的上端部分設置完全包裹其上端部分的應力層，產生由所述複數鰭式結構的邊緣向所述複數鰭式結構的中間施加拉拽力的效果，由此可加強每一個鰭式結構的挺立效果，避免鰭式結構出現歪斜彎曲；另外，完成該效果後應力層被移除，不影響後續在所述鰭式結構上形成其他部件，也可有效保證後續在所述鰭式結構上形成其他部件的步驟中，所述鰭式結構依然能保持挺立的效果。

10:襯底

20:鰭式結構

25:溝槽

30:淺溝道隔離結構

21:第一部分

23:第二部分

40:應力層

S1~S5:步驟

圖1是本發明實施例的鰭式場效應電晶體的製備方法的流程圖。

圖2是本發明實施例的鰭式場效應電晶體的製備方法之步驟S1至S2的剖面示意圖。

圖3是本發明實施例的鰭式場效應電晶體的製備方法之步驟S3至S7的剖面示意圖。

附圖中示出了本發明的實施例，本發明可以藉由多種不同形式實現，而並不應解釋為僅局限於這裡所闡述的實施例。相反，提供這些實施例是為了使本發明更為全面和完整的公開，並使本領域的技術人員更充分地瞭解本發明的範圍。

本發明的實施例描述了FinFET的示例性製造工藝。在本發明的特定實施例中，FinFET可以形成在塊狀矽襯底上。此外，FinFET可以形成在絕緣體上矽(SOI)襯底上或者可選地絕緣體上鍺(GOI)襯底上作為可選方式。此外，根據一些實施例，矽襯底可以包括其他導電層或其他半導體元件，諸如電晶體、二極體等。該實施例不限定在該上下文中。

請參閱圖1，本發明較佳實施方式鰭式場效應電晶體的製備方法包括如下步驟。

步驟S1：提供襯底以及位於所述襯底一表面上的間隔設置的複數鰭式結構。

步驟S2：在相鄰的鰭式結構之間形成淺溝道隔離結構。

步驟S3：在所述淺溝道隔離結構遠離所述襯底的一側形成應力層，所述應力層包裹所述複數鰭式結構遠離所述襯底的部分。

步驟S4：對所述應力層和所述複數鰭式結構進行熱處理。

步驟S5：移除所述應力層。

圖2至圖3為製備本發明較佳實施方式鰭式場效應電晶體的剖面示意圖。

如圖2所示，所述複數鰭式結構20與襯底10的連接方式是一體的，步驟S1具體可包括：提供一半導體的基板(圖未示)，在所述基板表面形成具有圖案化的掩膜層(圖未示)，所述圖案化的掩膜層定義鰭式結構20的位置，採用蝕刻工藝蝕刻所述基板從而同時形成所述襯底10和所述複數鰭式結構20。所述基板可以為矽襯底10，或者摻雜鍺之類的襯底10，或者絕緣層上覆矽等，可以包括各類摻雜區，深埋層等。

可以理解的，在其他實施例中，可以藉由在所述襯底10上沉積一層鰭式結構材料層，然後刻蝕鰭式結構材料層形成間隔設置的複數鰭式結構20。

所述鰭式結構20還可以根據待形成的鰭式場效應電晶體的類型摻雜不同的雜質離子，用於調節鰭式場效應電晶體的閾值電壓。當待形成N型鰭式場效應電晶體時，鰭式結構20摻雜P型離子；當待形成P型鰭式場效應電晶體時，鰭式結構20摻雜N型離子。

所述複數鰭式結構20凸設在所述襯底10的同一表面上，且每一個鰭式結構20為狹長狀，具有較大的深寬比，鰭式結構20的高度大於鰭式結構20的寬度。每個鰭式結構20的寬度範圍為8nm~20nm。相鄰的鰭式結構20之間的距離為20nm~50nm。

每相鄰的兩個鰭式結構20之間形成有溝槽25。溝槽25的部位為蝕刻基板時蝕刻去除基板的部分。本實施例中，所述鰭式結構20的寬度沿所述鰭式結構20的(遠離所述襯底10)高度方向逐漸變小。溝槽25的寬度沿遠離所述襯底10的方向逐漸變大。

如圖2所示，步驟S2為在相鄰的鰭式結構20之間的溝槽25中形成絕緣材料的淺溝道隔離結構30，所述淺溝道隔離結構30的高度低於所述鰭式結構20的高度，即所述淺溝道隔離結構30遠離所述襯底10的表面低於所述鰭式結構20遠離所述襯底10的端面，以暴露所述複數鰭式結構20的部分。即，所述淺溝道隔離結構30的設置使每一個鰭式結構20被劃分成兩個部分：第一部分21和第二部分23，所述第一部分21連接在所述襯底10和所述第二部分23之間；所述第一部分21所述淺溝道隔離結構30接觸連接；而所述第二部分23相對所述淺溝道隔離結構30露出。所述淺溝道隔離結構30可採用化學氣相沉積工藝、物理氣相沉積工藝或熱氧化生長工藝形成。通常，可先沉積一厚度較大的絕緣材料完全填滿相鄰的鰭式結構20之間的凹槽25，然後利用回蝕(etch back)工藝對絕緣材料進行刻蝕，直至每一個鰭式結構20的部分暴露出來。

所述淺溝道隔離結構30用於電學隔離相鄰的鰭式結構20。所述淺溝道隔離結構30的材料包括氧化矽、氮氧化矽或氫氧化矽等絕緣材料。本實施例中，隔離結構210的材料為氧化矽。形成所述淺溝道隔離結構30的方法為沉積工藝，如原子層沉積工藝、低壓化學氣相沉積工藝或等離子體增強化學氣相沉積工藝。本實施例中，採用等離子體增強化學氣相沉積工藝形成所述隔離結構材料層。

步驟S2的過程中，所述鰭式結構20容易出現歪斜彎曲。所以要進行步驟S3-S5降低所述鰭式結構20的歪斜彎曲的發生和程度。

步驟S3中，所述應力層40的材料可為氮化矽、氧化矽、氧化鉿、矽、或者矽鍺材料。如圖3所示，所述應力層40設置在所述淺溝道隔離結構30上且完全包裹每一個鰭式結構20的第二部分23。所述應力層40可採用常規的膜層沉積工藝，例如原子層沉積工藝、低壓化學氣相沉積工藝或等離子體增強化學氣相沉積工藝等，在所述應力層40的形成過程中，所述應力層40的設置會對所述複數鰭式結構20的第二部分23產生由所述複數鰭式結構20的邊緣向所述複數鰭式結構20的中間拉拽的效果，避免所述鰭式結構20出現歪斜彎曲。

步驟S4中，對所述應力層40進行熱處理。熱處理溫度為400~800℃，保溫時間為10~30分鐘。此步驟的熱處理可進一步可固化所述應力層 40的拉拽效果，從而強化所述複數鰭式結構20保持挺立的效果。該步驟不限於熱處理，還可為紫外光照等。

步驟S5中，移除所述應力層40的方式不限，例如可採用常規的蝕刻或機械加工的方式。

如此，藉由所述應力層40的設置並對其進行熱處理加工，所述鰭式結構20能夠保持挺立不彎曲。

所述製備方法還可包括在步驟S2之後步驟S3之前對所述鰭式結構20和所述淺溝道隔離結構30進行離子轟擊的步驟。此步驟的目的是藉由離子的轟擊使對所述鰭式結構20和所述淺溝道隔離結構30的結構在一定程度上軟化，便於後續形成所述應力層40時更好地實現拉拽的效果。步驟S5完成後，所述製備方法還包括有形成其他的元器件層，例如形成閘極、源極和汲極等工藝。例如所述鰭式結構20沿平行所述襯底10的第一方向延伸，則後續需要形成橫跨所述鰭式結構20的閘極結構(圖未示)，所述閘極結構沿與平行所述襯底10且與第一方向垂直的第二方向延伸，所述閘極結構覆蓋所述鰭式結構20的頂部和部分的側壁。

本發明的鰭式場效應電晶體的製備方法，藉由在狹長的鰭式結構20的上端部分設置完全包裹其上端部分的應力層40，產生由所述複數鰭式結構20的邊緣向所述複數鰭式結構20的中間施加拉拽力的效果，由此可加強每一個鰭式結構20的挺立效果，避免鰭式結構20出現歪斜彎曲；另外，完成該效果後應力層40被移除，不影響後續在所述鰭式結構20上形成其他部件，也可有效保證後續在所述鰭式結構20上形成其他部件的步驟中，所述鰭式結構20依然能保持挺立的效果。

以上實施例僅用以說明本發明的技術方案而非限制，圖示中出現的上、下、左及右方向僅為了方便理解，儘管參照較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或等同替換，而不脫離本發明技術方案的精神和範圍。

S1~S5:步驟

Claims

一種鰭式場效應電晶體的製備方法，其改良在於：其包括：提供襯底以及位於所述襯底一表面上的間隔設置的複數鰭式結構；在相鄰的鰭式結構之間形成淺溝道隔離結構；在所述淺溝道隔離結構遠離所述襯底的一側形成應力層，所述應力層包裹所述複數鰭式結構遠離所述襯底的部分；對所述應力層和所述複數鰭式結構進行熱處理；以及移除所述應力層；其中，所述製備方法還包括在形成淺溝道隔離結構之後且形成應力層之前對所述鰭式結構和所述淺溝道隔離結構進行離子轟擊的步驟。
如請求項1所述的鰭式場效應電晶體的製備方法，其中，提供所述襯底和所述複數鰭式結構包括：提供一基板，採用蝕刻工藝蝕刻所述基板從而同時形成所述襯底和所述複數鰭式結構。
如請求項1所述的鰭式場效應電晶體的製備方法，其中，所述淺溝道隔離結構的材料為絕緣材料；所述淺溝道隔離結構遠離所述襯底的表面低於所述鰭式結構遠離所述襯底的端面，以暴露所述複數鰭式結構的部分。
如請求項3所述的鰭式場效應電晶體的製備方法，其中，所述淺溝道隔離結構的設置使每一個鰭式結構被劃分成第一部分和第二部分，所述第一部分與所述淺溝道隔離結構接觸連接，而所述第二部分相對所述淺溝道隔離結構露出。
如請求項4所述的鰭式場效應電晶體的製備方法，其中，所述應力層設置在所述淺溝道隔離結構上且完全包裹每一個鰭式結構的第二部分。
如請求項1所述的鰭式場效應電晶體的製備方法，其中，所述應力層的材料為氮化矽、氧化矽、氧化鉿、矽、或者矽鍺材料。
如請求項1所述的鰭式場效應電晶體的製備方法，其中，所述熱處理的溫度為400~800℃，保溫時間為10~30分鐘。
如請求項1所述的鰭式場效應電晶體的製備方法，其中，所述熱處理替換為紫外光照。