TWI753668B - 資訊處理裝置、電腦程式、記錄媒體及資訊處理方法 - Google Patents

Abstract

本發明提供可簡便地進行保證精度之數值計算的資訊處理裝置、程式及資訊處理方法。

使用機器數之確定數a₁、b₁進行運算，以滿足下述式(3)之方式決定絕對有效位數γ，該機器數係以下述式(1)及式(2)分別定義實數A及實數B。

A=a₁+a₂，｜a₁｜≦C^ha，-C^ea≦a₂<C^ea...式(1)

B=b₁+b₂，｜a₁｜≦C^hb，-C^eb≦b₂<C^eb...式(2)

(A,B)=(a,b)₁+(a,b)₂，-C^γ≦(a,b)₂<C^γ...式(3)

此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數。C表示基數。h_a、h_b表示擴展最大位數，該擴展最大位數為分別滿足｜a₁｜≦C^ha、｜b₁｜≦C^hb之最小之擴展位數，h_a、h_b表示之最大位數為整數。e_a、e_b、γ表示之絕對有效位數為整數。

Description

資訊處理裝置、電腦程式、記錄媒體及資訊處理方法

本技術係關於進行數值計算之資訊處理裝置、程式及資訊處理方法。本申請案以2019年11月27日於日本提出申請之日本專利申請編號特願2019-214678為基礎並主張優先權，藉由參照該申請案將其引用至本申請案中。

數值計算係以數值之方式解決難以解析之方式求解之問題的計算及其手法，該計算通常使用藉由電腦進行之浮點運算。作為浮點運算之標準規格，有IEEE(Institute of Electrical and Electronic Engineers)754。現在，數值計算程式大多以IEEE754方式實施，所成資產龐大。

浮點數運算存在一些缺點，有溢位(overflow)/欠位(underflow)、有效位數消去(cancellation of significant digits)、資訊遺失(loss of trailing digits)、加算殘留、捨入誤差(round-off error)等錯誤。因此，雙精度之浮點運算於μm等級時雖然並不會產生較大問題，但若為nm等級，則擔心有效位數可能不足。進而，若使用高次多項式之級數，則可以預料其容易產生計算誤差。

現在，已知將誤差考慮在內之運算(保證精度之數值計算)，存在一面藉由軟體確認真正解存在於何種範圍內一面進行計算，對於連續數學之問題導出保證數學上真正準確之運算結果者。該藉由軟體保證精度之方法係將作 為運算對象之真值插入以能用運算處理裝置進行處理之浮點數作為兩端的區間內，藉此處理連續數之問題。用於以與數字同樣之方式處理該區間之四則運算稱為區間運算，藉由浮點進行該區間運算者稱為機械區間運算。然而，區間運算係以範圍表示實數，對範圍嚴格地進行四則運算，因此計算量大且複雜。

[先前技術文獻]

[專利文獻]

[專利文獻1]日本特開2004-05395號公報

本技術係鑒於此種習知實情而提出者，提供可簡便地進行保證精度之數值計算的資訊處理裝置、程式及資訊處理方法。

本申請發明者在盡心研究後，發現：藉由導入(高精度)機器數，可解決上述課題，該(高精度)機器數係藉由基數n，將屬於能以n進制表示之實數之部分集合中的數分為確定數與非確定數來進行表現。

即，本技術之資訊處理裝置具備：輸入部，其輸入以下述式(11)及式(12)分別定義實數A及實數B之高精度機器數；儲存部，其儲存上述高精度機器數；及運算部，其使用上述儲存部中儲存之高精度機器數之確定數a₁、b₁進行運算，以滿足下述式(13)之方式決定擴展絕對有效位數(γ+γ')，將該運算結果之高精度機器數儲存至上述儲存部中。

又，本技術之程式係使電腦執行具有以下步驟之處理：輸入步驟，其輸入以下述式(11)及式(12)分別定義實數A及實數B之高精度機器數；儲存步 驟，其將上述高精度機器數儲存至儲存部中；及運算步驟，其使用上述儲存部中儲存之高精度機器數之確定數a₁、b₁進行運算，以滿足下述式(13)之方式決定擴展絕對有效位數(γ+γ')，將該運算結果之高精度機器數儲存至上述儲存部中。

又，本技術之資訊處理方法具有：輸入步驟，其輸入以下述式(11)及式(12)分別定義實數A及實數B之高精度機器數；儲存步驟，其將上述高精度機器數儲存至儲存部中；運算步驟，其使用上述儲存部中儲存之高精度機器數之確定數a₁、b₁進行運算，以滿足下述式(13)之方式決定擴展絕對有效位數(γ+γ')，將該運算結果之高精度機器數儲存至上述儲存部中。

此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數。C表示基數。h_a+h_a'、h_b+h_b'表示擴展最大位數，上述擴展最大位數為分別滿足｜a₁｜≦C^ha+ha'、｜b₁｜≦C^hb+hb'之最小之擴展位數，h_a、h_b表示之最大位數為整數，h_a'、h_b'表示小數位數，該小數位數分別為0≦h_a'<1、0≦h_b'<1之小數。e_a+e_a'、e_b+e_b'、γ+γ'表示作為擴展位數之擴展絕對有效位數，e_a、e_b、γ表示之絕對有效位數為整數，e_a'、e_b'、γ'表示小數位數，該小數位數分別為0≦e_a'<1、0≦e_b'<1、0≦γ'<1之小數。(A,B)係實數A及實數B之運算結果，(a,b)₁係確定數a₁、b₁之運算結果，(a,b)₂係非確定數a₂、b₂之運算結果。

根據本技術，可簡便地進行保證精度之數值計算。其中，本發明之思考方式之不同之處在於：區間運算係將數字以範圍之形式進行處理，相對於此，機器數終究仍為一個數字，而未準確獲得非確定數，因此可取絕對有效位數範圍內之任意值。

11:輸入部

12:儲存部

13:運算部

14:控制部

21:CPU

22:GPU

23:ROM

24:RAM

25:操作輸入部

26:儲存器

27:輸入輸出介面

31:輸入部

32:儲存部

33:運算部

34:控制部

[圖1]係表示本技術之資訊處理裝置之功能構成之方塊圖。

[圖2]係表示實數與機器數之關係之圖。

[圖3]係用以對用於儲存機器數之緩衝區進行說明的圖。

[圖4]係表示用於發揮資訊處理裝置之功能之硬體構成的方塊圖。

[圖5]係用以對設為(a₁+b₁)=α+β+γ時進行說明之圖。

[圖6]係用以對求出C^m+β+C^α+m+C^m+n≦C^r之最小之整數r之方法進行說明的圖。

[圖7]係以C語言表現機器數之一例。

[圖8]係以C語言表現機器數之乘法、加法及除法之形式的一例。

[圖9]係以C語言計算Rump式之程式例。

[圖10]係將圖9所示之程式例轉換為使用機器數之程式的例。

[圖11]係表示正部分f1之計算結果之位元表現例之圖。

[圖12]係表示負部分f2之計算結果之位元表現例之圖。

[圖13]係表示差量f之計算結果之位元表現例之圖。

[圖14]係表示y=1/(1+x)之圖。

[圖15]係表示本技術之第2之實施形態之資訊處理裝置之功能構成的方塊圖。

[圖16]係表示實數與高精度機器數之關係之圖。

[圖17]係藉由電腦對高精度機器數進行數值表現之一例。

[圖18]係高精度機器數之定義之一例。

[圖19]係設為C^α+α'=A+B(A：確定數，B：非確定數)時A之32位元表現之一 例。

[圖20]係用於對求出擴展最大位數之小數位數h'之方法進行說明之圖。

[圖21]係表示為了求出擴展最大位數之小數位數h'而提取之32位元的圖。

[圖22]係用於對8位元-α'表進行說明之圖。

[圖23]係設為C^α'=A+B(A：確定數，B：非確定數)時A之32位元表現之一例。

[圖24]係用以對supC^α'+supC^β+β'之具體計算方法進行說明之圖。

[圖25]係用以對2個高精度機器數之加法之確定數之位置進行說明的圖。

[圖26]係用以對修正(trim)處理進行說明之圖。

[圖27]係表示擴展位數加法表之一例之圖。

[圖28]係用以對高精度機器數之除法之確定數(b₁/a₁)之位置進行說明的圖。

[圖29]係設為C^α'=A+B(A：確定數，B：非確定數)時A之32位元表現之一例。

[圖30]係用以對infC^α'-supC^β+β'之具體計算方法進行說明之圖。

[圖31]係表示雙精度浮點表現之圖。

[圖32]係表示藉由高精度機器數對10進制之「0.1」進行位元表現之一例的圖。

[圖33]係表示藉由高精度機器數對10進制之「1.1」進行位元表現之一例的圖。

[圖34]係表示將10進制之「0.1」及「1.1」轉換為高精度機器數後，使用高精度機器數計算「0.1+1.1」所得之結果之一例的圖。

[圖35]係表示以浮點計算10進制之「0.1+1.1」並轉換為高精度機器數所得之結果之一例的圖。

[圖36]係表示藉由高精度機器數對10進制之「0.0000001」進行位元表現之一例的圖。

[圖37]係表示藉由高精度機器數對10進制之「1.0」進行位元表現之一例的 圖。

[圖38]係表示將10進制之「0.0000001」及「1.0」轉換為高精度機器數後，使用高精度機器數對「1.0」加上100次「0.0000001」所得之結果之一例的圖。

[圖39]係表示以浮點進行對「1.0」加上100次「0.0000001」之計算，並將其結果轉換為高精度機器數所得之結果之一例的圖。

[圖40]係表示將10進制之「0.1」及「1.1」轉換為高精度機器數，用高精度機器數計算「0.1×1.1」所得之結果之一例的圖。

[圖41]係表示以浮點計算10進制之「0.1×1.1」並轉換為高精度機器數所得之結果之一例的圖。

[圖42]係表示以高精度機器數進行對10進制之「1.1」乘以100次「0.0000001」之計算所得之結果之一例的圖。

[圖43]係表示將10進制之「1」及「3」轉換為高精度機器數，用高精度機器數計算「1÷3」所得之結果之一例的圖。

[圖44]係表示藉由高精度機器數對作為分母之10進制之「0.1」進行位元表現之一例的圖。

[圖45]係表示藉由高精度機器數對作為分子之10進制之「1」進行位元表現之一例的圖。

[圖46]係表示使用高精度機器數計算「1÷0.1」所得之結果之一例的圖。

[圖47]係表示藉由高精度機器數對作為分母之10進制之「0.1」進行位元表現之一例的圖。

[圖48]係表示藉由高精度機器數對作為分子之10進制之「0.2」進行位元表現之一例的圖。

[圖49]係表示使用高精度機器數計算「0.2÷0.1」所得之結果之一例的圖。

<<1.第1實施形態>>

以下，參照圖式按下述順序對本技術之第1實施形態進行詳細說明。再者，毋庸置疑，本技術並不僅限定於以下之實施形態，可於不脫離本技術之主旨之範圍內進行各種變更。

1-1.資訊處理裝置

1-2.機器數之計算

1-3.具體例

<1-1.資訊處理裝置>

[功能構成]

圖1係表示本技術之資訊處理裝置之功能構成之方塊圖。如圖1所示，資訊處理裝置具備：輸入部11，其輸入以下述式(1)及式(2)分別定義實數A及實數B之機器數；儲存部12，其儲存機器數；及運算部13，使用儲存部12所儲存之機器數之確定數a₁、b₁進行運算，以滿足下述式(3)之方式決定絕對有效位數γ，將該運算結果之機器數儲存至儲存部12中。

此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數。C表示基數。h_a、h_b表示擴展最大位數，該擴展最大位數為分別滿足｜a₁｜≦C^ha、｜b₁｜≦C^hb之最小之擴展位數，h_a、h_b表示之最大位數為整數。e_a、e_b、γ表示之絕對有效位數為整數。(A,B)係實數A及實數B之運算結果，(a,b)₁係確定數a₁、b₁之運算結果，(a,b)₂係非確定數a₂、b₂之運算結果。

機器數之基數C並無特別限定，較佳為2、8或16之任一者。藉此， 可進行通用電腦所使用之2進制、8進制或16進制之計算之驗證。

圖2係表示實數與機器數之關係之圖。如圖2所示，機器數(a+b)係採用如測不準原理之觀點，實數A處於a-C^γ≦A<a+C^γ間之任一範圍。確定數a係至絕對有效位數(最小位)有效之數值，其數值有所保證。此處，絕對有效位數表示小數點以下可靠之位數，係誤差為C^γ之γ之值。於b=0(絕對有效位數γ無限小)之情形時，為數值確定之確定機器數，除此以外之情形時為數值不確定之非確定機器數。例如，於藉由基數C將π或

2展開至絕對有效位數γ之情形時，展開至絕對有效位數γ之數值為確定數a，其後係成為非確定數b之非確定機器數。

輸入部11輸入以下述式(1)及式(2)分別定義實數A及實數B之機器數。

此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數。C表示基數。h_a、h_b表示擴展最大位數，該擴展最大位數為分別滿足｜a₁｜≦C^ha、｜b₁｜≦C^hb之最小之擴展位數，h_a、h_b表示之最大位數為整數。e_a、e_b、γ表示之絕對有效位數為整數。

具體而言，輸入部11例如輸入設定了符號(sign)、最高位(high order max)、最低位(low order max)、絕對有效位數(absolute effective digit)、陣列數(number of array)之機器數。

儲存部12用以儲存機器數，係所謂之緩衝區。基於以輸入部11輸入之最高位及最低位確保緩衝區。

圖3係用以對用來儲存機器數之緩衝區進行說明之圖。如圖3所示，緩衝區中，儲存有複數個將同一類型之資料排成一行而成之陣列(array)。例 如藉由確保10行32位元陣列，可於電腦之內部處理之2進制(C=2)中確保320位。 又，於8進制(C=8)之情形時，藉由以小數點為起點每3位進行分隔，最大可確保106位，於16進制(C=16)之情形時，藉由以小數點為起點每4位進行分隔，最大可確保80位。

運算部13使用儲存部12所儲存之機器數之確定數a₁、b₁進行運算，以滿足下述式(3)之方式決定絕對有效位數γ，將該運算結果之機器數儲存至儲存部12中。

此處，C表示基數。γ為指數部，係絕對有效位數。(A,B)係實數A及實數B之運算結果，(a,b)₁係確定數a₁、b₁之運算結果，(a,b)₂係非確定數a₂、b₂之運算結果。

機器數之運算係設實數A及實數B分別處於a₁-C^ea≦A<a₁+C^ea及b₁-C^eb≦B<b₁+C^eb間之任一範圍內而進行計算，其計算結果亦為機器數，因此滿足式(3)。機器數之運算係分為確定數a₁、b₁與非確定數a₂、b₂，對確定數a₁、b₁直接進行計算，根據各種條件決定計算結果之絕對有效位數γ。

又，機器數之運算中，可指定絕對有效位數之最大值。尤其，可對除法或root、sin、cos等函數指定絕對有效位數。藉此，可保證絕對有效位數以上之數值。

機器數之運算亦可認為係區間運算之特別之態樣。但，區間運算係以範圍表示實數，對範圍嚴格地進行四則運算，相對於此，不同之處在於機器數之四則運算中係以絕對有效位數控制誤差。又，機器數之運算係求出代替實數之數字系統後考慮其應用，因此根本之出發點便與區間運算之觀點不同。因此，機器數之計算本身與區間運算相比更為單純，將誤差(不明確之部分)之評價作為 絕對有效位數，從而將計算簡化。

根據此種資訊處理裝置，可僅對需要絕對有效位數之部分藉由機器數程式館(library)進行計算，可確認計算結果之絕對有效位數，因此可簡便地進行保證精度之數值計算。

又，較佳為資訊處理裝置進而具備控制部14，該控制部14將實數之數值計算程式轉換為機器數之數值計算程式，執行機器數之數值計算程式，將運算部13中之運算結果之機器數儲存至儲存部12中。藉此，於執行機器數之數值計算程式之過程中，可保持各變數之絕對有效位數之歷程，從而可檢查是否獲得最終所需之絕對有效位數。又，亦可為了獲得欲求出之絕對有效位數之計算而反算所需的各變數之值之絕對有效位數。

[硬體構成]

圖4係表示用以發揮資訊處理裝置之功能之硬體構成的方塊圖。如圖4所示，資訊處理裝置具有進行程式之執行處理之CPU(Central Processing Unit)21、進行運算處理之GPU(Graphics Process ing Unit)22、儲存藉由CPU 21執行之程式之ROM(Read Only Memory)23、展開程式及資料之RAM(Random Access Memory)24、接收使用者之各種輸入操作之操作輸入部25、固定保存程式及資料之儲存器26、及輸入輸出資料之輸入輸出介面27。即，圖4所示之資訊處理裝置2係所謂之電腦。

CPU 21可實現圖1所示之功能構成中之運算部13及控制部14之處理，以機器數程式館運算機器數，將運算結果之機器數儲存至儲存部12中。又，CPU 21例如讀出儲存器26中記錄之機器數之數值計算程式，於RAM 24展開並執行，藉此控制各區塊之動作。

GPU 22具有視訊記憶體(VRAM)，可根據來自CPU 21之要求進行繪圖處理及計算處理，亦可利用機器數程式館運算機器數。ROM 23例如為僅 可進行讀入之非揮發性記憶體，記憶資訊處理裝置2所具有之各區塊之動作所需之常數等資訊。RAM 24係揮發性記憶體，不僅用作動作程式之展開區域，亦用作暫時記憶資訊處理裝置2所具有之各區塊之動作中輸出之中間資料等的儲存區域。

操作輸入部25可實現圖1所示之功能構成中輸入部11之處理，係對資訊處理裝置進行輸入操作時使用之使用者介面。操作輸入部25根據使用者之輸入操作，對CPU 21輸出數值計算程式處理之執行或停止等命令。

儲存器26記錄RAM 24中展開之數值計算程式等。再者，作為儲存器26，可使用HDD(Hard disk drive)、SSD(Solid State Drive)、光學驅動機等。輸入輸出介面27可輸出藉由GPU 22生成之圖像至顯示裝置。

此種硬體構成中，圖1所示之功能構成係藉由利用CPU 21、GPU 22、ROM 23、RAM 24等執行之軟體之協作來實現。又，軟體程式可記憶於光碟或半導體記憶體等記錄媒體中發行，亦可為經由網際網路等下載之構成。

<2.機器數之計算>

以下，設機器數之基數為2(C=2)，對運算方法進行說明。

[加法]

設為分別以式(1)及式(2)定義實數A及實數B之機器數。

此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數。C表示基數。h_a、h_b表示擴展最大位數，該擴展最大位數為分別滿足｜a₁｜≦C^ha、｜b₁｜≦C^hb之最小之擴展位數，h_a、h_b表示之最大位數為整數。e_a、e_b、γ表示之絕對有效位數為整數。

以下，代替絕對有效位數e_a、e_b、γ，分別使用m、n、r進行說明。

A+B=a₁+a₂+b₁+b₂=(a₁+b₁)+(a₂+b₂)

(a₁+b₁)-C^m-Cⁿ≦A+B<(a₁+b₁)+C^m+Cⁿ

設r為C^m+Cⁿ≦C^r之最小之整數。

m=n時r=m+1，m≠n時r=max(m,n)+1，因此r=max(m,n)+1。

A+B=(a₁+b₁)+(A+B)₂

(a₁+b₁)為確定數，(A+B)₂為非確定數，滿足-C^r≦(A+B)₂<C^r，r為絕對有效位數。確定數(a₁+b₁)之最小位有時小於絕對有效位數。按(a₁+b₁)之符號分為不同態樣進行說明。

圖5係用以說明設(a₁+b₁)=α+β+γ時之圖。如圖5所示，設(a₁+b₁)=α+β+γ，設α為(r+1)位以上之部分，β為r位之部分，γ為(r-1)位以下之部分。

(a₁+b₁)-C^r≦A+B<(a₁+b₁)+C^r

(α+β)+γ-C^r≦A+B<(α+β)+γ+C^r

γ>0((a₁+b₁)>0)時，(α+β)-C^r-1≦A+B<(α+β)+C^r-1

γ<0((a₁+b₁)<0)時，(α+β)-C^r+1≦A+B<(α+β)+C^r+1，因此(α+β)-C^r+1≦A+B<(α+β)+C^r+1成立，(α+β)為確定數，絕對有效位數為r+1。

γ=0時，(α+β)-C^r≦A+B<(α+β)+C^r成立，(α+β)為確定數，絕對有效位數為r。

[乘法]A×B=(a₁+a₂)×(b₁+b₂)=a₁b₁+a₂b₁+a₁b₂+a₂b₂

設A、B均為正。

a₁≦C^α；α為不等號成立之最小之整數。較佳為log₂｜a₁｜。

b₁≦C^β；β為不等號成立之最小之整數。較佳為log₂｜b₁｜。

-C^mC^β≦a₂b₁<C^mC^β

-C^αCⁿ≦a₁b₂<C^αCⁿ

-C^mCⁿ<a₂b₂≦C^mCⁿ

據此，a₁b₁-C^mC^β-C^αCⁿ-C^mCⁿ<A×B<a₁b₁+C^mC^β+C^αCⁿ+C^mCⁿ

a₁b₁-C^m+β-C^α+n-C^m+n<A×B<a₁b₁+C^m+β+C^α+n+C^m+n

設r為C^m+β+C^α+n+C^m+n≦C^r之最小之整數。

A×B=a₁b₁+(A×B)₂

a₁b₁為確定數，(A×B)₂為非確定數，滿足-C^r≦(A×B)₂<C^r，r為絕對有效位數。確定數a₁b₁之最小位有時小於有效位數。

將無意義位數之部分納入考慮後的確定數與絕對有效位數係與加法中為正之情形時相同。

圖6係用以對求出C^m+β+C^α+n+C^m+n≦C^r之最小之整數r之方法進行說明的圖。圖6中，各框表示2位元陣列之位置，白點表示C^m+β、C^α+n、C^m+n之位元位置，黑點表示C^r之位元位置，虛線點表示該位元為空。

將C^m+β+C^α+n+C^m+n≦C^r之最小之整數設為r，則C^m+β+C^α+n+C^m+n=C^r之情形僅有態樣3。C^m+β+C^α+n+C^m+n≦C^r之r於(m+β)、(α+n)、(m+n)為態樣1、態樣2時為最大值+2(r=max(m,n)+2)，除此以外為最大值+1(r=max(m,n)+1)。C^m+β+C^α+n+C^m+n<C^r之r於(m+β)、(α+n)、(m+n)為態樣1、態樣2、態樣3時為最大值+2(r=max(m,n)+2)，除此以外為最大值+1(r=max(m,n)+1)。

<3.具體例>

其次，對使用上述機器數進行之軟體之計算例進行說明。圖7係以C語言表現機器數之一例，圖8係以C語言表現機器數之乘法、加法及除法之形式之一例。

如圖7所示，機器數藉由符號s(sign)、最高位h(high order max)、最低位l(low order max)、絕對有效位數e(absolute effective digit)、陣列數n(number of array)、陣列a而定義。符號s係當s=1時為正，s=-1時為負。最高位h為｜確定數｜≦log₂h之值。最低位l為確定數之2進制之最小位。絕對有效位數e為-2^e≦非確定數<2^e之最小之整數。陣列數n係儲存確定數之無符號整數之個數。陣列a係儲存確定數之無符號整數之陣列。再者，有效位數k為(log₂｜確定數｜-絕對有效位數)≦k之最小之整數。

圖8所示之機器數之乘法、加法及除法係以機器數作為變數。除法的情形下需要設定絕對有效位數。

[Rump式之計算]

將a=77617、b=33096代入S.M.Rump所提出之下述式，對所得之f(a,b)之值進行評價。

f(x,y)=333.75y⁶+x²(11x²y²-y⁶-121y⁴-2)+55y⁸+x/2y

於IBM之大型主機(mainframe)S/370上改變運算精度執行該計算，得到以下之結果。

單精度(10進制約8位)：f(x,y)≒1.1720603...

雙精度(10進制約17位)：f(x,y)≒1.17206039400531...

擴展精度(10進制約34位)：f(x,y)≒1.1720603940053178...

真值係f(a,b)=-0.827386...，S/370上之計算為錯誤結果，甚至符號亦不正確。

圖9係以C語言計算Rump式之程式例，圖10係將圖9所示之程式轉換為使用機器數之程式者。如圖10及圖9所示，計算正部分f1、負部分f2，並計算其差量f。又，「inverse_digital_expression(&k2y,-200,&k2yinv,&status)」之除法中，設絕對有效位數為-200。

f1=333.75y⁶+x²×11x²y²+55y⁸+x/2y

f2=x²×y⁶+x²×121y⁴+x²×2

f=f1-f2

圖11係表示正部分f1之計算結果之位元表現之圖，圖12係表示負部分f2之計算結果之位元表現之圖，圖13係表示差量f之計算結果之位元表現之圖。合併顯示正部分f1、負部分f2之位元表現時，到黑框為止，位元之排列一致。可知要正確計算差量f(=f1-f2)，需要139位元以上之位數。差量f之計算結果為-0.8273960599...，雖與真值略有不同，與S/370上之計算相比已經非常優異。

[級數之計算]

1/(1-x)=1-x+x²+...+(-1)ⁿxⁿ...(-1<x<1)

評價馬克勞林展開式。對於1-1/(1-x)，如-x+x²+...+(-1)ⁿxⁿ...依次加項則應趨近於0。

圖14係表示y=1/(1+x)之圖。如圖14所示，將δ分別設定為1/1000、1/10000、1/100000、1/1000000，將該δ進行100等分後進行上述計算而評價誤差。項數n設為50進行計算。

表1中表示雙精度浮點之計算結果。誤差未因δ之值發生變化。相對於求取級數和時之初始值，中途之級數之各項亦為其以下之較小值之和，因此可知有效位數相對於初始值變小。存在即便使用雙精度浮點數亦難以計算級數之和之可能性。另一方面，於機器數之計算中，設為有效位數-500進行計算時結果為0。

<<2.第2實施形態>>

以下，參照圖式，按下述順序對本技術之第2實施形態進行詳細說明。再者，毋庸置疑，本技術並不僅限定於以下之實施形態，可於不脫離本技術之主旨之範圍內進行各種變更。

2-1.資訊處理裝置

2-2.高精度機器數之計算

2-3.具體例

於第1實施形態之機器數之乘法計算中，絕對有效位數會變多3位左右，因此若反覆進行乘法則機器數之精度會急遽降低。又，於絕對有效位數不同之加法中，絕對有效位數亦必定+1，因此若反覆進行加法，則精度確實會降低。

於是，第2實施形態中，代替第1實施形態之機器數，使用高精度機器數。高精度機器數中，使用擴展位數(擴展最大位數、擴展絕對有效位數)(α+α')代替機器數之位數(最大位數、絕對有效位數)。此處，α係整數，其值為位數。α'係小數位數，該小數位數為0≦α'<1之小數，例如α'可設為a/2ⁿ(0≦a<2ⁿ)。

最初生成高精度機器數時，擴展絕對有效位數為整數。擴展絕對有效位數之小數位數可抑制反覆進行四則運算時之精度降低，尤其於絕對有效位數有差異之情形時非常有效。

<2-1.資訊處理裝置>

[功能構成]

圖15係表示本技術之第2實施形態之資訊處理裝置之功能構成之方塊圖。如圖15所示，資訊處理裝置具備：輸入部31，其輸入以下述式(11)及式(12)分別定義實數A及實數B之高精度機器數；儲存部32，其儲存高精度機器數；及運算部33，其使用儲存部32所儲存之高精度機器數之確定數a₁、b₁進行運算，以滿足下述式(13)之方式決定擴展絕對有效位數(γ+γ')，將該運算結果之高精度機器數儲 存至儲存部32中。

此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數。C表示基數。h_a+h_a'、h_b+h_b'表示擴展最大位數，上述擴展最大位數為分別滿足｜a₁｜≦C^ha+ha'、｜b₁｜≦C^hb+hb'之最小之擴展位數，h_a、h_b表示之最大位數為整數，h_a'、h_b'表示小數位數，該小數位數分別為0≦h_a'<1、0≦h_b'<1之小數。e_a+e_a'、e_b+e_b'、γ+γ'表示作為擴展位數之擴展絕對有效位數，e_a、e_b、γ表示之絕對有效位數為整數，e_a'、e_b'、γ'表示小數位數，該小數位數分別為0≦e_a'<1、0≦e_b'<1、0≦γ'<1之小數。(A,B)係實數A及實數B之運算結果，(a,b)₁係確定數a₁、b₁之運算結果，(a,b)₂係非確定數a₂、b₂之運算結果。

機器數之基數C並無特別限定，較佳為2、8或16之任一者。藉此，可進行通用電腦所使用之2進制、8進制或16進制之計算之驗證。

又，較佳為小數位數h_a'、h_b'、e_a'、e_b'、γ'分別以如下方式表示：h_a'/2ⁿ(0≦h_a'<2ⁿ)、h_b'/2ⁿ(0≦h_b'<2ⁿ)、e_a'/2ⁿ(0≦e_a'<2ⁿ)、e_b'/2ⁿ(0≦e_b'<2ⁿ)、γ'/2ⁿ(0≦γ'<2ⁿ)，n為自然數。n較佳為32以下，更佳為16以下，進而較佳為8以下。若使n變大則精度提昇，但計算成本上升。再者，若將小數位數h_a'、h_b'、e_a'、e_b'、γ'設為0，則為第1實施形態之機器數。

圖16係表示實數與高精度機器數之關係之圖。如圖16所示，高精度機器數(a₁+a₂)係採用如測不準原理之觀點，實數A處於a₁-C^γ+γ'≦A<a₁+C^γ+γ'間之任一範圍。確定數a₁係至擴展絕對有效位數(最小位)有效之數值，其數值有所保證。此處，擴展絕對有效位數表示小數點以下之可靠之位數，係誤差為C^γ+γ'之γ+γ'之值。又，γ'係0≦γ'<1之小數位數。於a₂=0(擴展絕對有效位數無限小)之情 形時，為數值確定之確定機器數，除此以外之情形時為數值不確定之非確定機器數。

輸入部31輸入以下述式(11)及式(12)分別定義實數A及實數B之高精度機器數。

此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數。C表示基數。h_a+h_a'、h_b+h_b'表示擴展最大位數，上述擴展最大位數為分別滿足｜a₁｜≦C^ha+ha'、｜b₁｜≦C^hb+hb'之最小之擴展位數，h_a、h_b表示之最大位數為整數，h_a'、h_b'表示小數位數，該小數位數分別為0≦h_a'<1、0≦h_b'<1之小數。e_a+e_a'、e_b+e_b'表示作為擴展位數之擴展絕對有效位數，e_a、e_b表示之絕對有效位數為整數，e_a'、e_b'表示小數位數，該小數位數分別為0≦e_a'<1、0≦e_b'<1之小數。

具體而言，輸入部31例如輸入設定有符號(sign)、最高位亦即最大位數h(high order max)、最大位數之小數位數h'(high order max sub)、最低位亦即最小位數l(low order max)、絕對有效位數e(effective digit)、絕對有效位數之小數位數e'(effective digit sub)、陣列數a(number of array)等之高精度機器數。

儲存部32用於儲存高精度機器數，係所謂之緩衝區。基於以輸入部31輸入之最高位h及最低位l確保緩衝區。例如，如圖3所示，緩衝區中可儲存複數個將同一類型之資料排列成一行而成之陣列(array)。

運算部33使用儲存部32所儲存之機器數之確定數a₁、b₁進行運算，以滿足下述式(13)之方式決定擴展絕對有效位數(γ+γ')，將該運算結果之機器數儲存至儲存部32中。

[數式8]

此處，C表示基數。γ+γ'表示擴展絕對有效位數，γ表示之絕對有效位數為整數，γ'表示小數位數，該小數位數為0≦γ'<1之小數。(A,B)係實數A及實數B之運算結果，(a,b)₁係確定數a₁、b₁之運算結果，(a,b)₂係非確定數a₂、b₂之運算結果。

高精度機器數之運算係設為實數A及實數B分別處於a₁-C^ea+ea'≦A<a₁+C^ea+ea'及b₁-C^eb+eb'≦B<b₁+C^eb+eb'間之任一範圍來進行計算，其計算結果亦為高精度機器數，因此滿足式(13)。高精度機器數之運算分為確定數a₁、b₁與非確定數a₂、b₂，對確定數a₁、b₁直接進行計算，根據各種條件決定計算結果之擴展絕對有效位數(γ+γ')。再者，有效位數k係log_C｜確定數｜-擴展絕對有效位數(γ+γ')≦k之最小之整數。

加法(A+B)之計算中，運算部33可將滿足下述式(14)之最小之擴展位數設為擴展絕對有效位數。

乘法(A×B)之計算中，運算部33可將滿足下述式(15)之最小之擴展位數設為擴展絕對有效位數。

除法(B/A)之計算中，運算部可分別使用h_a+h_a'-1/256、h_b+h_b'-1/256代替h_a+h_a'、h_b+h_b'，以下述式(16)及式(17)定義之高精度機器數對下述式(18)進行評價，從而決定擴展絕對有效位數。

[數式11]

高精度機器數之四則運算中，需要進行｜a｜≦infC^α+α'(C：基數，a：確定數)、supC^α+α'+supC^β+β'≦infC^γ+γ'(C：基數)、infC^α+α'-supC^β+β'≧supC^γ+γ'(C：基數)等計算。再者，supA表示A之上限值，infA表示A之下限值。

運算部33較佳為針對｜a｜≦infC^α+α'，使用α=0時a相對於α'之值之一覽表進行運算，針對supC^α+α'+supC^β+β'≦infC^γ+γ'，使用α=0時γ、γ'相對於α'、β、β'之值之一覽表進行運算，針對infC^α+α'-supC^β+β'≧supC^γ+γ'，使用α=0時γ、γ'相對於α'、β、β'之值之一覽表進行運算。藉此，可使高精度機器數之計算高速化。

又，運算部33較佳為針對supC^α+α'+supC^β+β'≦infC^γ+γ'，基於infC^γ+γ'-(supC^α+α'+supC^β+β')之差量對確定數進行修正處理。藉此，可抑制反覆進行運算之情形時之計算成本。又，針對infC^α+α'-supC^β+β'≧supC^γ+γ'，亦同樣基於infC^α+α'-supC^β+β'-supC^γ+γ'之差量對確定數進行修正處理，可抑制反覆進行運算之情形時之計算成本。

又，資訊處理裝置較佳為進而具備控制部34，該控制部34將實數之數值計算程式轉換為高精度機器數之數值計算程式，執行高精度機器數之數值計算程式，將運算部33中之運算結果之機器數儲存至儲存部32中。具體而言，較佳為將浮點表現轉換為高精度機器數。藉此，於執行高精度機器數之數值計算程式之過程中，可保持各變數之擴展絕對有效位數之歷程，從而可檢查是否能獲得最終所需之擴展絕對有效位數。又，亦可反算出為了獲得欲求出之擴展絕對有效位數之計算所需的各變數之值之絕對有效位數。

根據此種資訊處理裝置，可僅對需要擴展絕對有效位數之部分藉由高精度機器數程式館進行計算，可確認計算結果之擴展絕對有效位數，因此可 簡便地進行保證精度之數值計算。

[硬體構成]

資訊處理裝置可與第1實施形態同樣具備例如圖4所示之硬體構成。圖4所示之硬體構成中，圖15所示之功能構成可藉由利用CPU 21、GPU 22、ROM 23、RAM 24等執行之軟體之協作實現。又，軟體程式可記憶於光碟或半導體記憶體等記錄媒體中發行，亦可為經由網際網路等下載之構成。又，亦可將圖15所示之功能構成編入FPGA(Field Programmable Gate Array)。

<2.高精度機器數之計算>

以下，將高精度機器數之基數設為2(C=2)，將指數部之小數位數h_a'、h_b'、e_a'、e_b'、γ'分別設為h_a'/2⁸(0≦h_a'<2⁸)、h_b'/2⁸(0≦h_b'<2⁸)、e_a'/2⁸(0≦e_a'<2⁸)、e_b'/2⁸(0≦e_b'<2⁸)、γ'/2⁸(0≦γ'<2⁸)，對運算方法進行說明。但，為了簡化表述，有時將指數部之小數位數記為h_a'、h_b'、e_a'、e_b'、γ'。

n=8之情形時，例如於supC^α+α'+supC^β+β'≦infC^γ+γ'之關係中，infC^γ+γ-(supC^α+α'+supC^β+β')之差量於特定情形時以外不為0，產生間隙。捨去該間隙以下之部分亦不會對計算造成影響，因此可進行修正處理，從而可抑制反覆進行運算之情形時之計算成本。

圖17係藉由電腦對高精度機器數進行數值表現之一例，圖18係高精度機器數之定義之一例。如圖17所示，第1標頭部具有1位元之符號s、7位元之陣列a之尺寸。第2標頭部具有16位元之最大位數h、8位元之最大位數之小數位數h'、16位元之最小位數l、16位元之絕對有效位數e、8位元之絕對有效位數之小數位數e'。

尾數部中儲存32位元之陣列a，陣列a之最大數為127。陣列a為無符號整數值，因此尾數部最大為127×32=4064位元。其可藉由10進制表現1223位。例如，1光年為9兆5000億km<10兆km=10¹³km=10¹⁹mm=10²⁵nm，因此 若將宇宙之大小設為137億光年，約為100億光年，則100億光年=10¹⁰光年=10³⁵nm，若以nm表示宇宙之大小，則僅需35位(10進制)。相對於此，高精度機器數可進行位數非常大之運算。

最大位數(最高位)h、最小位數(最低位)l、絕對有效位數(有效位)e可使用帶符號之16位元整數。帶符號之16位元整數為±32768，因此可充分表現。 再者，絕對有效位數e為-32768(2進制表現為1000000000000000)時，誤差可視為0。

最大位數之小數位數h'、絕對有效位數之小數位數e'例如可使用C語言之unsigned char變數等無符號8位元整數。最大位數之小數位數h'為0時有兩種意義。h=l時為0，h>l時，h'=256，最大位數為(h+l)。

[非確定數0之處理]

非確定數之範圍係使用擴展絕對有效位數，表示為-C^e+e'≦(非確定數)<C^e+e'。若將絕對有效位數e設為-∞，則非確定數可取之範圍無限接近0。利用電腦表現高精度機器數時，絕對有效位數e之最小值為-32768，將該值視為-∞。定義e→-∞時，非確定數為0。高精度機器數之計算中可取之絕對有效位數e之值為-32767至32767之值，超過該範圍時視為計算錯誤。

[高精度機器數中之0]

高精度機器數中之0之表現定義如下。

s(符號)→0

h(最大位數)→0

hd(最大位數之小數位數)→0

l(最小位數)→0

e(絕對有效位數)→計算值

ed(絕對有效位數之小數位數)→計算值

陣列a→a[0]=0

高精度機器數中之陣列a之尺寸不變，但例外地將陣列a之最小之值設為0。0以外之機器數中，陣列a之第0位元必然為1。

[擴展位數表]

圖19係設為C^α+α'=A+B(A：確定數，B：非確定數)時A之32位元表現之一例。B為-C^α-31≦B<C^α-31。為了用於高精度機器數之計算之高速化，較佳為針對α=0時之α'，預先製作輸出A之值之擴展位數表。

[擴展最大位數之小數位數h']

圖20係用以對求出擴展最大位數之小數位數h'之方法進行說明的圖，圖21係表示為了求出擴展最大位數之小數位數h'而提取之32位元的圖。此處，設為最大位數h與最小位數l已經確定。最大位數h表示將陣列a設為位元串時之最高位，最小位數l表示將陣列a設為位元串時之最低位之位數。

如圖20及圖21所示，從有效位元長之最前面提取32位元。於有效位元長長於32位元時，將位值設為1，為32位元以下時，將位值設為0。

使用所提取之32位元之最前面9位元，使其除以256，求出下限值大於所得值之α'。該處理係藉由參照由8位元之整數輸出α'之8位元-α'表進行。

圖22係用以說明8位元-α'表之圖。由8位元-α'表確認上位之α'，求出具有較32位元大之下限值之C^α'。具體而言，如圖22所示，將8位元數設定於左側********部分時，參照上述擴展位數表，求出下限值為其以上之α'，設為h'。

[加法]

設為分別以式(11)及式(12)定義實數A及實數B之高精度機器數。

此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確 定數。C=2。h_a+h_a'、h_b+h_b'表示擴展最大位數，該擴展最大位數為分別滿足｜a₁｜≦2^ha+ha'、｜b₁｜≦2^hb+hb'之最小之擴展位數，h_a、h_b表示之最大位數為整數，h_a'、h_b'表示分別為h_a'/256、h_b'/256之小數位數。e_a+e_a'、e_b+e_b'表示作為擴展位數之擴展絕對有效位數，e_a、e_b表示之絕對有效位數為整數，e_a'、e_b'表示小數位數，該小數位數分別為e_a'/256、e_b'/256之小數。

A+B以下述式(21)~(23)表示。

求出滿足式(23)之最小之擴展位數。C^ea+ea'、C^eb+eb'、C^γ+γ'等之值以高精度機器數表現，求出supC^ea+ea'+supC^eb+eb'≦infC^γ+γ'。此處supA表示A之上限值，infA表示A之下限值。

[非確定數為0之情形時]

式(21)所示之A+B中，於實數B之非確定數b₂為0之情形時，式(22)所示之不等式成為下述式(24)。

進而，於實數A之非確定數a₂為0之情形時，A+B之非確定數成為0。於該情形時，不進行低位之修正處理。

[擴展位數加法表]

如式(23)所示之supC^ea+ea'+supC^eb+eb'≦infC^γ+γ'之計算係使用擴展位數加法表，該擴展位數加法表係對C^α'、C^β+β'輸出滿足C^α'+C^β+β'≦C^γ+γ'之最小之擴展位數(γ+γ') 之表。此處，0≧β，α'、β'分別為α'/2⁸、β'/2⁸。

圖23係設為C^α'=A+B(A：確定數，B：非確定數)時A之32位元表現之一例。B為-C^-31≦B<C^-31。此處，α'為α'/2⁸。然後，求出包含C^α'+C^β+β'可取之最大值的C^γ+γ'之最小之擴展位數。具體而言，求出supC^α'+supC^β+β'≦infC^γ+γ'之C^γ+γ'，計算其差(infC^γ+γ'-(supC^α'+supC^β+β'))。

圖24係用以說明supC^α'+supC^β+β'之具體計算方法之圖。以32位元表示supC^α'及supC^β+β'，使supC^β+β'之最低位元對準64位元之最低位元，以無符號64位元整數進行計算。若進行此處理則不會超出64位元之範圍。將supC^α'與supC^β+β'複製至64位元，使supC^α'向左移動-β位元。然後，計算該等值之和。計算該和之過程中，首先求出不為0之位元，使infC^γ之最高位元之位置對準該位元。

可知確定數中，γ+β之位置為原本之位數之位置、自該位置移動了差量之位數後的位數以後可捨去。即，該差被吸收至差量中。

圖25係用以說明2個高精度機器數之加法之確定數之位置的圖。 如圖25所示，2個機器數之加法之確定數可藉由非確定數之範圍(supC^α'+supC^β+β)控制。為了以C^γ+γ'控制該確定數，求出supC^α'+supC^β+β'≦infC^γ+γ'之擴展位數(γ+γ')。 將其差(infC^γ+γ'-(supC^α'+supC^β+β'))設為δ，則即便使確定數之位置A移動±δ，若誤差為C^γ+γ'之範圍，則包含高精度機器數(確定數+非確定數)。若使確定數之位置A移動±δ，則±δ誤差整體變大，但為了控制C^α'+C^β+β'≦C^γ+γ'，允許有δ之誤差。另一方面，利用該δ之誤差對確定數之低位進行修正。

圖26係用以說明修正處理之圖。如圖26所示，已使γ之位置至斜線部分之最前面之位置偏移。偏移值表示從γ起偏移值之位數以下可以無視。具體計算中，對(γ-偏移)位以下進行修正。藉此，可防止計算值之位數變大。

C^α+α'+C^β+β'≦C^γ+γ'中，當(α+α')與(β+β')一致時，γ=2α，γ'=α'，偏移值成為∞。實際上，以16位元整數之最大值65535(程式內為bit16max)表示。此 時，差量為0，因此計算值之位數變大。對於該情形時之處理，進行與後述除法相同之處理，將(γ+γ')+1/256設為擴展絕對有效位數，使用C^γ+γ'與C^γ+γ'+1/256之差量，抑制計算值之位數。

擴展位數加法表係根據β(0至-32之整數)分類，對α'、β'輸出γ、γ'、差量之位數。

(1)β=0、α'≧β'之情形時，求出supC^α'+supC^β+β'≦infC^γ+γ'之擴展位數(γ+γ')，對其差(infC^γ+γ'-(supC^α'+supC^β+β'))進行評價，藉此製作α'、β'、γ、γ'及差量之位數之表。

(2)β為-1至-9之情形時，與(1)同樣地，求出supC^α'+supC^β+β'≦infC^γ+γ'之擴展位數(γ+γ')，對其差(infC^γ+γ'-(supC^α'+supC^β+β'))進行評價，藉此製作α'、β'、γ、γ'及差量之位數之表。

(3)β為-10至-32之情形時，無論β'之值如何，均為γ=-β，γ'=α'+1。但，α'=255時，為γ=-β+1，γ'=0。又，對其差(infC^γ+γ'-(supC^α'+supC^β+β'))進行評價，藉此製作α'、β'、γ、γ'及差量之位數之表。

(4)β為-33以下之情形時，與(3)同樣地，無論β'之值如何，均為γ=-β，γ'=α'+1。但，α'=255時，為γ=-β+1，γ'=0。對其差(infC^γ+γ'-(supC^α'+supC^β+β'))進行評價，藉此製作α'、β'、γ、γ'及差量之位數之表。再者，差量之位數為9以下。

(5)β=0、α'=β'之情形時，差量之位數設為65535。其為無符號單精度整數之最大值。於該情形時，不進行陣列a之修正處理。

圖27係表示擴展位數加法表之一例之圖。圖27所示之表表示β=0時針對α'、β'之值的擴展位數(γ+γ')及偏移值。對於第4列，驗證是否為2^2/256+2⁰≦2^1+2/256之最小之擴展位數(γ+γ')。左邊及右邊之計算結果如下。

2^2/256+2⁰=2.0054299011...

2^1+2/256=2.010859802...

又，2^1+1/256=2.005422550...，因此2^1+2/256為最小之值。

又，差量(2^1+2/256-(2^2/256+2⁰))為0.0054299009...。使該值乘以256則成為1.3900546304。其表示當使差量之值向左移動8位元時，最前面之位置為γ之位置。因此，從γ向右移動8位元，將差量之位數9以後設為0。

[乘法]

設為分別以式(11)及式(12)定義實數A及實數B之高精度機器數。

此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數。C=2。h_a+h_a'、h_b+h_b'表示擴展最大位數，該擴展最大位數為分別滿足｜a₁｜≦2^ha+ha'、｜b₁｜≦2^hb+hb'之最小之擴展位數，h_a、h_b表示之最大位數為整數，h_a'、h_b'表示分別為h_a'/256、h_b'/256之小數位數。e_a+e_a'、e_b+e_b'表示作為擴展位數之擴展絕對有效位數，e_a、e_b表示之絕對有效位數為整數，e_a'、e_b'表示小數位數，該小數位數分別為e_a'/256、e_b'/256之小數。

A×B以下述式(31)表示。

[數式16]A×B=(a ₁+a ₂)×(b ₁+b ₂)=a ₁ b ₁+a ₂ b ₁+a ₁ b ₂+a ₂ b ₂…(31)

以下，將h_a、h_a'、h_b、h_b'分別記為m_a、m_a'、m_b、m_b'進行說明。

(1)A>0、B>0之情形時，a₁≦C^ma+ma'，b₁≦C^mb+mb'，滿足下述式(32)~(34)。

[數式17]

整理式(32)~(34)，以下述式(35)~(37)表示。

設為下述式(38)，則式(31)以下述式(39)表示，求出滿足式(40)之擴展位數即可。

要求出該擴展位數，求出滿足下述式(41)之最小之擴展位數即可。

又，於實數B之非確定數b₂為0之情形時，式(38)成為下述式(42)。

實數A、B兩者之非確定數為0之情形時，成為γ→-∞，絕對有效位數e之值成為-32768(0b1000000000000000)。實數A、B之任一者之非確定數為0時，不進行低位數之修正處理。

(2)A>0、B<0之情形時，a₁≦C^ma+ma'，-b₁≦C^mb+mb'，滿足下述式 (43)~(45)。

整理式(43)~(45)，以下述式(46)~(48)表示。

若設為下述式(49)，則式(31)以下述式(50)表示，求出滿足式(51)之擴展位數即可。

非確定數為0時之處理與(1)A>0、B>0之情形時相同。

(3)A<0、B>0之情形時，-a₁≦C^ma+ma'，b₁≦C^mb+mb'，滿足下述式(52)~(54)。

整理式(52)~(54)，以下述式(55)~(57)表示。

[數式26]

若設為下述式(58)，則式(31)以下述式(59)表示，求出滿足式(60)之擴展位數即可。

非確定數為0時之處理與(1)A>0、B>0之情形時相同。

(4)A<0、B<0之情形時，-a₁≦C^ma+ma'，-b₁≦C^mb+mb'，滿足下述式(61)~(63)。

整理式(61)~(63)，以下述式(64)~(66)表示。

若設為下述式(67)，則式(31)以下述式(68)表示，求出滿足式(69)之擴展位數即可。

[數式30]

非確定數為0時之處理與(1)A>0、B>0之情形時相同。

[除法]

設為分別以式(11)及式(12)定義實數A及實數B之高精度機器數。

此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數。C=2。h_a+h_a'、h_b+h_b'表示擴展最大位數，該擴展最大位數為分別滿足｜a₁｜≦2^ha+ha'、｜b₁｜≦2^hb+hb'之最小之擴展位數，h_a、h_b表示之最大位數為整數，h_a'、h_b'表示分別為h_a'/256、h_b'/256之小數位數。e_a+e_a'、e_b+e_b'表示作為擴展位數之擴展絕對有效位數，e_a、e_b表示之絕對有效位數為整數，e_a'、e_b'表示小數位數，該小數位數分別為e_a'/256、e_b'/256之小數。

B/A時，使用h_a+h_a'-1/256、h_b+h_b'-1/256代替擴展最大位數(h_a+h_a'、h_b+h_b')，設為以下述式(71)及式(72)定義之高精度機器數。

B/A以下述式(73)表示。

對式(73)進行評價。

該式(74)假設C^ha+ha'-1/256-C^ea+ea'不為0。該值成為0以下表示A可能為0，因此除法不成立。

求出滿足式(75)之擴展位數(H_a+H_a')，則為下述式(76)。Ha+Ha'可參照擴展位數減法表求出，該擴展位數減法表係對C^α'、C^β+β'輸出滿足C^α'-C^β+β'≧C^γ+γ'之最大之擴展位數(γ+γ')的表。

其次，將b₂a₁-b₁a₂分為各項進行評價。a₁>0時以下述式(77)表示，a₁<0時以下述式(78)表示，b₁>0時以下述式(79)表示，b₁<0時以下述式(80)表示。

[數式37]

因此，a₁>0、b₁>0時以下述式(81)表示，a₁>0、b₁<0時以下述式(82)表示，a₁<0、b₁>0時以下述式(83)表示，a₁<0、b₁<0時以下述式(84)表示。

求出滿足式(85)之擴展位數(H_ab+H_ab')，則為下述式(86)。

[數式40]

因此，式(73)之第2項以下述式(87)表示。

其次，對b₁/a₁之位數進行說明。不確定部分之計算中，b₁/a₁之位數可捨入至求出滿足式(85)之擴展位數(H_a+H_a')時之差量，因此求出捨入誤差以上之位即可。關於捨入，使用下述式(88)~式(90)進行說明。

若如式(90)，則可捨去ε以下之位。

其次，對非確定數為0時，即e_a、e_b為-∞時之處理進行說明。

(1)e_a=-∞之情形時

對上述式(73)進行評價時之式(74)中，求出滿足式(75)之擴展位數(H_a+H_a')，則為下述式(91)。

又，求出滿足式(85)之擴展位數(H_ab+H_ab')，則為下述式(92)。

因此，式(88)之不等式為式(93)，故成為式(94)。

式(94)中，作為式(95)，設為式(96)。然後，使用C^α+α'與C^β+β'之差，進行擴展絕對有效位數之修正處理。

圖28係用以說明高精度機器數之除法之確定數(b₁/a₁)之位置的圖。於ε=C^β+β'-C^α+α'以下近似b₁/a₁。ε之具體值係作為infC^β+β'-supC^α+α'值求出。α'≦137之情形時，偏移值為9，α'>137之情形時，偏移值為8。

e_b=-∞之情形時，誤差為0。因此，需要自外部指定有效位數。

(2)e_a≠-∞、e_b=-∞之情形時

求出滿足式(85)之擴展位數(H_ab+H_ab')，則為下述式(97)。

因此，式(88)之不等式為式(98)，故成為式(99)。

[數式48]

然後，與(1)e_a=-∞之情形時同樣地，使用C^α+α'與C^β+β'之差，進行擴展絕對有效位數之修正處理。

[擴展位數減法表]

對擴展位數減法表進行說明，該擴展位數減法表係對C^α'、C^β+β'輸出滿足C^α'-C^β+β'≧C^γ+γ'之最大之擴展位數(γ+γ')的表。此處，0≧β，α'、β'分別為α'/2⁸、β'/2⁸。 0=β時，設為α'≧β'。藉由使用擴展位數減法表，求出例如滿足式(75)之擴展位數(Ha+Ha')時，可使計算高速化。

圖29係設為C^α'=A+B(A：確定數，B：非確定數)時A之32位元表現之一例。B為-C^-31≦B<C^-31。此處，α'為α'/2⁸。然後，求出包含C^α'+C^β+β'可取之最小值的C^γ+γ'之最大之擴展位數。具體而言，求出infC^α'-supC^β+β'≧supC^γ+γ'之C^γ+γ'。又，計算其差(supC^γ+γ'-(infC^α'-supC^β+β'))。

β=0且α'=β'時，C^α'-C^β+β'≧C^-∞。γ可取之值為單精度整數之範圍，將最小值視為-∞。該值之2位元表現為「0b1000000000000000」。

圖30係用以說明infC^α'-supC^β+β'之具體計算方法之圖。以32位元表示infC^α'與supC^β+β'，使supC^β+β'之最低位元對準64位元之最低位元，以無符號64位元整數進行計算。若進行此處理則不會超過64位元之範圍。將infC^α'與supC^β+β'複製至64位元，使infC^α'向左移動-β位元。然後，計算該等值之差。計算該差之過程中，首先求出不為0之位元，使supC^γ之最高位元之位置與該位元對準。

<3.具體例>

以下，對藉由高精度機器數進行之計算例進行說明。基數為2(C=2)，指數 部之擴展部(小數部)h_a'、h_b'、e_a'、e_b'、γ'分別為h_a'/2⁸(0≦h_a'<2⁸)、h_b'/2⁸(0≦h_b'<2⁸)、e_a'/2⁸(0≦e_a'<2⁸)、e_b'/2⁸(0≦e_b'<2⁸)、γ'/2⁸(0≦γ'<2⁸)。

又，計算例中，將雙精度浮點表現轉換為高精度機器數，使用高精度機器數進行計算。將雙精度浮點表現轉換為高精度機器數之處理係藉由調查雙精度浮點之符號、指數部，複製尾數部而進行。

圖31係表示雙精度浮點表現之圖，圖32係表示藉由高精度機器數對10進制之「0.1」進行位元表現之一例的圖。圖32所示之高精度機器數中，sign(0)為正數，An(2)表示32位元之陣列之使用數為「2」。h(-4)表示最大位數為「-4」，h'(174)表示最大位數之擴展部(小數位數)為「174」。l(55)表示陣列a[0]之最低位元以2進制表示為-55位。

e(-57)表示有效位數於2進制中至-57有效。以10進制表示則為log₁₀2=0.301029995663981...，因此log₁₀2^-57=-17.1587097528469281...，表示以10進制表示時至-17位有效(參照圖32之第4列)。

陣列a[1]、a[0]直接代入雙精度浮點表現之尾數部(fraction)。再者，高精度機器數係右對齊。10進制之「0.1」無法以電腦表示準確之值，因此成為如第4列之值。

將以雙精度浮點表現10進制之「0.1」之尾數部代入高精度機器數之陣列，則成為下述陣列(A)。其係將圖33所示之高精度機器數之陣列a[1]與陣列a[0]連結而成者。

0000000000001100110011001100110011001100110011001100110011001101(A)

最前面之1位元為最大位數h，可根據雙精度浮點表現計算求出。最大位數之擴展部(小數位數)h'可參照上述擴展位數表求出。陣列(A)之最前面9位元為「110011001」，其後之8位元為「10011001」。使用該8位元，參照上述「8位元-α' 表」，藉此可求出最大位數之擴展部h'。「10011001」以10進制表示時為153，讀入「8位元-α'表」之第153個(最前面為0)數值(174)。

計算2^174/256，則為1.601792755682693353793846241591。另一方面，陣列(A)之最前面32位元之值為3435973836，使該值除以2³¹，藉此可將最前面之第1位元設為2進制第0位。求出該值，則為1.59999999962747097015380859375，因此可知若將陣列(A)之最前面之1之位數設為2進制之第0位，則陣列(A)可利用2^174/256控制。陣列(A)之最前面以2進制之位表示為-4，因此可知滿足0.1≦2^-4+174/256。

實際進行計算則成為下述計算結果，可知2^-4+173/256≦0.1≦2^-4+174/256。

2^-4+174/256=0.10011204723016833461211539009943

2^-4+173/256=0.09984134986928919364142626838804

[加法]

圖33係表示藉由高精度機器數對10進制之「1.1」進行位元表現之一例的圖，圖34係表示將10進制之「0.1」及「1.1」轉換為高精度機器數後，使用高精度機器數計算「0.1+1.1」之結果之一例的圖。

圖34所示之高精度機器數中，h(0)、h'(68)表示1.2≦2^68/256。實際進行計算則成為下述計算結果，可知2^67/256≦1.2≦2^68/256。

2^67/256=1.19890616707438048177...

2^68/256=1.2021567314527031420...

又，計算結果之擴展絕對有效位數e(-53)、e'(23)係使用「0.1」之高精度機器數之擴展絕對有效位數e(-57)、e'(0)、「1.1」之高精度機器數之擴展絕對有效位數e(-53)、e'(0)，表示2^-53+22/256≦2^-57+2^-53≦2^-53+23/256。於兩邊乘以2⁵³，實際進行計算則成為下述計算結果，可知2^22/256≦2^-4+1≦2^23/256。

2^22/256=1.061377227289262...

2^-4+1=1.0625

2^23/256=1.0642549128844645...

其次，求出偏移值。

0.1=0.100000000 0000000055 5111512312+α |α|≦2^-57

1.1=1.10000000 0000000088 8178419700+β |β|≦2^-53

1.2=1.20000000000000009436895709312+α+β

此處，α+β≦2^-57+2^-53=2^-53(2^-4+1)，因此求出滿足(1+2^-4)≦2^γ'/256之最小之γ'。(1+2^-4)中，1=2⁰，2^-4=2^-4，且α'=0，β=-4，β'=0，因此根據該值，參照上述擴展位數加法表，求出γ'、差量之位數(偏移值)。

使用擴展位數加法表之值(γ'=23)則為(1+2^-4)≦2^23/256，實際對兩邊分別進行計算則成為下述計算結果。

1+2^-4=1.0625

2^23/256=1.0642549128844645497886112570016

又，擴展位數加法表之偏移值為10。差量之計算結果如下。

2^23/256-(1+2^-4)=0.00175491288446454978861125700158

使其乘以2¹⁰之計算結果如下。

1.7970307936916989835379271696181

於2進制中之小數點以下為「.0000000001********」，「1********」以下可捨去。這表示2進制中可自第-53位起捨去10位以下。藉此，最小位數l成為-55位，為絕對有效位數e(-53)以下。於2進制中-55位以下原本即為0。

圖35係表示以浮點計算10進制之「0.1+1.1」並轉換為高精度機器數之結果之一例的圖。可知轉換為高精度機器數後進行計算時，精度有所提昇。

圖36係表示藉由高精度機器數對10進制之「0.0000001」進行位元表現之一例的圖，圖37係藉由高精度機器數對10進制之「1.0」進行位元表現之一例的圖。又，圖38係表示將10進制之「0.0000001」及「1.0」轉換為高精度機器數後，使用高精度機器數對「1.0」加上100次「0.0000001」所得的結果之一例之圖。可知絕對有效位數e(-53)未變化，僅小數位數e'成為100。第1實施形態之機器數之反覆計算中，每一次計算絕對有效位數e之值增加3左右，因此進行加法100次時，有效位數變得無意義，但可藉由高精度機器數進行改善。

又，圖39係表示以浮點進行對「1.0」加上100次「0.0000001」之計算並將其結果轉換為高精度機器數所得的結果之一例之圖。有效位數於10進制中為15位。

[乘法]

圖40係表示將10進制之「0.1」及「1.1」轉換為高精度機器數，用高精度機器數計算「0.1×1.1」之結果之一例的圖。

圖40所示之高精度機器數中，h(-4)、h'(209)表示0.11≦2^-4+209/256。實際進行計算則成為下述計算結果，可知2^-4+208/256≦0.11≦2^-4+209/256。

2^-4+208/256=0.1097657600233312...

2^-4+209/256=0.11006336518984898...

圖40所示之高精度機器數中，e(-56)、e'(112)表示2⁵⁷C'≦2⁵⁷(2^-56+112/256)。又，A、B同為正時之式(38)所示之C'之具體計算結果如下。

實際進行計算則成為下述計算結果，可知2⁵⁷(2^-56+111/256)≦2⁵⁷C'≦2⁵⁷(2^-56+112/256)。又，e(-56)、e'(112)係滿足C'≦C^γ+γ'之最小之擴展位數，可知為擴展有效位數(e+e'/256)。

2⁵⁷(2^-56+112/256)=2.708511093873...

2⁵⁷C'=2.704175338990...

2⁵⁷(2^-56+111/256)=2.701187431...

又，偏移值為9，因此最小位數為l(-63)，小於e(-56)。假設該位數以下有連續2個以上0。

圖41係表示以浮點計算10進制之「0.1×1.1」並轉換為高精度機器數的結果之一例之圖。可知藉由高精度機器數所得之計算結果與藉由浮點所得之計算結果相同。

圖42係表示藉由高精度機器數進行對10進制之「1.1」乘以100次「0.0000001」之計算所得的結果之一例之圖。對圖42所示之計算結果與圖33所示之「1.1」之高精度機器數之有效位數進行比較。有效位數為log_C｜確定數｜-擴展絕對有效位數(γ+γ')≦k之最小之整數。

圖33：(0+36/256)-(-53)=53+36/256

圖42：(-2326+202/256)-(-2372+1/256)=46+201/256

有效位數降減少了約6+91/256，但與第1實施形態中之機器數相比獲得了改善。

[除法]

圖43係表示將10進制之「1」及「3」轉換為高精度機器數，用高精度機器數計算「1÷3」之結果之一例的圖。1與3不存在非確定數部分，因此(e_a=-∞、e_b=-∞)，將擴展絕對有效位數指定為-100。

圖44係藉由高精度機器數對作為分母之10進制之「0.1」進行位元 表現之一例的圖，圖45係藉由高精度機器數對作為分子之10進制之「1」進行位元表現之一例的圖。又，圖46係表示使用高精度機器數計算「1÷0.1」所得之結果之一例的圖。1不存在非確定數部分，因此以分子之非確定數為0之情況(e_a≠-∞，e_b=-∞)進行計算。

上述式(75)中，計算h_a+h_a'-1/256、e_a+e_a'之結果如下。

h_a+h_a'-1/256=-4+173/256

e_a+e_a'=-57

然後，使用該數值，參照上述擴展位數減法表求出H_a+H_a'。e_a相對於h_a較小，因此成為自h_a+h_a'-1/256減去1/256之值。

H_a+H_a'=-4+172/256

上述式(99)中，(h_b+e_a-H_a-h_a)+(h_b'+e_a'-H_a'-h_a'+1/256)為-51+168/256，得到擴展絕對有效位數e(-51)、e'(169)之計算結果。因偏移值為8，故對於最小位數l(-53)，擴展絕對有效位數變大。

圖47係表示藉由高精度機器數對作為分母之10進制之「0.1」進行位元表現之一例的圖，圖48係表示藉由高精度機器數對作為分子之10進制之「0.2」進行位元表現之一例的圖。又，圖49係表示使用高精度機器數計算「0.2÷0.1」之結果之一例的圖。以分子及分母之非確定數不為0之情況(e_a≠-∞、e_b≠-∞)進行計算。

[數式52]

上述式(75)中，計算h_a+h_a'-1/256、e_a+e_a'之結果如下。

h_a+h_a'-1/256=-4+173/256

e_a+e_a'=-57

然後，使用該數值，參照上述擴展位數減法表求出H_a+H_a'。因e_a相對於h_a較小，因此成為自h_a+h_a'-1/256減去1/256之值。

H_a+H_a'=-4+172/256

上述式(89)中，計算出指數部之下述2個值。

(e_b-H_a)+(e_b'-H_a'+1/256)=-53+85/256

(h_b+e_a-H_a-h_a)+(h_b'+e_a'-H_a'-h_a'+1/256)=-53+85/256

該等2個值不存在差量，因此藉由偏移值為∞時之方法，計算結果之擴展絕對有效位數為-52+85/256加上1/256之值(e(-52)，e'(86))。

Claims (10)

1. 一種資訊處理裝置，其具備：輸入部，其輸入以下述式(11)及式(12)分別定義實數A及實數B之高精度機器數；儲存部，其儲存上述高精度機器數；及運算部，其使用上述儲存部中儲存之高精度機器數進行運算，以滿足下述式(13)之方式決定擴展絕對有效位數(γ+γ')，將該運算結果之高精度機器數儲存至上述儲存部中；

   

   

   

   此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數；C表示基數；h_a+h_a'、h_b+h_b'表示擴展最大位數，上述擴展最大位數為分別滿足｜a₁｜≦C^ha+ha'、｜b₁｜≦C^hb+hb'之最小之擴展位數，h_a、h_b表示之最大位數為整數，h_a'、h_b'表示小數位數，上述小數位數分別為0≦h_a'<1、0≦h_b'<1之小數；e_a+e_a'、e_b+e_b'、γ+γ'表示作為擴展位數之擴展絕對有效位數，e_a、e_b、γ表示之絕對有效位數為整數，e_a'、e_b'、γ'表示小數位數，上述小數位數分別為0≦e_a'<1、0≦e_b'<1、0≦γ'<1之小數；(A,B)係實數A及實數B之運算結果，(a,b)₁係確定數a₁、b₁之運算結果，(a,b)₂係非確定數a₂、b₂之運算結果。
2. 如請求項1之資訊處理裝置，其中上述高精度機器數之基數C為2、8或16之任一者。
3. 如請求項2之資訊處理裝置，其中上述小數位數h_a'、h_b'、e_a'、e_b'、γ'分別以如下方式表示：h_a'/2ⁿ(0≦h_a'<2ⁿ)、h_b'/2ⁿ(0≦h_b'<2ⁿ)、e_a'/2ⁿ(0≦e_a'<2ⁿ)、e_b'/2ⁿ(0≦e_b'<2ⁿ)、γ'/2ⁿ(0≦γ'<2ⁿ)，n為自然數。
4. 如請求項3之資訊處理裝置，其中上述高精度機器數之基數C為 2，上述小數位數之n為8。
5. 如請求項4之資訊處理裝置，其中上述運算部於加法(A+B)中，將滿足下述式(14)之最小之擴展位數設為擴展絕對有效位數

   
6. 如請求項4之資訊處理裝置，其中上述運算部於乘法(A×B)中，將滿足下述式(15)之最小之擴展位數設為擴展絕對有效位數

   
7. 如請求項4之資訊處理裝置，其中上述運算部於除法(B/A)中，分別使用h_a+h_a'-1/256、h_b+h_b'-1/256代替h_a+h_a'、h_b+h_b'，以下述式(16)及式(17)定義之高精度機器數，對下述式(18)進行評價，決定擴展絕對有效位數

   

   

   
8. 一種電腦程式，其使電腦執行具有以下步驟之處理：輸入步驟，其輸入以下述式(11)及式(12)分別定義實數A及實數B之高精度機器數；儲存步驟，其將上述高精度機器數儲存至儲存部中；及運算步驟，其使用上述儲存部中儲存之高精度機器數進行運算，以滿足下述式(13)之方式決定擴展絕對有效位數(γ+γ')，將上述運算結果之高精度機器數儲存至上述儲存部中；

   

   

   

   此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數；C表示基數；h_a+h_a'、h_b+h_b'表示擴展最大位數，上述擴展最大位數為分別滿足｜a₁｜≦C^ha+ha'、｜b₁｜≦C^hb+hb'之最小之擴展位數，h_a、h_b表示之最大位數為整數，h_a'、h_b'表示小數位數，上述小數位數分別為0≦h_a'<1、0≦h_b'<1之小數；e_a+e_a'、e_b+e_b'、γ+γ'表示作為擴展位數之擴展絕對有效位數，e_a、e_b、γ表示之絕對有效位數為整數，e_a'、e_b'、γ'表示小數位數，上述小數位數分別為0≦e_a'<1、0≦e_b'<1、0≦γ'<1之小數；(A,B)係實數A及實數B之運算結果，(a,b)₁係確定數a₁、b₁之運算結果，(a,b)₂係非確定數a₂、b₂之運算結果。
9. 一種記錄媒體，其記錄有如請求項8之程式。
10. 一種資訊處理方法，其具有以下步驟：輸入步驟，其輸入以下述式(11)及式(12)分別定義實數A及實數B之高精度機器數；儲存步驟，其將上述高精度機器數儲存至儲存部中；及運算步驟，其使用上述儲存部中儲存之高精度機器數進行運算，以滿足下述式(13)之方式決定擴展絕對有效位數(γ+γ')，將上述運算結果之高精度機器數儲存至上述儲存部中；

    

    

    

    此處，a₁、b₁係已確定數值之確定數，a₂、b₂係未確定數值之非確定數；C表示基數；h_a+h_a'、h_b+h_b'表示擴展最大位數，上述擴展最大位數為分別滿足｜a₁｜≦C^ha+ha'、｜b₁｜≦C^hb+hb'之最小之擴展位數，h_a、h_b表示之最大位數為整數，h_a'、h_b'表示小數位數，上述小數位數分別為0≦h_a'<1、0≦h_b'<1之小數；e_a+e_a'、e_b+e_b'、 γ+γ'表示作為擴展位數之擴展絕對有效位數，e_a、e_b、γ表示之絕對有效位數為整數，e_a'、e_b'、γ'表示小數位數，上述小數位數分別為0≦e_a'<1、0≦e_b'<1、0≦γ'<1之小數；(A,B)係實數A及實數B之運算結果，(a,b)₁係確定數a₁、b₁之運算結果，(a,b)₂係非確定數a₂、b₂之運算結果。

Images