TWI749866B - 資料處理裝置與資料處理方法 - Google Patents
資料處理裝置與資料處理方法 Download PDFInfo
- Publication number
- TWI749866B TWI749866B TW109139588A TW109139588A TWI749866B TW I749866 B TWI749866 B TW I749866B TW 109139588 A TW109139588 A TW 109139588A TW 109139588 A TW109139588 A TW 109139588A TW I749866 B TWI749866 B TW I749866B
- Authority
- TW
- Taiwan
- Prior art keywords
- string
- character string
- generate
- encrypted
- data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/602—Providing cryptographic facilities or services
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
一種資料處理裝置,其包含記憶體以及處理器。記憶體用以儲存電腦程式與N組加密私鑰,其中N為正整數。處理器耦接記憶體,並用以執行電腦程式進行:根據第一資料產生第一字串;將第一字串倒置排列以產生第二字串;根據N組私鑰與第二字串產生第三字串;對第三字串加密以產生第一加密字串;將第一加密字串進行倒置排列產生第四字串;將第四字串加密以產生第二加密字串;以及將第二加密字串作為第二資料輸出。
Description
一種資料處理裝置與資料處理方法,特別是一種用於資料加密與解密的資料處理裝置與資料處理方法。
晶圓測試(Wafer Probe)是針對晶圓上每一顆晶片進行電性功能測試,用以確認其功能是否正常。一般來說,不同的產品特性會具有不同的測試項目以及測試參數,而每一個測試項目則以一個測試編號(Test Number)代表。若晶片無法通過測試項目中任一者,則該晶片會被測試機台判定為不良(Bad Die),並標示不良等級 (Fail Bin Number)。
因此,若測試參數遭到竄改,將會嚴重影響測試機台判斷晶圓良率的準確度。
本揭示文件提供一種資料處理方法,其適用於一資料處理裝置,其中資料處理方法包含:根據第一資料產生第一字串;將第一字串倒置排列以產生第二字串;根據N組私鑰與第二字串產生第三字串,其中N為正整數;對第三字串加密以產生第一加密字串;將第一加密字串進行倒置排列產生第四字串;將第四字串加密以產生第二加密字串;以及將第二加密字串作為第二資料輸出。
本揭示文件提供一種資料處理裝置,其包含記憶體以及處理器。記憶體用以儲存電腦程式與N組加密私鑰,其中N為正整數。處理器耦接記憶體,並用以執行電腦程式進行:根據第一資料產生第一字串;將第一字串倒置排列以產生第二字串;根據N組私鑰與第二字串產生第三字串;對第三字串加密以產生第一加密字串;將第一加密字串進行倒置排列產生第四字串;將第四字串加密以產生第二加密字串;以及將第二加密字串作為第二資料輸出。
上述的資料處理裝置以及資料處理方法的優點之一,在於能夠對晶圓測試的測試項目以及測試參數進行加密保護,防止資料洩露或是遭到竄改。
下文係舉實施例配合所附圖示作詳細說明,但所描述的具體實施例僅僅用以解釋本發明,並不用來限定本發明,而結構操作之描述非用以限制其執行之順序,任何由元件重新組合之結構,所產生具有均等功效的裝置,皆為本發明揭示內容所涵蓋的範圍。
在全篇說明書與申請專利範圍所使用之用詞(terms),除有特別註明外,通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論,以提供本領域技術人員在有關本揭露之描述上額外的引導。
第1圖為根據一些實施例所繪示的資料處理裝置100的示意圖。如第1圖所示,資料處理裝置100包含處理器110、記憶體120、I/O介面130以及匯流排140。處理器110、記憶體120以及I/O介面130透過匯流排140彼此耦接,藉此協同操作。舉例來說,處理器110可透過匯流排140存取記憶體120中的電腦程式121以及N組私鑰122以執行後述第2A~2B圖中的資料處理方法200,其中N為正整數。
此外,I/O介面130可用以作為資料(例如,第一資料Data1或是第二資料Data2)輸入或輸出的介面,以供外部的一或多個輸入/輸出裝置(未繪示),例如:滑鼠、鍵盤、觸控螢幕…等,透過匯流排140傳送或接收資料。
在一些實施例中,處理器110可以用特定應用積體電路(ASIC)、現場可程式化邏輯陣列(FPGA)、微處理器(MCU)、中央處理器(CPU) 或其他合適的處理器來實現。
在一些實施例中,記憶體120可包含任何類型的系統記憶體,諸如靜態隨機存取記憶體(static random access memory;SRAM)、動態隨機存取記憶體(dynamic random access memory;DRAM),或唯讀記憶體(read-only memory;ROM)。
在一些實施例中,匯流排140可為任何類型的若干匯流排架構中的一或多者,該等匯流排架構包括記憶體匯流排或記憶體控制器、周邊匯流排、視訊匯流排或其他合適的匯流排。
第2A~2B圖為根據一些實施例所繪示的資料處理方法200的流程圖。如第2A圖所示,當處理器110執行電腦程式121時,電腦程式121令處理器110執行資料處理方法200中的流程S201~S208。第3圖為根據一些實施例所繪示的倒置排列示意圖。第4圖為根據一實施例所繪示的私鑰寫入示意圖。為了方便說明,第2A圖中的操作流程將配合後述的第3圖以及第4圖以更詳細地說明,但不以其為限。
於流程S201,利用資料處理裝置100接收第一資料Data1。在一些實施例中,第一資料Data1為欲保護的原始資料。舉例來說,第一資料Data1可以包含各種用以進行晶圓測試(Wafer Probe)的測試參數(Condition table)以及測試項目。
於流程S202,處理器110根據第一資料Data1產生第一字串。在一些實施例中,處理器110藉由執行電腦程式121,將第一資料Data1的內容擷取出以產生第一字串。例如,處理器110可以將第一資料Data1轉換為包含第一字串的文字檔。在一些實施例中,電腦程式121可以是由Python、C或是Java等程式語言所撰寫。
於流程S203,處理器110將第一字串倒置排列產生第二字串。舉例來說,第3圖繪示了分別代表第一字串和第二字串的字串301和字串302,字串301包含對應第一資料Data1內容的三個部份,由上而下依序分別為「ABCDEFGHIJK」、「LMNOP」以及「QR」。處理器110則藉由操作流程S203,將「ABCDEFGHIJK」、「LMNOP」以及「QR」分別倒置為「KJIHGFEDCBA」、「PONML」以及「RQ」,並將「RQ」取代「ABCDEFGHIJK」作為第一行,「PONML」取代「LMNOP」作為第二行以及「KJIHGFEDCBA」取代「QR」作為第三行以形成字串302。也就是說,為了形成字串302,處理器110會將字串301每行中的字元排列順序設為相反,還會將字串301多行的排列順序設為相反。
於流程S204,處理器110根據N組私鑰122與第二字串產生第三字串。在一些實施例中,處理器110是藉由將上述第二字串排列於N組私鑰122中至少一者與N組私鑰122中至少另一者之間以產生第三字串。舉例來說,第4圖繪示了對應於第三字串的字串401,字串401包含兩組私鑰122(分別為「XX」以及「YY」)。處理器110則藉由操作流程S204,將字串302排列於兩組私鑰122「XX」以及「YY」之間以產生字串401。在一些實施例中,私鑰122是預先儲存於記憶體120中的字串。
於流程S205,處理器110對第三字串進行加密產生第一加密字串。在一些實施例中,處理器110可依據Base64編碼進行加密運算以產生上述的第一加密字串。
於流程S206,處理器110再將上述第一加密字串倒置排列產生第四字串。倒置排列的方式類似於前述流程S203,在此不再贅述。
於流程S207,處理器110將第四字串進行加密產生第二加密字串,並於流程S208,處理器110將第二加密字串作為第二資料Data2輸出。流程S207的加密方法與前述流程S205類似,在此不再贅述。
綜上所述,資料處理裝置100藉由處理器110執行電腦程式121操作資料處理方法200以將第一資料Data1加密,使非握有私鑰122者無法輕易解讀第二資料Data2,因而得以保護第一資料Data1的內容。
在一些實施例中,如第2B圖所示,資料處理方法200更包含流程S210、流程S220、流程S230、流程S240、流程S250、流程S260、流程S270以及流程S280。
於流程S210,利用資料處理裝置100接收第二資料Data2。在一些實施例中,處理器110可根據接收的資料(例如,第一資料Data1或是第二資料Data2)決定執行第2A圖的資料處理方法200以進行加密,或是執行第2B圖的資料處理方法200以進行解密。
於流程S220,處理器110根據第二資料Data2產生第二加密字串,並於流程S230,處理器110將第二加密字串解密以產生第四字串。流程S220以及流程S230分別對應於流程S208以及流程S207。在一些實施例中,處理器110可以將第二資料Data2轉換為包含第二字串的文字檔。在一些實施例中,處理器110可依據Base64編碼進行逆運算將第二加密字串解密以還原至第四字串。
於流程S240,處理器110將上述第四字串倒置排列產生第一加密字串。流程S240對應於流程S206,且倒置排列的方式同樣類似於前述流程S203,在此不再贅述。
於流程S250,處理器110將第一加密字串解密以產生第三字串。流程S250對應於流程S205。在一些實施例中,處理器110同樣可依據Base64編碼進行逆運算將第一加密字串解密以還原至第三字串。
於流程S260,處理器110根據N組私鑰122與上述第三字串產生第二字串。在一些實施例中,處理器110是藉由將N組私鑰122從上述第三字串中移除,使得第三字串還原回第二字串。舉例來說,如第4圖所示,處理器110藉由操作流程S260,將兩組私鑰122「XX」以及「YY」從字串401中移除以產生第3圖的字串302。
於流程S270,處理器110將第二字串倒置排列產生第一字串,並於流程S280,處理器110將第一字串作為第一資料輸出。流程S270對應於流程S203。舉例來說,處理器110可藉由操作流程S270,將流程S203中的字串302倒置排列還原回字串301,並將字串301在流程S280中作為第一資料Data1輸出。
綜上所述,資料處理裝置100可藉由執行第2B圖中的上述流程將第二資料Data2還原至第一資料Data1,使得第一資料Data1的內容可以被解讀。
雖然本揭示內容已以實施方式揭露如上,然其並非用以限定本揭示內容,任何本領域具通常知識者,在不脫離本揭示內容之精神和範圍內,當可作各種之更動與潤飾,因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100:資料處理裝置
110:處理器
120:記憶體
130:I/O介面
140:匯流排
121:電腦程式
122:私鑰
200:資料處理方法
301,302,401:字串
Data1:第一資料
Data2:第二資料
S201~S208:流程
S210~S280:流程
第1圖為根據一些實施例所繪示的資料處理裝置的示意圖。
第2A~2B圖為根據一些實施例所繪示的資料處理方法的流程圖。
第3圖為根據一些實施例所繪示的倒置排列示意圖。
第4圖為根據一實施例所繪示的私鑰寫入示意圖。
100:資料處理裝置
110:處理器
120:記憶體
130:I/O介面
140:匯流排
121:電腦程式
122:私鑰
Data1:第一資料
Data2:第二資料
Claims (10)
- 一種資料處理方法,適用於一資料處理裝置,其中該資料處理方法包含: 根據一第一資料產生一第一字串; 將該第一字串倒置排列以產生一第二字串; 根據N組私鑰與該第二字串產生一第三字串,其中N為正整數; 對該第三字串加密以產生一第一加密字串; 將該第一加密字串進行倒置排列產生一第四字串; 將該第四字串加密以產生一第二加密字串;以及 將該第二加密字串作為一第二資料輸出。
- 如請求項1所述之資料處理方法,其中根據該N組加密私鑰與該第二字串產生該第三字串包含: 排列該第二字串於該N組私鑰中至少一者與該N組私鑰中至少另一者之間。
- 如請求項1所述之資料處理方法,其中該第一加密字串與該第二加密字串為Base64加密字串。
- 如請求項1所述之資料處理方法,其中該資料處理方法更包含: 根據該第二資料產生該第二加密字串; 將該第二加密字串解密以產生該第四字串; 將該第四字串倒置排列產生該第一加密字串; 將該第一加密字串解密以產生該第三字串; 根據該N組私鑰與該第三字串產生該第二字串; 將該第二字串倒置排列產生該第一字串;以及 將該第一字串作為該第一資料輸出。
- 如請求項4所述之資料處理方法,其中根據該N組加密私鑰與該第三字串產生該第二字串包含: 將該N組私鑰從該第三字串中移除。
- 一種資料處理裝置,包含: 一記憶體,用以儲存一電腦程式與N組加密私鑰,其中N為正整數;以及 一處理器,耦接該記憶體,用以執行該電腦程式以進行: 根據一第一資料產生一第一字串; 將該第一字串倒置排列以產生一第二字串; 根據N組私鑰與該第二字串產生一第三字串; 對該第三字串加密以產生一第一加密字串; 將該第一加密字串進行倒置排列產生一第四字串; 將該第四字串加密以產生一第二加密字串;以及 將該第二加密字串作為一第二資料輸出。
- 如請求項6所述之資料處理裝置,其中根據該N組私鑰與該第二字串產生該第三字串包含: 排列該第二字串於該N組私鑰中至少一者與該N組私鑰中至少另一者之間。
- 如請求項6所述之資料處理裝置,其中該處理器用以執行該電腦程式以進行: 根據該第二資料產生該第二加密字串; 將該第二加密字串解密以產生該第四字串; 將該第四字串倒置排列產生該第一加密字串; 將該第一加密字串解密以產生該第三字串; 根據該N組私鑰與該第三字串產生該第二字串; 將該第二字串倒置排列產生該第一字串;以及 將該第一字串作為該第一資料輸出。
- 如請求項8所述之資料處理裝置,其中根據該N組私鑰與該第三字串產生該第二字串包含: 將該N組私鑰從該第三字串中移除。
- 如請求項6所述之資料處理裝置,其中該處理器用以依據Base64編碼進行加密運算。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109139588A TWI749866B (zh) | 2020-11-12 | 2020-11-12 | 資料處理裝置與資料處理方法 |
CN202011421032.0A CN114491572A (zh) | 2020-11-12 | 2020-12-08 | 数据处理装置与数据处理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109139588A TWI749866B (zh) | 2020-11-12 | 2020-11-12 | 資料處理裝置與資料處理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI749866B true TWI749866B (zh) | 2021-12-11 |
TW202219514A TW202219514A (zh) | 2022-05-16 |
Family
ID=80681257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109139588A TWI749866B (zh) | 2020-11-12 | 2020-11-12 | 資料處理裝置與資料處理方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114491572A (zh) |
TW (1) | TWI749866B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201814511A (zh) * | 2016-09-15 | 2018-04-16 | 美商納茲控股有限責任公司 | 加密使用者資料傳輸及儲存(nuts) |
TWM575157U (zh) * | 2018-11-14 | 2019-03-01 | 中國信託商業銀行股份有限公司 | Financial service system |
-
2020
- 2020-11-12 TW TW109139588A patent/TWI749866B/zh active
- 2020-12-08 CN CN202011421032.0A patent/CN114491572A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201814511A (zh) * | 2016-09-15 | 2018-04-16 | 美商納茲控股有限責任公司 | 加密使用者資料傳輸及儲存(nuts) |
TWM575157U (zh) * | 2018-11-14 | 2019-03-01 | 中國信託商業銀行股份有限公司 | Financial service system |
Also Published As
Publication number | Publication date |
---|---|
TW202219514A (zh) | 2022-05-16 |
CN114491572A (zh) | 2022-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10778427B2 (en) | Method and apparatus for encrypting and decrypting product information | |
US9483664B2 (en) | Address dependent data encryption | |
US9390291B2 (en) | Secure key derivation and cryptography logic for integrated circuits | |
JP6058245B2 (ja) | 乱数拡大装置、乱数拡大方法及び乱数拡大プログラム | |
KR102430042B1 (ko) | 메모리 동작 암호화 | |
US9742563B2 (en) | Secure provisioning of secret keys during integrated circuit manufacturing | |
US20190384939A1 (en) | Data Protection Device and Method and Storage Controller | |
US10013363B2 (en) | Encryption using entropy-based key derivation | |
US11232718B2 (en) | Methods and devices for protecting data | |
US11728967B2 (en) | Dynamic masking | |
TW201918923A (zh) | 安全邏輯系統及操作安全邏輯系統的方法 | |
CN107368755A (zh) | 电路及其安全架构设计方法、装置、设备及存储介质 | |
JP2010252305A (ja) | 半導体集積回路及びその制御方法 | |
US11321475B2 (en) | Entropy data based on error correction data | |
TWI749866B (zh) | 資料處理裝置與資料處理方法 | |
Shariffuddin et al. | Review on arbiter physical unclonable function and its implementation in FPGA for IoT security applications | |
US11914870B2 (en) | Side-channel-attack-resistant memory access on embedded central processing units | |
US11050575B2 (en) | Entanglement and recall system using physically unclonable function technology | |
CN111381884A (zh) | 用于目标地址加密的设备、系统和方法 | |
TW201918925A (zh) | 資料存取裝置及方法 | |
KR20230044983A (ko) | 1회 프로그램 가능한 안티 퓨즈 물리적 복제 방지 기능 | |
Tumuganti et al. | Novel TCAM-based PUF with improved reliability for hardware-entangled security | |
CN113515784B (zh) | 集成电路以及授权访问由集成电路存储的内容的方法 | |
Farman et al. | Optimization of Energy and Area of a Randshift: Fault-Tolerant Technique using FPGA design flow | |
US20040143614A1 (en) | Hiding the internal state of a random number generator |