TWI742318B - 主機系統及其電子鎖解鎖方法 - Google Patents

Abstract

本發明提供一種主機系統及其電子鎖解鎖方法。在主機系統中，機箱具有一側邊門。電子鎖用以鎖定側邊門於機箱上。系統電路板配置於機箱內且耦接電子鎖，系統電路板具有多個通用序列匯流排連接埠以及多個非揮發性記憶電路。每一通用序列匯流排連接埠電性連接相對應的非揮發性記憶電路，而每一非揮發性記憶電路係由來自對應的通用序列匯流排連接埠的一觸發電壓以寫入資料。在系統電路板接收到觸發電壓時，系統電路板讀取多個非揮發性記憶電路儲存的多筆資料，並且在多筆資料等於一預設密碼時，輸出一解鎖訊號至電子鎖，以解鎖電子鎖。

Description

主機系統及其電子鎖解鎖方法

本發明是有關於一種主機系統，且特別是有關於一種使用非揮發性記憶體來實現密碼輸入的主機系統及其電子鎖解鎖方法。

目前，在使用電子鎖的電腦機箱中，使用者多數都只能在電腦開機時，透過基本輸入輸出系統(BIOS)輸入電子鎖密碼，以設定開啟或關閉機箱電子鎖。若電腦在關機的狀態下或主機發生異常狀況時，使用者無法進入安全系統，亦即使用者無法開啟安全認證機制，以致於無法打開機箱電子鎖。

本發明提供一種主機系統及其電子鎖解鎖方法，可在主機系統處於未開啟的情況下，進入到安全認證機制，以對電子鎖進行解鎖。

根據一實施例，本發明提供一種主機系統，其包含一機箱、一電子鎖以及一系統電路板。機箱具有一側邊門。電子鎖配置於側邊門上，用以鎖定側邊門於機箱上。系統電路板配置於機箱內且耦接電子鎖，系統電路板具有多個通用序列匯流排連接埠以及多個非揮發性記憶電路。每一通用序列匯流排 連接埠係以電性連接相對應的非揮發性記憶電路，而每一非揮發性記憶電路係由來自對應的通用序列匯流排連接埠的一觸發電壓以寫入資料。在系統電路板未啟動且接收到觸發電壓時，系統電路板讀取多個非揮發性記憶電路儲存的多筆資料，並且在多筆資料等於一預設密碼時，輸出一解鎖訊號至電子鎖，以解鎖電子鎖。

較佳地，當一通用序列匯流排裝置插入多個通用序列匯流排連接埠中的其中一個時，通用序列匯流排裝置之一供電單元係提供觸發電壓。

較佳地，系統電路板包含一控制晶片，耦接通用序列匯流排連接埠及電子鎖，且控制晶片係以觸發電壓作為一操作電源，以讀取多個非揮發性記憶電路儲存的多筆資料，並比較多筆資料與預設密碼，當多筆資料等於預設密碼時，控制晶片輸出解鎖訊號至電子鎖，以解鎖電子鎖。

較佳地，每一非揮發性記憶電路包含一寫入電路以及一非揮發性記憶體，當寫入電路以及非揮發性記憶體接收到觸發電壓時，寫入電路係對揮發性記憶體寫入資料。

較佳地，非揮發性記憶體係為一電阻式記憶體，寫入電路係改變電阻式記憶體之阻抗，以寫入資料。

較佳地，控制晶片包含一讀取單元以及一比較單元，而預設密碼係為一預設輸入順序，當控制晶片接收到觸發電壓時，讀取單元係讀取非揮發性記憶體儲存的多筆資料以記錄通用序列匯流排裝置插入多個通用序列匯流排連接埠的一輸入順序，比較單元係比較輸入順序以及預設輸入順序，當輸入順序等於預設輸入順序時，控制晶片輸出解鎖訊號至電子鎖，以解鎖電子鎖。

較佳地，當控制晶片接收觸發電壓超過一預設時間或是等到觸發電壓穩定，當控制晶片才啟動，致使讀取單元讀取非揮發性記憶體儲存的多筆 資料，且比較單元比較多筆資料與預設密碼，當輸入順序等於預設密碼時，控制晶片輸出解鎖訊號至電子鎖，以解鎖電子鎖。

較佳地，系統電路板更包含一雙電源電路，耦接於通用序列匯流排連接埠及控制晶片，用以接收插入該些通用序列匯流排連接埠的一通用序列匯流排裝置的一外部電源電壓及系統電路板的一待機電源電壓，並且當接收到外部電源電壓且未接收到待機電源電壓時，雙電源電路提供外部電源電壓至控制晶片，當接收到待機電源電壓時，無論是否接收到外部電源電壓，雙電源電路提供待機電源電壓至控制晶片。

根據一實施例，本發明提供一種主機系統的電子鎖解鎖方法，包含下列步驟。當一主機系統之一系統電路板為未啟動時，判斷系統電路板是否接收一觸發電壓；當系統電路板未啟動且接收到觸發電壓時，透過系統電路板的一控制晶片偵測多個通用序列匯流排連接埠被插入的一輸入順序；透過控制晶片比對輸入順序與一預設輸入順序；當輸入順序等於預設輸入順序時，透過控制晶片輸出一解鎖訊號至電子鎖，以解鎖電子鎖。

根據一實施例，本發明提供一種電子鎖系統，其包含一電子鎖以及一系統電路板。系統電路板係耦接電子鎖，且具有多個壓電按鍵以及多個非揮發性記憶電路，其中每一多個壓電按鍵係以電性連接相對應的非揮發性記憶電路。每一壓電按鍵被按壓時係產生一觸發電壓，每一非揮發性記憶電路係由來自對應的壓電按鍵的觸發電壓以寫入資料。在系統電路板未啟動且接收到觸發電壓時，系統電路板讀取多個非揮發性記憶電路儲存的多筆資料，並且在多筆資料等於一預設密碼時，輸出一解鎖訊號至電子鎖，以解鎖電子鎖。

較佳地，至少一多個壓電按鍵包含一由壓電材料製作的元件，每一非揮發性記憶電路包含一寫入電路以及一電阻式記憶體，當寫入電路以及電阻式記憶體接收到觸發電壓時，寫入電路係改變電阻式記憶體之阻抗，以寫入 資料。

10:通用序列匯流排裝置

101:供電單元

100:主機系統

110:機箱

111:側邊門

120:電子鎖

130、130a、130b、130c:系統電路板

131:通用序列匯流排連接埠

133:雙電源電路

135:控制晶片

1351:讀取單元

1352:比較單元

1353:預設密碼

1354:重置單元

137:晶片組

139:基本輸入輸出系統

14:非揮發性記憶電路

141:非揮發性記憶體

142:寫入電路

71:壓電按鍵

72:記憶電路

73:控制晶片

CMD_L:鎖定命令

CMD_U:解鎖命令

SLK:鎖定訊號

SUL:解鎖訊號

VBUS:外部電源電壓

VSTB:待機電源電壓

VPE:按壓電壓

S41~S47:步驟

第1圖為本發明一實施例的主機系統的結構示意圖。

第2圖為本發明一實施例的系統電路板之示意圖。

第3圖為本發明一實施例的系統電路板的非揮發性記憶電路之示意圖。

第4圖為本發明一實施例的電子鎖解鎖方法的流程圖。

第5圖為本發明另一實施例的電子鎖解鎖方法的流程圖。

第6圖為本發明另一實施例的系統電路板之示意圖。

第7圖為本發明另一實施例的系統電路板之示意圖。

以下將配合圖式及實施例來詳細說明本發明之實施方式，藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。

第1圖為本發明一實施例的主機系統的結構示意圖。請參閱第1圖，在本實施例中，主機系統100包含一機箱110、一電子鎖120及一系統電路板130。機箱110具有一側邊門111，其可轉動以曝露機箱110的內部。電子鎖120配置側邊門111上，用以鎖定側邊門111於機箱上；亦即，當電子鎖120為解鎖狀態時，側邊門111可自由轉動，當電子鎖120為鎖定狀態時，側邊門111則無法轉動。

系統電路板130配置於機箱110內且耦接電子鎖120，並且系統電路板130具有多個通用序列匯流排連接埠131。在系統電路板130未啟動且接收到一觸發電壓時，系統電路板130偵測這些通用序列匯流排連接埠131被插入的輸入狀態。例如，當一電源鑰匙(以下統稱為通用序列匯流排裝置)插入到通用序列匯流排連接埠131時，電源鑰匙所提供的外部電源電壓可視為觸發電壓。

系統電路板130會比對輸入狀態與預設密碼。在輸入狀態等於預設密碼時，系統電路板130輸出解鎖訊號SUL至電子鎖120，以解鎖電子鎖120；在輸入狀態不等於預設密碼時，系統電路板130不會輸出訊號至電子鎖120。

請參閱第2圖，其為本發明一實施例的系統電路板之示意圖。如第1圖與第2圖所示，在本實施例中，系統電路板130a是以主機板為例，但本發明實施例不以此為限，其中相同或相似元件使用相同或相似標號。除了通用序列匯流排連接埠131，系統電路板130a還包含控制晶片135、晶片組137及基本輸入輸出系統139、多個非揮發性記憶電路14。例如，控制晶片135可為超級輸入輸出(Super I/O)晶片或嵌入式控制器(Embedded Controller，EC)。多個非揮發性記憶電路14係一對一分別電性連接多個通用序列匯流排連接埠131。控制晶片135電性耦接於這些通用序列匯流排連接埠131、晶片組137與電子鎖120之間。晶片組137耦接於控制晶片135及基本輸入輸出系統139之間。

在本發明一實施例中，當系統電路板130a為關機時，例如主機板處於G3狀態，則系統電路板130a不會提供任何電壓至控制晶片135。並且，晶片組137及基本輸入輸出系統139是處於未啟動狀態，亦即處於不可操作狀態。

當通用序列匯流排裝置10插入一通用序列匯流排連接埠131，通用序列匯流排裝置10可提供一觸發電壓改變相對應的非揮發性記憶電路14的狀態，例如，非揮發性記憶電路14可包含電阻式記憶體(Resistive Random Access Memory，RRAM)，則通用序列匯流排裝置10提供的觸發電壓可改變電阻式記憶體的阻抗狀態，例如，從低阻抗狀態變成高阻抗狀態；同樣地，如果非揮發性記憶電路14包含相變記憶體(Phase-change memory，PCM)，則通用序列匯流排裝置10提供的觸發電壓可改變相變記憶體的相態，藉此記憶資料。

控制晶片135啟動後可讀取所有非揮發性記憶電路14的資料，並將所有非揮發性記憶電路14的資料與一預設密碼比對，當此多筆資料等於預設密碼時，控制晶片135輸出一解鎖訊號至電子鎖120，以解鎖電子鎖120。在一實施例中，控制晶片135可使用觸發電壓作為一操作電源，而通用序列匯流排裝置之一供電單元提供此觸發電壓。通用序列匯流排裝置可為具有通用序列匯流排插頭的一行動電源及/或變壓器，供電單元例如是電池或是市電電壓電路。

請續參閱第2至5圖，其為本發明一實施例的系統電路板之示意圖、本發明一實施例的系統電路板的非揮發性記憶電路之示意圖、本發明一實施例的電子鎖解鎖方法的流程圖、以及本發明另一實施例的電子鎖解鎖方法的流程圖。如第3圖所示，每一非揮發性記憶電路14包含一非揮發性記憶體141以及一寫入電路142。控制晶片135包含一讀取單元1351、一比較單元1352、一預設密碼1353以及一重置單元1354。較佳地，非揮發性記憶體141可為電阻式記憶體、相變記憶體或是其他類似的非揮發性記憶體。重置單元1354係電性連接所有非揮發性記憶電路14。

當非揮發性記憶體141為電阻式記憶體時，寫入電路142可在接收到觸發電壓時改變電阻式記憶體的阻抗，例如從低阻抗變成高阻抗，藉此記憶至少一位元的資料；當非揮發性記憶體141為相變記憶體時，寫入電路142可在接收到觸發電壓時改變相變記憶體的相態，藉此記憶至少一位元的資料。

在本發明中，非揮發性記憶體141用以記錄是否通用序列匯流排裝置10插入通用序列匯流排連接埠131。當通用序列匯流排裝置10插入通用序列匯流排連接埠131時，通用序列匯流排裝置10之一供電單元101的外部電源電壓可作為觸發電壓給非揮發性記憶體141、寫入電路142以及控制晶片135；因此，控制晶片135啟動後，讀取單元1351可讀取每一個非揮發性記憶體141的阻抗，如果非揮發性記憶體141處於高阻抗狀態，表示通用序列匯流排裝置10有插入此非揮發性記憶體141所對應的通用序列匯流排連接埠131。讀取單元1351讀取非揮發性記憶體141的方式可用多種資料讀取方式實現，以下將搭配第4圖以及第5圖說明兩種不同的資料讀取方式。

第4圖所示之電子鎖解鎖方法包含步驟S41至步驟S47，可適用於第2圖以及第3圖所示的系統電路板以及非揮發性記憶電路。在步驟S41，使用一通用序列匯流排裝置10插入多個通用序列匯流排連接埠131中的一個。舉例來說，假設系統電路板130上有6個通用序列匯流排連接埠131(以A~F表示來說明)，其分別電性連接一非揮發性記憶電路14。通用序列匯流排裝置10先插入通用序列匯流排連接埠A，其對應連接非揮發性記憶電路14A，而非揮發性記憶電路14A包含寫入電路142A以及非揮發性記憶體141A，以此類推其他五個通用序列匯流排連接埠以及記憶電路的標號。

在步驟S42，通用序列匯流排裝置10的供電單元101透過通用序列匯流排連接埠A將觸發電壓傳送到非揮發性記憶電路14A，使得非揮發性記憶電路14A之寫入電路142A可使用此觸發電壓而啟動，以改變非揮發性記憶體141A的阻抗狀態，例如，非揮發性記憶體141A初始為低阻抗狀態(其可代表非揮發性記憶體141A儲存的資料為0)，寫入電路142A將非揮發性記憶體141A轉變為高阻抗狀態(其可代表非揮發性記憶體141A儲存的資料為1)。

在步驟S43，觸發電壓也傳送到控制晶片135，使得控制晶片135可使用此觸發電壓而啟動。接著，在步驟S44，控制晶片135啟動後，讀取單元1351讀取非揮發性記憶體141A~141F的資料。

在步驟S45，比較單元1352比對非揮發性記憶體141A~141F的資料與預設密碼1353，如果非揮發性記憶體141A~141F的資料符合預設密碼1353，則進行步驟S46；否則，回到步驟S41，等待通用序列匯流排裝置10再次插入多個通用序列匯流排連接埠131中的一個。

在此實施例中，由於每次通用序列匯流排裝置10插入多個通用序列匯流排連接埠131，控制晶片135就會被啟動以讀取非揮發性記憶體141A~141F的資料，所以控制晶片135可以記錄通用序列匯流排裝置10插入多個通用序列匯流排連接埠131的順序，因此預設密碼1353可為一預設輸入順序；例如，預設輸入順序可以是“A”、“C”、“E”，亦即通用序列匯流排連接埠131以“A”、“C”、“E”的順序依序被插入；或者，預設順序可以是“A”、“F”、“E”、“D”、“A”；或者，預設順序可以是“A”、“FC”、“D”、“A”，其中“FC”代表兩個通用序列匯流排連接埠131被同時插入。

另一方面，以預設輸入順序“A”、“C”、“E”為例，當通用序列匯流排連接埠131以“A”、“D”、“E”的順序依序被插入時，其視為不同於預設順序；當通用序列匯流排連接埠131以“C”、“A”、“E”的順序依序被插入時，其視為不同於預設順序；當通用序列匯流排連接埠131以“E”、“D”、“A”、“C”、“E”的順序依序被插入時，仍被視為不同於預設順序。亦即，系統電路板130只取與預設順序對應次數的最近插入部份，而無視較舊的部份。

而在一實施例中，預設密碼1353可為一預設輸入組合，比較單元1352判斷非揮發性記憶體141A~141F的資料組合是否等於預設輸入組合，而不考慮輸入順序。也就是說，以預設輸入順序“A”、“C”、“E”為例，當通用序列 匯流排連接埠131以“C”、“A”、“E”的順序依序被插入時，比較單元1352判斷非揮發性記憶體141A~141F的資料等於預設輸入組合；但是，當通用序列匯流排連接埠131以“E”、“D”、“A”、“C”、“E”的順序依序被插入時，仍被視為不同於預設順序。

在步驟S46，控制晶片135輸出一解鎖訊號SUL至電子鎖120，解鎖電子鎖120。在步驟S47，重置單元1354重置非揮發性記憶電路14A~141F，例如，重置單元1354可重置非揮發性記憶體141A~141F全部為低阻抗狀態。

在此實施例中，使用者將通用序列匯流排裝置10依序插拔至通用序列匯流排連接埠A~F中的多個，而每次插拔通用序列匯流排裝置10都會喚醒啟動控制晶片135，所以使用者將通用序列匯流排裝置10插拔最後一個通用序列匯流排連接埠後，如果輸入順序或輸入組合等於預設密碼1353，則控制晶片135會解鎖電子鎖120。

第5圖所示之電子鎖解鎖方法包含步驟S51至步驟S57，可適用於第2圖以及第3圖所示的系統電路板以及非揮發性記憶電路。

在步驟S51，使用一通用序列匯流排裝置10插入多個通用序列匯流排連接埠131中的一個。舉例來說，假設系統電路板130上有6個通用序列匯流排連接埠131(以A~F表示來說明)，其分別電性連接一非揮發性記憶電路14。通用序列匯流排裝置10先插入通用序列匯流排連接埠A，其對應連接非揮發性記憶電路14A，而非揮發性記憶電路14A包含寫入電路142A以及非揮發性記憶體141A，以此類推其他五個通用序列匯流排連接埠以及相關元件的標號。

在步驟S52，通用序列匯流排裝置10的供電單元101透過通用序列匯流排連接埠A將觸發電壓傳送到記憶電路14A，使得記憶電路14A之寫入電路142A可使用此觸發電壓而啟動，以改變非揮發性記憶體141A的阻抗狀態，例如，非揮發性記憶體141A初始為低阻抗狀態(其可代表非揮發性記憶體141A儲存 的資料為0)，寫入電路142A將非揮發性記憶體141A轉變為高阻抗狀態(其可代表非揮發性記憶體141A儲存的資料為1)。

在步驟S53，控制晶片135判斷是否收到觸發電壓超過一預設時間或是判斷觸發電壓是否穩定，若是，則進行步驟54；否則，回到步驟S51。

在步驟S54，控制晶片135使用觸發電壓以啟動開始運作，讀取單元1351讀取非揮發性記憶體141A~141F的資料。透過步驟S53以及S54，使用者將通用序列匯流排裝置10插入最後一個通用序列匯流排連接埠後，必須將通用序列匯流排裝置10留在通用序列匯流排連接埠中，控制晶片135接收到穩定的觸發電壓後才會啟動；因此，與前一實施例相比，此實施例的控制晶片135的運作較為穩定，但是，此實施例的控制晶片135就無法紀錄通用序列匯流排裝置10插入通用序列匯流排連接埠141A~141F的順序，而預設密碼1353較佳為一預設輸入組合，比較單元1352判斷非揮發性記憶體141A~141F的資料組合是否等於預設輸入組合，而不考慮輸入順序。

在步驟S55，比較單元1352比對非揮發性記憶體141A~141F的資料與預設密碼1353，如果非揮發性記憶體141A~141F的資料符合預設密碼1353，則進行步驟S56；否則，進行步驟S57。

在步驟S56，控制晶片135輸出一解鎖訊號SUL至電子鎖120，解鎖電子鎖120；接著，進行步驟S57。在步驟S57，重置單元1354重置非揮發性記憶電路14A~141F，例如，重置單元1354可重置非揮發性記憶體141A~141F全部為低阻抗狀態。

在此實施例中，使用者將通用序列匯流排裝置10依序插拔至通用序列匯流排連接埠A~F中的多個，而每次插拔通用序列匯流排裝置10不會喚醒啟動控制晶片135，所以使用者將通用序列匯流排裝置10插入最後一個通用序列匯流排連接埠後，須將通用序列匯流排裝置10留在通用序列匯流排連接埠中，以 啟動控制晶片135進行資料讀取以及密碼判斷。如果讀取的資料等於預設密碼1353，則控制晶片135會解鎖電子鎖120。

請參閱第6圖，其為本發明另一實施例的系統電路板之示意圖。此實施例與先前實施例不同之處在於，第6圖所示的系統電路板130b更包含一雙電源電路133，其耦接於多個通用序列匯流排連接埠131及控制晶片135之間，用以接收插入多個通用序列匯流排連接埠131的一通用序列匯流排裝置10的一外部電源電壓VBUS(也就是觸發電壓)以及系統電路板130b的一待機電源電壓VSTB。當接收到外部電源電壓VBUS且未接收到待機電源電壓VSTB時，雙電源電路133提供外部電源電壓VBUS至控制晶片135。當接收到待機電源電壓VSTB時，無論是否接收到外部電源電壓VBUS，雙電源電路133係提供待機電源電壓VSTB至控制晶片135。

在本發明一實施例中，當系統電路板130b為開啟時，亦即主機系統是處於開機狀態，此時晶片組137及基本輸入輸出系統139是處於啟動狀態，亦即處於可操作狀態。如果使用者透過基本輸入輸出系統139所提供的人機介面將電子鎖120鎖定時，晶片組137會受控於基本輸入輸出系統139提供鎖定命令至控制晶片135，以命令控制晶片135提供鎖定訊號SLK至電子鎖。反之，如果使用者透過基本輸入輸出系統139所提供的人機介面將電子鎖120解鎖時，晶片組137會受控於基本輸入輸出系統139提供解鎖命令至控制晶片135，以命令控制晶片135提供解鎖定訊號SUL至電子鎖。

在此實施例中，如果系統電路板130b處於待機狀態(例如主機板的S3/S5狀態)，系統電路板130b會提供待機電源電壓VSTB至雙電源電路133，控制晶片135可透過雙電源電路133接收待機電源電壓VSTB，以進行運作，因此控制 晶片135可記錄通用序列匯流排裝置10插入通用序列匯流排連接埠的順序，而預設密碼可包含預設輸入順序或是預設輸入組合。

例如，當具有外部電源電壓VBUS的電源鑰匙(在此以具有外部電源電壓VBUS的通用序列匯流排裝置10為例)插入到這些通用序列匯流排連接埠131的其中之一時，外部電源電壓VBUS會先傳送到雙電源電路133及控制晶片135，而雙電源電路133會接收外部電源電壓VBUS並且把外部電源電壓VBUS當作操作電源傳送至控制晶片135。並且，控制晶片135會受到直接由通用序列匯流排連接埠131所接收外部電源電壓VBUS的觸發而執行偵測機制，以偵測通用序列匯流排連接埠131被插入的輸入順序。具有外部電源電壓VBUS的通用序列匯流排裝置10例如是行動電源及/或具有通用序列匯流排插頭的變壓器。此實施例之控制晶片135的比較操作與先前實施例相同，故在此不再贅述。

在本發明一實施例中，當系統電路板130b為開啟時，亦即主機系統100是處於開機狀態，此時晶片組137及基本輸入輸出系統139是處於啟動狀態，亦即處於可操作狀態。如果使用者透過基本輸入輸出系統139所提供的人機介面將電子鎖120鎖定時，晶片組137會受控於基本輸入輸出系統139提供鎖定命令CMD_L至控制晶片135，以命令控制晶片135提供鎖定訊號SLK至電子鎖。反之，如果使用者透過基本輸入輸出系統139所提供的人機介面將電子鎖120解鎖時，晶片組137會受控於基本輸入輸出系統139提供解鎖命令CMD_U至控制晶片135，以命令控制晶片135提供解鎖定訊號SUL至電子鎖。

在本發明實施例中，控制晶片135可具有「記錄解鎖程序連續多次錯誤」的機制，若控制晶片135偵測到連續n次插入但在n次插入中輸入順序皆不等於預設順序時(n可例如為大於等於2，但不限定於此)，控制晶片135會加長可以進鎖的間隔時間(亦即進入不可解鎖的間隔時間)，或是鎖住不再接受解鎖 (例如得回原廠以解構機器才能開啟)。所謂的加長可以進鎖的間隔時間可例如為控制晶片135間隔較長的一段時間才會開始「比對輸入順序與預設順序」，上述機制可避免主機系統受到暴力解鎖法攻擊。其中，n可以與預設順序相關，例如n可以是預設順序的插入次數的m倍，其中m是大於等於2。

請參閱第7圖，其為本發明另一實施例的系統電路板之示意圖。如第7圖所示，電子鎖系統包含一電子鎖120以及一系統電路板130c。電子鎖120可配置於一門上。系統電路板130c配置於電子鎖120，系統電路板130c包含一控制晶片73、多個壓電按鍵71、以及多個非揮發性記憶電路72，且每一壓電按鍵71係以電性連接相對應的非揮發性記憶電路72。壓電按鍵71可包含一壓電材料製作的元件，當壓電按鍵71被外力按壓時，壓電材料受到壓力而產生形變，則壓電按鍵71可產生一觸發電壓。在此實施例中，觸發電壓可用於對非揮發性記憶電路72寫入資料，也可用於啟動控制晶片73。

當壓電按鍵71被按壓而產生觸發電壓時，每一非揮發性記憶電路14可由來自對應的壓電按鍵71的觸發電壓以寫入資料。系統電路板130c未啟動且接收到觸發電壓時，系統電路板130c之控制晶片73讀取多個非揮發性記憶電路14儲存的多筆資料，並且在多筆資料等於預設密碼時，輸出解鎖訊號SUL至電子鎖120，以解鎖電子鎖120。

在一實施例中，壓電按鍵可包含一由壓電材料製作的元件，且非揮發性記憶電路可包含一寫入電路以及一電阻式記憶體，當寫入電路以及電阻式記憶體接收到觸發電壓時，寫入電路係改變電阻式記憶體之阻抗，以寫入資料。

在本實施例中，利用觸發電壓對非揮發性記憶電路寫入資料、讀取多個非揮發性記憶電路14儲存的多筆資料、以及比較多筆資料與預設密碼的實施方式係與先前實施例相同，故在此不再贅述。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明，任何熟習相像技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。

10:通用序列匯流排裝置

120:電子鎖

130a:系統電路板

131:通用序列匯流排連接埠

133:雙電源電路

135:控制晶片

137:晶片組

139:基本輸入輸出系統

14:非揮發性記憶電路

SLK:鎖定訊號

SUL:解鎖訊號

Claims (10)

1. 一種主機系統，包含：一機箱，具有一側邊門；一電子鎖，配置於該側邊門上，用以鎖定該側邊門於該機箱上；以及一系統電路板，配置於該機箱內且耦接該電子鎖，該系統電路板具有多個通用序列匯流排連接埠以及多個非揮發性記憶電路，其中每一該多個通用序列匯流排連接埠係電性連接相對應的該非揮發性記憶電路，而每一該非揮發性記憶電路係由來自對應的該通用序列匯流排連接埠的一觸發電壓以寫入資料；其中在該系統電路板未啟動且接收到該觸發電壓時，該系統電路板讀取該些多個非揮發性記憶電路儲存的多筆資料，並且在該多筆資料等於一預設密碼時，輸出一解鎖訊號至該電子鎖，以解鎖該電子鎖。
2. 如請求項1所述之主機系統，其中當一通用序列匯流排裝置插入該多個通用序列匯流排連接埠中的其中一個時，該通用序列匯流排裝置之一供電單元係提供該觸發電壓。
3. 如請求項2所述之主機系統，其中該系統電路板包含一控制晶片，耦接該些通用序列匯流排連接埠及該電子鎖，且該控制晶片係以該觸發電壓作為一操作電源，以讀取該些多個非揮發性記憶電路儲存的該多筆資料，並比較該多筆資料與該預設密碼，當該多筆資料等於該預設密碼時，該控制晶片輸出該解鎖訊號至該電子鎖，以解鎖該電子鎖。
4. 如請求項3所述之主機系統，其中每一該些非揮發性記憶電路包含一寫入電路以及一非揮發性記憶體，當該寫入電路以及該非揮發性記憶體接收到該觸發電壓時，該寫入電路係對該非揮發性記憶體寫入資料。
5. 如請求項4所述之主機系統，其中該非揮發性記憶體係為一電阻式記憶體，該寫入電路係改變該電阻式記憶體之阻抗，以寫入資料。
6. 如請求項4所述之主機系統，其中該控制晶片包含一讀取單元以及一比較單元，而該預設密碼係為一預設輸入順序，當該控制晶片接收到該觸發電壓時，該讀取單元係讀取該些非揮發性記憶體儲存的多筆資料以記錄該通用序列匯流排裝置插入該多個通用序列匯流排連接埠的一輸入順序，該比較單元係比較該輸入順序以及該預設輸入順序，當該輸入順序等於該預設輸入順序時，該控制晶片輸出該解鎖訊號至該電子鎖，以解鎖該電子鎖。
7. 如請求項6所述之主機系統，其中當該控制晶片接收該觸發電壓超過一預設時間或是等到該觸發電壓穩定，當該控制晶片才啟動，致使該讀取單元讀取該些非揮發性記憶體儲存的該多筆資料，且該比較單元比較該多筆資料與該預設密碼，當該輸入順序等於該預設密碼時，該控制晶片輸出該解鎖訊號至該電子鎖，以解鎖該電子鎖。
8. 如請求項3所述之主機系統，其中該系統電路板更包含一雙電源電路，耦接於該些通用序列匯流排連接埠及該控制晶片，用以接收插入該些通用序列匯流排連接埠的一通用序列匯流排裝置的一外部電源電壓及該系統電路板的一待機電源電壓，並且當接收到該外部電源電壓且未接收到該待機電源電壓時，該雙電源電路提供該外部電源電壓至該控制晶片，當接收到該待機電源電壓時，無論是否接收到該外部電源電壓，該雙電源電路提供該待機電源電壓至該控制晶片。
9. 一種主機系統的電子鎖解鎖方法，包含：當一主機系統之一系統電路板為未啟動時，判斷該系統電路板是否接收一觸發電壓，其中當一通用序列匯流排裝置插入多個通用序列匯流排連 接埠中的其中一個時，該通用序列匯流排裝置之一供電單元係提供該觸發電壓；當該系統電路板未啟動且接收到該觸發電壓時，透過該系統電路板的一控制晶片偵測該多個通用序列匯流排連接埠被插入的一輸入順序；透過該控制晶片比對該輸入順序與一預設輸入順序，其中該預設輸入順序對應之訊號儲存在包含一電阻式記憶體之該系統電路板之中；以及當該輸入順序等於該預設輸入順序時，透過該控制晶片輸出一解鎖訊號至該電子鎖，以解鎖該電子鎖。
10. 一種電子鎖系統，包含：一電子鎖；以及一系統電路板，耦接該電子鎖，該系統電路板具有至少一壓電按鍵以及多個非揮發性記憶電路，且各該多個非揮發性記憶電路包含一寫入電路及一電阻式記憶體，其中每一該至少一壓電按鍵係以電性連接相對應的該寫入電路，而每一該至少一壓電按鍵被按壓時係產生一觸發電壓，每一該非揮發性記憶電路係由來自對應的該壓電按鍵的該觸發電壓以寫入資料至該電阻式記憶體；其中在該系統電路板未啟動且接收到該觸發電壓時，該系統電路板讀取該些多個非揮發性記憶電路儲存的多筆資料，並且在該多筆資料等於一預設密碼時，輸出一解鎖訊號至該電子鎖，以解鎖該電子鎖，其中該預設密碼為該至少一壓電按鍵之一預設按壓順序。

Images