TWI737435B - 多階層過電流保護電路 - Google Patents

Abstract

多階層過電流保護電路，耦接至一電源供應器，該多階層過電流保護電路包括：一信號放大電路，接收一組偵測信號並輸出一第一信號；一比較電路，耦接該信號放大電路，並分別將該第一信號與一第一參考信號及一第二參考信號進行比較，且該第一參考信號的值小於該第二參考信號的值；以及一延遲時間計數電路，耦接該比較電路。當該第一信號的值大於或等於該第一參考信號的值，並小於該第二參考信號的值，該延遲時間計數電路調整一第一計數值，且當該第一計數值到達一第一保護延遲時間，該延遲時間計數電路啟動一保護模式。當該第一信號的值大於或等於該第二參考信號的值，該延遲時間計數電路調整一第二計數值，且當該第二計數值到達一第二保護延遲時間，該延遲時間計數電路啟動該保護模式。該第一保護延遲時間大於該第二保護延遲時間。

Description

多階層過電流保護電路

本發明是有關於一種多階層過電流保護電路。

以傳統電源供應器而言，在任何負載條件下，輸出不得連續提供過高能量，以符合安全規範。近年來，中央處理器(CPU)的瞬時動態負載有逐年增長的趨勢，為了符合安全規範，CPU的輸出需進行分流。對於傳統系統監控電路而言，目前僅能針對單組輸出設定單點電流保護以及單一延遲保護時間。在多組輸出情況下，目前做法已無法因應時勢所趨。

根據本案一實例，提出一種多階層過電流保護電路，耦接至一電源供應器，該多階層過電流保護電路包括：一信號放大電路，接收一組偵測信號並輸出一第一信號；一比較電路，耦接該信號放大電路，並分別將該第一信號與一第一參考信號及一第二參考信號進行比較，且該第一參考信號的值小於該第二參考信號的值；以及一延遲時間計數電路，耦接該比較電路。當該第一信號的值大於或等於該第一參考信號的值，並小於該第二參考信號的值，該延遲時間計數電路調整一第一計數值，且當該第一計數值到達一第一保護延遲時間，該延遲時間計數電路啟動一 保護模式。當該第一信號的值大於或等於該第二參考信號的值，該延遲時間計數電路調整一第二計數值，且當該第二計數值到達一第二保護延遲時間，該延遲時間計數電路啟動該保護模式。該第一保護延遲時間大於該第二保護延遲時間。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

110:電源供應器

120_1~120_2:電流分流器

130:多階層過電流保護電路

131:信號放大電路

133:比較電路

133_1~133_n:比較單元

135:延遲時間計數電路

135_1~135_n:延遲時間計數單元

OC1~OCn:參考信號

S1:第一信號

+12VIS、+12VA、+12VB:偵測信號

ΔT1~ΔTn:保護延遲時間

T1~T6:時序

OP1~OP2:操作放大器

R1~R14:電阻

C1~C4:電容

D1~D3:二極體

SQ1:蕭基二極體

Q1~Q2:電晶體

第1圖繪示根據本案一實施例的多階層過電流保護電路的功能方塊圖。

第2圖顯示根據本案一實施例的參考信號與保護延遲時間的關係圖。

第3圖顯示根據本案一實施例的信號時序圖。

第4圖顯示根據本案一實施例的信號放大電路、比較電路與延遲時間計數電路的電路架構圖。

本說明書的技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。本揭露之各個實施例分別具有一或多個技術特徵。在可能實施的前提下，本技術領域具有通常知識者可選擇性地實施任一實施例中部分或全部的技術特徵，或者選擇性地將這些實施例中部分或全部的技術特徵加以組合。

請參照第1圖，其繪示根據本案一實施例的多階層過電流保護電路的功能方塊圖。第2圖顯示根據本案一實施例的參考信號與保護延遲時間的關係圖。

當設定條件達到時，本案一實施例的多階層過電流保護電路130可以啟動保護模式。

多階層過電流保護電路130耦接至電源供應器110。多階層過電流保護電路130包括：信號放大電路131，接收一組偵測信號並輸出第一信號S1；比較電路133，耦接信號放大電路131，並分別將第一信號S1與第一參考信號(OC1)及第二參考信號(OC2)進行比較，且第一參考信號(OC1)的值小於第二參考信號(OC2)的值；以及延遲時間計數電路135，耦接比較電路133。

當第一信號S1的值大於或等於第一參考信號OC1的值，並小於該第二參考信號OC2的值，延遲時間計數電路135調整第一計數值，且當第一計數值到達第一保護延遲時間(如第2圖的ΔT1)，延遲時間計數電路135啟動一保護模式。

當第一信號S1的值大於或等於第二參考信號OC2的值，延遲時間計數電路135調整第二計數值，且該第二計數值到達第二保護延遲時間(如第2圖的ΔT2)，延遲時間計數電路135啟動該保護模式。

第一保護延遲時間(如第2圖的ΔT1)大於第二保護延遲時間(如第2圖的ΔT2)。

比較電路133還將第一信號S1與第三參考信號 (OC3)進行比較，當第一信號S1的值大於或等於第三參考信號OC3的值，延遲時間計數電路135調整第三計數值，且當第三計數值到達第三保護延遲時間(如第2圖的ΔT3)，延遲時間計數電路135啟動保護模式，其中，第二參考信號OC2的值小於該第三參考信號OC3的值，第二保護延遲時間大於第三保護延遲時間。

細言之，比較電路133包括n個(n為正整數)比較單元133_1~133_n。該些比較單元133_1~133_n皆耦接信號放大電路131。該些比較單元133_1~133_n分別將第一信號S1與第一參考信號(OC1)至第n參考信號(OCn)進行比較，其中，OC1<OC2<...<OCn。

細言之，延遲時間計數電路135包括n個延遲時間計數單元135_1~135_n。延遲時間計數單元135_1~135_n耦接該些比較單元133_1~133_n。

當第一信號S1的值大於或等於第一參考信號OC1的值，並小於該第二參考信號OC2的值，回應於比較電路133的輸出信號，延遲時間計數電路135的延遲時間計數單元135_1調整(例如是增加)第一計數值，且當第一計數值到達第一保護延遲時間(如第2圖的ΔT1)，延遲時間計數電路135的延遲時間計數單元135_1啟動保護模式。

當第一信號S1的值大於或等於第二參考信號OC2的值，回應於比較電路133的輸出信號，延遲時間計數電路135的延遲時間計數單元135_2調整第二計數值，且該第二計數值到 達第二保護延遲時間(如第2圖的ΔT2)，延遲時間計數電路135的延遲時間計數單元135_2啟動該保護模式。

當第一信號S1的值小於第一參考信號OC1的值，該延遲時間計數電路的延遲時間計數單元135_1調整第一計數值歸零。

當第一信號S1的值小於第二參考信號OC2的值，延遲時間計數電路的延遲時間計數單元135_2調整第二計數值歸零。

多階層過電流保護電路130還包括第一電流分流器120_1及第二電流分流器120_2。第一電流分流器120_1的第一端耦接第二電流分流器120_2的第一端、電源供應器110及信號放大電路131。第一電流分流器120_1的第二端及第二電流分流器120_2的第二端耦接信號放大電路131。

電源供應器110提供第一偵測信號+12VIS至第一電流分流器120_1的第一端、第二電流分流器120_2的第一端及信號放大電路131。第一電流分流器120_1的第二端輸出第二偵測信號+12VA至信號放大電路131。第二電流分流器120_2的第二端輸出第三偵測信號+12VB至信號放大電路131。

第一偵測信號+12VIS、第二偵測信號+12VA及第三偵測信號+12VB構成該組偵測信號，該組偵測信號係輸入至信號放大電路131。

現請參照第2圖，其顯示根據本案一實施例的參考 信號OC1~OCn與保護延遲時間ΔT1~ΔTn的關係圖。如第2圖所示，在參考信號OC1~OCn中，OC1<OC2<…<OCn；在保護延遲時間ΔT1~ΔTn中，ΔT1>ΔT2>…>ΔTn。亦即，該些參考信號呈遞增，而該些保護延遲時間呈遞減。

第3圖顯示根據本案一實施例的信號時序圖。於時序T1時，第一信號S1小於參考信號OCi，所以，延遲時間計數電路135_i未觸發計數。

於時序T2、T3與T4時，第一信號S1大於參考信號OCi，所以，延遲時間計數電路135_i觸發計數，但由於計數值未能大於保護延遲時間ΔTi，所以，延遲時間計數電路135_i未啟動保護模式。也就是說，第一信號S1大於參考信號OCi的持續時間未大於保護延遲時間ΔTi的話，則無需觸發保護(控制信號CTL為邏輯低)。

於時序T5時，第一信號S1大於參考信號OCi，所以，延遲時間計數電路135_i觸發計數；當計數值大於保護延遲時間ΔTi時(如T6所示)，延遲時間計數電路135_i啟動保護模式。也就是說，當第一信號S1大於參考信號OCi的持續時間大於保護延遲時間ΔTi時，則需觸發保護(控制信號CTL為邏輯高)，以保護電源供應器110。

第4圖顯示根據本案一實施例的信號放大電路131、比較電路133與延遲時間計數電路135的電路架構圖。為方便了解，第4圖中只顯示比較電路133的一個比較單元133_i與延遲 時間計數電路135的一個延遲時間計數單元135_i。如第4圖所示，信號放大電路131包括：操作放大器OP1、電阻R1~R6與電容C1~C2。比較單元133_i包括：操作放大器OP2、電阻R7~R8與二極體D1。延遲時間計數單元135_i包括：電阻R9~R14、電容C3~C4、二極體D2~D3、蕭基二極體SQ1與電晶體Q1~Q2。第4圖的電路架構乃是用於說明本案的一種可能實施例，本案並不受限於此。其他種可能的信號放大電路、比較電路與延遲時間計數電路的電路架構仍在本案精神範圍內。

在信號放大電路131中，電阻R1與R2並聯於第一偵測信號+12VIS與操作放大器OP1的第一輸入端之間。電阻R3耦接於第二偵測信號+12VA與操作放大器OP1的第二輸入端之間。電阻R4耦接於第三偵測信號+12VB與操作放大器OP1的第二輸入端之間。電阻R5耦接於接地端與操作放大器OP1的第一輸入端之間。電阻R6耦接於操作放大器OP1的第二輸入端與輸出端之間。電容C1耦接於接地端與操作放大器OP1的第一輸入端之間。電容C2耦接於操作放大器OP1的第一輸入端與第二輸入端之間。操作放大器OP1包括：第一輸入端，接收第一偵測信號+12VIS；第二輸入端，接收第二偵測信號+12VA與第三偵測信號+12VB；以及輸出端透過電阻R7而輸出第一信號S1至比較單元133_i的操作放大器OP2的第一輸入端。

比較電路133的第一比較單元(例如是133_1)具有第一輸入端、第二輸入端及第一輸出端，其中第一輸入端接收該 第一信號S1，第二輸入端接收第一參考信號OC1，第一比較單元133_1依據第一信號S1及第一參考信號OC1透過第一輸出端來輸出第一操作信號OCP1至延遲時間計數電路135的延遲時間計數單元135_1，且延遲時間計數電路135的延遲時間計數單元135_1依據第一操作信號OCP1調整第一計數值。

比較電路133的第二比較單元(例如是133_2)具有第三輸入端、第四輸入端及第二輸出端，其中第三輸入端接收第一信號S1，第四輸入端接收第二參考信號OC2，第二比較單元133_2依據第一信號S1及第二參考信號透過第二輸出端來輸出第二操作信號(OCP2)至延遲時間計數電路的延遲時間計數單元135_2，且延遲時間計數電路的延遲時間計數單元135_2依據第二操作信號(OCP2)調整該第二計數值。

細言之，在比較單元133_i中，操作放大器OP2包括：第一輸入端，透過電阻R7而接收操作放大器OP1的第一信號S1；第二輸入端，接收參考信號OCi；以及輸出端，將操作信號OCPi輸出至延遲時間計數單元135_i。電阻R7耦接於操作放大器OP1的輸出端與操作放大器OP2的第一輸入端之間。電阻R8耦接於操作放大器OP2的第一輸入端與輸出端之間。二極體D1用以提供操作電壓VCC給操作放大器OP2。

在延遲時間計數單元135_i中，電阻R9耦接於操作放大器OP2的輸出端與節點N1之間。電阻R10與二極體D2串聯於節點N1與操作放大器OP2的輸出端之間。電阻R11與二 極體D3串聯於蕭基二極體SQ1的陰極與V12VA之間。電阻R12耦接於電晶體Q1的汲極與節點N1之間。電阻R13與電容C4並聯於電晶體Q1的源極與閘極之間。電阻R14耦接於電晶體Q2的汲極與操作電壓VCC之間。電容C3耦接於節點N1與接地端之間。蕭基二極體SQ1包括：陽極，耦接至接地端；以及陰極，耦接至電阻R11。電晶體Q1包括：源極，耦接至接地端；汲極，耦接至電阻R12；以及閘極，耦接至電晶體Q2的汲極。電晶體Q2包括：源極，耦接至接地端；汲極，耦接至電晶體Q1的閘極；以及閘極，接收操作信號OCPi。

比較單元133_i的操作信號OCPi耦接延遲時間計數單元135_i的電晶體Q2的閘極。比較單元133_i的操作信號OCPi可以導通或截止延遲時間計數單元135_i的電晶體Q2。

另外，在本案實施例中，當延遲時間計數單元135_i的蕭基二極體SQ1被導通時，第一偵測信號+12VIS將被拉至低準位，並啟動保護，使得第一電流分流器120_1輸出低準位的第二偵測信號+12VA至信號放大電路131，並使得第二電流分流器120_2輸出低準位的第三偵測信號+12VB至信號放大電路131。

在本案上述實施例中，定義過電流保護階層(參考信號OC1、OC2、OC3、...OCn)以及保護延遲時間ΔT1、ΔT2、ΔT3、…ΔTn。當然，保護階層的數量(亦即n值)可視情況而調整，而參考信號OC1、OC2、OC3、...OCn的值以及/或保護延遲時間ΔT1、ΔT2、ΔT3、…ΔTn的值也可視情況調整，此皆 在本案精神範圍內。

隨著動態負載條件變化，不同負載條件下所需要的延遲保護時間將會有所不同。這是因為單一保護層已無法滿足現今的趨勢。本案實施例可藉由控制單元(未示出)來調整過電流保護點(即(參考信號OC1、OC2、OC3、...OCn))以及延遲保護時間(ΔT1、ΔT2、ΔT3、…ΔTn)。除此之外，控制單元還可依照動態負載的條件數量增設多階保護點藉以達到最佳化設計。

本案實施例提出多階層過電流保護電路，可調整延遲觸發時間(亦即，改變ΔT1、ΔT2、ΔT3、…ΔTn的值)。

本案實施例的多階層過電流保護技術適用於偵測過電流保護以及具有時間延遲保護。當第一信號大於參考信號時，則啟動時間計數。當設定條件達成時(亦即，當計數到達保護延遲時間)，多階層過電流保護電路啟動保護模式。本案實施例可依照瞬時動態負載調整過電流保護點。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

110:電源供應器

120_1~120_2:電流分流器

130:多階層過電流保護電路

131:信號放大電路

133:比較電路

133_1~133_n:比較單元

135:延遲時間計數電路

135_1~135_n:延遲時間計數單元

OC1~OCn:參考信號

S1:第一信號

+12VIS、+12VA、+12VB:偵測信號

Claims (7)

1. 一種多階層過電流保護電路，耦接至一電源供應器，該多階層過電流保護電路包括：一信號放大電路，接收一組偵測信號並輸出一第一信號；一比較電路，耦接該信號放大電路，並分別將該第一信號與一第一參考信號及一第二參考信號進行比較，且該第一參考信號的值小於該第二參考信號的值；以及一延遲時間計數電路，耦接該比較電路，其中，當該第一信號的值大於或等於該第一參考信號的值，並小於該第二參考信號的值，該延遲時間計數電路調整一第一計數值，且當該第一計數值到達一第一保護延遲時間，該延遲時間計數電路啟動一保護模式，當該第一信號的值大於或等於該第二參考信號的值，該延遲時間計數電路調整一第二計數值，且當該第二計數值到達一第二保護延遲時間，該延遲時間計數電路啟動該保護模式，其中，該第一保護延遲時間大於該第二保護延遲時間；以及，當該第一信號的值小於該第一參考信號的值，該延遲時間計數電路調整該第一計數值歸零。
2. 如請求項1所述之多階層過電流保護電路，其中，該比較電路還將該第一信號與一第三參考信號進行比較，當該第一信號的值大於或等於該第三參考信號的值，該延遲時間計數電路調整一第三計數值，且當該第三計數值到達一第三保護延 遲時間，該延遲時間計數電路啟動該保護模式，該第二參考信號的值小於該第三參考信號的值，該第二保護延遲時間大於該第三保護延遲時間。
3. 如請求項1所述之多階層過電流保護電路，其中，當該第一信號的值小於該第二參考信號的值，該延遲時間計數電路調整該第二計數值歸零。
4. 如請求項1所述之多階層過電流保護電路，還包括一第一電流分流器及一第二電流分流器，該第一電流分流器的一第一端耦接該第二電流分流器的一第一端、該電源供應器及該信號放大電路，該第一電流分流器的一第二端及該第二電流分流器的一第二端耦接該信號放大電路。
5. 如請求項4所述之多階層過電流保護電路，其中該電源供應器提供一第一偵測信號至該第一電流分流器的該第一端、該第二電流分流器的該第一端及該信號放大電路，該第一電流分流器的該第二端輸出一第二偵測信號至該信號放大電路，該第二電流分流器的該第二端輸出一第三偵測信號至該信號放大電路。
6. 如請求項4所述之多階層過電流保護電路，其中該第一偵測信號、該第二偵測信號及該第三偵測信號構成該組偵測信號。
7. 如請求項1所述之多階層過電流保護電路，其中，該比較電路包括： 一第一比較單元，具有一第一輸入端、一第二輸入端及一第一輸出端，其中該第一輸入端接收該第一信號，該第二輸入端接收該第一參考信號，該第一比較單元依據該第一信號及該第一參考信號而透過該第一輸出端以輸出一第一操作信號至該延遲時間計數電路，且該延遲時間計數電路依據該第一操作信號調整該第一計數值；以及一第二比較單元，具有一第三輸入端、一第四輸入端及一第二輸出端，其中該第三輸入端接收該第一信號，該第四輸入端接收該第二參考信號，該第二比較單元依據該第一信號及該第二參考信號而透過該第二輸出端以輸出一第二操作信號至該延遲時間計數電路，且該延遲時間計數電路依據該第二操作信號調整該第二計數值。

Images