TWI736753B - 一種估計定時位置的方法及裝置 - Google Patents

Abstract

本發明公開了一種估計定時位置的方法及裝置，包括：針對每個前導碼子序列，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口；將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，其中，每個前導碼子序列用於累加的相關值功率是在各自相關值功率的峰值所在的檢測視窗內的相關值功率；根據該相關值功率累加和確定峰值功率和雜訊功率；根據峰值功率和雜訊功率估計定時位置。採用本發明，可以解決當前的M階前導碼序列方案在存在頻偏較大情況下對於定時位置估計精度影響較大的問題。

Description

一種估計定時位置的方法及裝置

本發明屬於無線通訊技術領域，特別是關於一種估計定時位置的方法及裝置。

在5G(5th generation，第五代)移動通信系統NR(New Radio，新空口)PRACH(Physical Random Access Channel，物理隨機接入通道)前導碼序列的研究中，為了進一步提高前導碼的檢測性能和降低短前導碼序列的碰撞概率，提出了multi-stage(M階)前導碼序列設計方案。其中，一個M階前導碼序列由M個前導碼子序列組合構成，用於一次隨機接入的Msg1傳輸。UE(User Equipment，使用者設備)從預定義或者網路配置的M階前導碼序列集合中選擇一個M階前導碼序列，並且在網路配置的單個時頻資源上傳輸。網路(gNB/TRP(gNB：next generation NodeB，下一代基地台；TRP：Transmission and Reception Point，發送和接收節點))將在時頻資源上分別檢測M階前導碼序列包含的M個前導碼子序列。只有當M個前導碼子序列都檢測正確時，才能稱為該M階前導碼序列檢測正確。

圖1為M=2時NR-PRACH M階前導碼序列設計方案示意圖，圖1所示為一種M階前導碼序列設計方案的示例，其中M=2，即一個2階前導碼序列由兩個前導碼子序列組合(圖中示意為：Preamble-1,Preamble-2) 構成。兩個連續的前導碼子序列(Preamble-1和Preamble-2)分別有各自的CP(Cyclic Prefix，迴圈首碼)，並且在2階前導碼序列的結尾處預留了GT(Guard Time，保護時間)。每個前導碼子序列由UE獨立選擇得到一個2階前導碼序列，並且作為Msg1發送，在網路側分別進行檢測。只有當2個前導碼子序列都檢測正確時，才能稱為該2階前導碼序列檢測正確。

PRACH根序列是採用ZC(Zadoff-Chu)序列作為根序列(以下簡稱為ZC根序列)的，由於每個小區前導序列是由ZC根序列通過Ncs(cyclic shift，迴圈移位，也即零相關區配置)生成，每個小區的前導碼(Preamble)序列為64個，UE使用的前導碼序列是隨機選擇或由gNB(下一代基地台)分配的，因此為了降低相鄰小區之間的前導碼序列干擾過大就需要正確規劃ZC根序列索引。規劃目的是為小區分配ZC根序列索引以保證相鄰小區使用該索引生成的前導碼序列不同，從而降低相鄰小區使用相同的前導碼序列而產生的相互干擾。

定義根索引值為u ^th的Zadoff-Chu(ZC序列)下式所示：

其中，N _ZC表示ZC序列的長度，u表示ZC序列的根索引值，j=sqrt(-1)，n表示序列元素索引。隨機接入前導碼由根索引值為u ^th的ZC序列進行迴圈移位得到，如下式所示：x _u,v (n)=x _u ((n+C _v )mod N _ZC) (2)

其中，C _v 表示迴圈移位值，C _v =vN _cs ，v表示第v個迴圈移位Ncs，取值範圍為0,1,…,

N _ZC/N _CS

，其中

．

表示向下取整。

圖2為現有的LTE前導碼檢測演算法示意圖，如圖2所示，現有的LTE前導碼檢測演算法主要步驟如下：步驟201、計算在所有接收天線上、本地前導碼序列和接收信號的相關值，一般採用頻域FFT(Fast Fourier Transform，快速傅立葉轉換)相乘方法來實現，如下式所示：R ₁(k)=corr(y ₁,x)=ifft(fft(y ₁).*conj(fft(x))) (3)

步驟202、計算在所有接收天線上的相關值功率|R ₁(k)|²；步驟203、所有天線累加求和；步驟204、計算相關值功率的峰值P _peak ，估計雜訊功率

；步驟205、基於相關值功率的峰值與雜訊功率的比值D _cor 與預定義門限值V ₁進行判決，在D _cor 大於等於V ₁條件下判斷有前導碼發送，並根據峰值P _peak 所在位置估計得到RTT(Round Trip Time，往返時間)定時位置τ _peak ；在D _cor 小於V ₁條件下判斷沒有前導碼發送；

現有技術的不足在於：一、當前的M階前導碼序列方案存在頻偏較大情況下對於定時位置估計精度影響較大的問題；二、根據信號處理理論可知，頻率偏差(即頻偏)對定時位置估計精度有一定的影響，如果接收到的前導碼與本地前導碼之間存在大的頻率偏移，則自相關的峰值可能會提供不精確的PRACH定時位置估計。即TA=TA_real+dT，dT是由頻偏引起的定時位置估計誤差。

本發明提供了一種估計定時位置的方法及裝置，用以解決當前的M階前導碼序列方案在存在頻偏較大情況下對於定時位置估計精度影響較大的問題。

第一方面，本發明實施例中提供了一種估計定時位置的方法，包括：針對每個前導碼子序列，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口；將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，其中，每個前導碼子序列用於累加的相關值功率是在各自相關值功率的峰值所在的檢測視窗內的相關值功率；根據該相關值功率累加和確定峰值功率和雜訊功率；根據峰值功率和雜訊功率估計定時位置。

可選的，該獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口，還包括：在估計往返時間RTT定時位置後，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口。

可選的，將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，包括：若前導碼子序列有M個，則M個前導碼子序列的相關值功率累加和 為：

，其中，P _all,m (k)表示第m個前導碼子序列所在檢測視窗的第k個樣值點的相關值功率，1

k

Ncs，Ncs為檢測窗口長度。

第二方面，本發明實施例中提供了一種估計定時位置的裝置，包括：檢測視窗確定模組，用於針對每個前導碼子序列，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口；相關值功率累加和模組，用於將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，其中，每個前導碼子序列用於累加的相關值功率是在各自相關值功率的峰值所在的檢測視窗內的相關值功率；功率確定模組，用於根據該相關值功率累加和確定峰值功率和雜訊功率；估計定時位置模組，用於根據峰值功率和雜訊功率估計定時位置。

可選的，該檢測視窗確定模組還用於：在估計往返時間RTT定時位置後，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口。

可選的，相關值功率累加和模組進一步用於在將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和時，若前導碼子序列有M個，則M個前導碼子序列的相關值功率累加和為：

，其中，P _all,m (k)表示第m個前導碼子序列所在檢測 視窗的第k個樣值點的相關值功率，1

k

Ncs，Ncs為檢測窗口長度。

本發明有益效果如下：在本發明實施例提供的技術方案中，由於用於確定定時位置的峰值功率和雜訊功率是來自相關值功率累加和，而該相關值功率累加和是所有前導碼子序列的相關值功率累加和，對於每個前導碼子序列，該值則是取自每個前導碼子序列在各自相關值功率的峰值所在的檢測視窗內的相關值功率，因此，用於進行定時位置確定的峰值功率和雜訊功率是已經糾正了頻偏帶來的誤差的，所以採用該方案可以解決當前的M階前導碼序列方案在存在頻偏較大情況下對於定時位置估計精度影響較大的問題。

本發明提供了一種估計定時位置的方法及裝置，用以解決在接收到的前導碼與本地前導碼之間存在大的頻率偏移時，自相關的峰值可能會提供不精確的PRACH定時位置估計的問題。

第三方面，本發明實施例中提供了一種估計定時位置的方法，包括：根據檢測到的相關值功率的峰值與雜訊功率估計每個前導碼子序列的定時位置TA；確定每個前導碼子序列的根索引值u以及歸一化頻偏df；根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT；根據每個前導碼子序列的該定時位置TA與該定時位置估計誤差dT確定真實定時位置TA_real。

可選的，該根索引值u是網路側配置的。

可選的，按以下方式根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT：dT(m)=df/u(m)，其中，dT(m)為第m個前導碼子序列的定時位置估計誤差，u(m)為第m個前導碼子序列的根索引值。

可選的，在按dT(m)=df/u(m)處理時，根據ZC序列特性省略mod(N_ZC)操作。

可選的，進一步包括：前導碼序列中包含M個前導碼子序列時，根據K個TA(m)值和根序列索引u值的關係來聯合求解出dT(m)，其中，2

K

M。

第四方面，本發明實施例中提供了一種估計定時位置的裝置，包括：檢測定時位置模組，用於根據檢測到的相關值功率的峰值與雜訊功率估計每個前導碼子序列的定時位置TA；索引值及頻偏模組，用於確定每個前導碼子序列的根索引值u以及歸一化頻偏df；定時位置估計誤差模組，用於根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT；真實定時位置模組，用於根據每個前導碼子序列的該定時位置TA與該定時位置估計誤差dT確定真實定時位置TA_real。

可選的，索引值及頻偏模組進一步用於採用網路側配置的該根索引值u。

可選的，定時位置估計誤差模組進一步用於按以下方式根據 每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT：dT(m)=df/u(m)，其中，dT(m)為第m個前導碼子序列的定時位置估計誤差，u(m)為第m個前導碼子序列的根索引值。

可選的，定時位置估計誤差模組進一步用於在按dT(m)=df/u(m)處理時，根據ZC序列特性省略mod(N_ZC)操作。

可選的，定時位置估計誤差模組進一步用於在前導碼序列中包含M個前導碼子序列時，根據K個TA(m)值和根序列索引u值的關係來聯合求解出dT(m)，其中，2

K

M。

第五方面，本發明實施例中提供了一種估計定時位置的裝置，包括：處理器，用於讀取記憶體中的程式，執行下列過程：針對每個前導碼子序列，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口；將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，其中，每個前導碼子序列用於累加的相關值功率是在各自相關值功率的峰值所在的檢測視窗內的相關值功率；根據該相關值功率累加和確定峰值功率和雜訊功率；根據峰值功率和雜訊功率估計定時位置；收發機，用於在處理器的控制下接收和發送資料，執行下列過程：根據處理器需要進行資料收發。

可選的，該處理器還用於：在估計往返時間RTT定時位置後，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口。

可選的，該處理器進一步用於在將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和時，若前導碼子序列有M個，則M個前導碼子序列的相關值功率累加和為：

，其中，P _all,m (k)表示第m個前導碼子序列所在檢測視窗的第k個樣值點的相關值功率，1

k

Ncs，Ncs為檢測窗口長度。

第六方面，本發明實施例中提供了一種估計定時位置的裝置，其特徵在於，包括：處理器，用於讀取記憶體中的程式，執行下列過程：根據檢測到的相關值功率的峰值與雜訊功率估計每個前導碼子序列的定時位置TA；確定每個前導碼子序列的根索引值u以及歸一化頻偏df；根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT；根據每個前導碼子序列的該定時位置TA與該定時位置估計誤差dT確定真實定時位置TA_real；收發機，用於在處理器的控制下接收和發送資料，執行下列過程：根據處理器需要進行資料收發。

可選的，該根索引值u是網路側配置的。

可選的，該處理器進一步用於按以下方式根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT：dT(m)=df/u(m)，其中，dT(m)為第m個前導碼子序列的定時位置估計誤差，u(m)為第m個前導碼子序列的根索引值。

可選的，該處理器進一步用於在按dT(m)=df/u(m)處理時，根據ZC序列特性省略mod(N_ZC)操作。

可選的，該處理器進一步用於在前導碼序列中包含M個前導碼子序列時，根據K個TA(m)值和根序列索引u值的關係來聯合求解出dT(m)，其中，2

K

M。

第七方面，本發明實施例提供了一種緩存同步異常設備可讀存儲介質，包括程式碼，當該程式碼在計算設備上運行時，該程式碼用於使該計算設備執行上述第一方面任意一種方案或協力廠商面任意一種方案。

本發明有益效果如下：在本發明實施例提供的技術方案中，針對真實的定時位置與測量得到的定時位置之間的定時位置估計誤差，由於根據ZC序列特性，採用了歸一化頻偏df與根索引值u來確定由頻偏導致的定時位置估計誤差，因此能夠解決在接收到的前導碼與本地前導碼之間存在大的頻率偏移時，自相關的峰值可能會提供不精確的PRACH定時位置估計的問題。

201~205、301~304、401~404、501~504、801~804‧‧‧步驟

601‧‧‧檢測視窗確定模組

602‧‧‧相關值功率累加和模組

603‧‧‧功率確定模組

604‧‧‧估計定時位置模組

700、1000‧‧‧處理器

710、1010‧‧‧收發機

720、1020‧‧‧記憶體

730、1030‧‧‧使用者介面

901‧‧‧檢測定時位置模組

902‧‧‧索引值及頻偏模組

903‧‧‧定時位置估計誤差模組

904‧‧‧真實定時位置模組

此處所說明的附圖用來提供對本發明的進一步理解，構成本發明的一部分，本發明的示意性實施例及其說明用於解釋本發明，並不構成對本發明的不當限定。在附圖中：圖1為背景技術中M=2時NR-PRACH M階前導碼序列設計方案示意圖；圖2為背景技術中現有的LTE前導碼檢測演算法示意圖；圖3為本發明實施例中估計定時位置的方法一實施流程示意圖；圖4為本發明實施例中基於M個前導碼子序列聯合檢測的定時位置估計方法示意圖；圖5為本發明實施例中基於2個2階前導碼子序列聯合檢測的定時位置估計方法示意圖；圖6為本發明實施例中估計定時位置的裝置一結構示意圖；圖7為本發明實施例中終端一結構示意圖；圖8為本發明實施例中估計定時位置的方法二實施流程示意圖；圖9為本發明實施例中估計定時位置的裝置二結構示意圖；圖10為本發明實施例中終端二結構示意圖。

本發明實施例中將提出一種M階前導碼序列檢測方案，從而解決存在較大頻偏情況下定時位置估計精度較低的問題。針對第一點：當前的M階前導碼序列方案存在頻偏較大情況下對於定時位置估計精度影 響較大的問題，實施例中將提供方案一予以解決；針對第二點：如果接收到的前導碼與本地前導碼之間存在大的頻率偏移，則自相關的峰值可能會提供不精確的PRACH定時位置估計的問題，實施例中將提供方案二予以解決。下面結合附圖對本發明的具體實施方式進行說明。

方案一：圖3為估計定時位置的方法一實施流程示意圖，如圖所示，可以包括：步驟301、針對每個前導碼子序列，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口；步驟302、將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，其中，每個前導碼子序列用於累加的相關值功率是在各自相關值功率的峰值所在的檢測視窗內的相關值功率；步驟303、根據該相關值功率累加和確定峰值功率和雜訊功率；步驟304、根據峰值功率和雜訊功率估計定時位置。

可選的，在估計往返時間RTT定時位置後，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口。

實施中，將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，包括：若前導碼子序列有M個，則M個前導碼子序列的相關值功率累加和為：

，其中，P _all,m (k)表示第m個前導碼子序列所在檢測視窗的第k個樣值點的相關值功率，1

k

Ncs，Ncs為檢測窗口長度。

假設M階前導碼序列中包含M個前導碼子序列，則具體實施中可以如下：圖4為基於M個前導碼子序列聯合檢測的定時位置估計方法示意圖，如圖所示，可以如下：針對每個前導碼子序列，採用圖2所示的LTE前導碼檢測演算法進行處理；步驟401、獲取相關值功率的峰值所在的檢測窗口；具體的，例如，第m個前導碼子序列對應的檢測窗口為長度Ncs的WIN#m；步驟402、計算M個前導碼子序列在各自峰值檢測視窗內的相關值功率累加和如下：

其中，P _all,m (k)表示第m個前導碼子序列所在檢測視窗的第k個樣值點的相關值功率，1

k

Ncs；步驟403、計算新的相關值峰值功率

和新的雜訊功率

步驟404、進行前導碼檢測

，估計定時位置；具體的，基於相關值功率的峰值與雜訊功率的比值

與預定義門限值V ₂進行判決，在

大於V ₂條件下判斷有前導碼發送，估計定時位置

； 在

小於V ₁條件下判斷沒有前導碼發送；

下面以2個2階前導碼子序列的實例進行說明。

圖5為基於2個2階前導碼子序列聯合檢測的定時位置估計方法示意圖，如圖所示，可以如下：針對前導碼子序列1和子序列2，採用圖2所示的LTE前導碼檢測演算法進行處理；步驟501、獲取相關值功率的峰值所在的檢測窗口；例如，前導碼子序列1和子序列2分別得到對應的檢測窗口為長度Ncs的WIN #1和WIN #2；步驟502、計算2個前導碼子序列在各自峰值檢測視窗內的相關值功率累加和：P _all,comb (k)=P _all,1(k)+P _all,2(k) (9)

其中，P _all,1(k)和P _all,2(k)分別表示前導碼子序列1和子序列2所在檢測窗口的第k個樣值點的相關值功率，1<=k<=Ncs；步驟503、計算新的相關值峰值功率

和新的雜訊功率

步驟504、進行前導碼檢測

，估計定時位置；具體的，基於相關值功率的峰值與雜訊功率的比值

與預定義門限值V ₂進行判決，在

大於等於V ₂條件下，估計定時位置

；在

小於V ₁條件下判斷沒有前導碼發送；

基於同一發明構思，本發明實施例中還提供了一種估計定時位置的裝置，由於該裝置解決問題的原理與一種估計定時位置的方法相似，因此該裝置的實施可以參見方法的實施，重複之處不再贅述。

圖6為估計定時位置的裝置一結構示意圖，如圖所示，可以包括：檢測視窗確定模組601，用於針對每個前導碼子序列，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口；相關值功率累加和模組602，用於將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，其中，每個前導碼子序列用於累加的相關值功率是在各自相關值功率的峰值所在的檢測視窗內的相關值功率；功率確定模組603，用於根據該相關值功率累加和確定峰值功率和雜訊功率；估計定時位置模組604，用於根據峰值功率和雜訊功率估計定時位置。

可選的，該檢測視窗確定模組601還用於：在估計往返時間RTT定時位置後，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口。

實施中，相關值功率累加和模組進一步用於在將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和時，若前導碼子序列有M個，則M個前導碼 子序列的相關值功率累加和為：

，其中，P _all,m (k)表示第m個前導碼子序列所在檢測視窗的第k個樣值點的相關值功率，1

k

Ncs，Ncs為檢測窗口長度。

在實施本發明實施例提供的技術方案時，可以按如下方式實施。

圖7為終端一結構示意圖，如圖所示，終端包括：處理器700，用於讀取記憶體720中的程式，執行下列過程：針對每個前導碼子序列，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口；將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，其中，每個前導碼子序列用於累加的相關值功率是在各自相關值功率的峰值所在的檢測視窗內的相關值功率；根據該相關值功率累加和確定峰值功率和雜訊功率；根據峰值功率和雜訊功率估計定時位置；收發機710，用於在處理器700的控制下接收和發送資料，執行下列過程：根據處理器需要進行資料收發。

可選的，該處理器700還用於：在RTT定時位置後，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口。

實施中，將獲取的每個前導碼子序列的檢測視窗中的所有對 應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，包括：若前導碼子序列有M個，則M個前導碼子序列的相關值功率累加和為：

，其中，P _all,m (k)表示第m個前導碼子序列所在檢測視窗的第k個樣值點的相關值功率，1

k

Ncs，Ncs為檢測窗口長度。

其中，在圖7中，匯流排架構可以包括任意數量的互聯的匯流排和橋，具體由處理器700代表的一個或多個處理器和記憶體720代表的記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起，這些都是本領域所公知的，因此，本文不再對其進行進一步描述。匯流排介面提供介面。收發機710可以是多個元件，即包括發送機和接收機，提供用於在傳輸介質上與各種其他裝置通信的單元。針對不同的使用者設備，使用者介面730還可以是能夠外接內接需要設備的介面，連接的設備包括但不限於小鍵盤、顯示器、揚聲器、麥克風、操縱桿等。

處理器700負責管理匯流排架構和通常的處理，記憶體720可以存儲處理器700在執行操作時所使用的資料。

方案二

圖8為估計定時位置的方法二實施流程示意圖，如圖所示，可以包括：步驟801、根據檢測到的相關值功率的峰值與雜訊功率估計每個前導碼子序列的定時位置TA；步驟802、確定每個前導碼子序列的根索引值u以及歸一化頻偏df； 步驟803、根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT；步驟804、根據每個前導碼子序列的該定時位置TA與該定時位置估計誤差dT確定真實定時位置TA_real。

實施中，根索引值u是網路側配置的。

實施中，可以按以下方式根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT：dT(m)=df/u(m)，其中，dT(m)為第m個前導碼子序列的定時位置估計誤差，u(m)為第m個前導碼子序列的根索引值。

實施中，在按dT(m)=df/u(m)處理時，根據ZC序列特性省略mod(N_ZC)操作。

實施中，進一步包括：前導碼序列中包含M個前導碼子序列時，根據K個TA(m)值和根序列索引u值的關係來聯合求解出dT(m)，其中，2

K

M。

假設M階前導碼序列中包含M個前導碼子序列，則具體實施可以如下：基地台側：基地台分別配置M個不同的根序列索引u值，例如：u(1),u(2),...,u(M)；終端側：考慮到PRACH符號佔用的時間間隔較短，假設所有M個前導碼子序列的歸一化頻偏都相同，記為df；M個前導碼子序列分別採用不同的根序 列索引u(1),u(2),...,u(M)。

採用圖2所示的LTE前導碼檢測演算法進行處理，針對每個前導碼子序列分別得到估計的定時位置為TA(1),TA(2)到TA(M)，表示為：TA(m)=TA_real+dT(m) (7)

其中，TA_real是真實的定時位置，TA(m)是第m個前導碼子序列上由於歸一化頻偏df引起的定時位置估計誤差，1

m

M。

根據ZC序列特性可知：dT(m)=df/u(m) (8)

其中，省略了mod(N_ZC)操作，1

m

M。

根據公式(7)和(8)，可以採用M個TA(m)值和根序列索引u值的關係來聯合求解出dT(m)，並且在公式(7)中減去，得到不受歸一化頻偏df影響的真實定時位置TA_real。

同時，為了減低處理複雜度，可以採用K(2

K

M)個TA(m)值和根序列索引u值的關係來聯合求解出dT(m)。

在採用聯合求解時，按本領域技術人員熟知的方式即可實現，例如，通過線性方程組的求解方法。

下面以2階前導碼子序列的實例進行說明。

本例中將說明聯合2階前導碼子序列和ZC序列特性的定時位置估計的實施。

假設兩個2階前導碼子序列分別有兩個根索引值u1,u2，通過分別兩個前導碼子序列檢測可以獲得TA估計，記為TA1和TA2，分別 包括由相同頻偏引起df引起的估計誤差dT1和dT2。即：TA1=TA_real+dT1 TA2=TA_real+dT2 (11)

其中，TA_real是真實的定時位置。

根據ZC序列特性dT1=df/u1，dT2=df/u2.以及通過圖2所示的檢測方法得到TA1和TA2，可以得到dT1和dT2：dT1=(TA2-TA1)/(u1/u2-1)dT2=dT1*u1/u2 (12)

實施中，公式(11)中，TA1和TA2是通過圖2計算得到的已知量，而TA_real和dT1和dT2都是未知量。因此，通過公式(12)計算得到dT1和dT2，然後代回到公式(11)中得到TA_real。

得到dT1和dT2之後，通過TA_real=TA1-dT1，TA_real=TA2-dT2或者TA_real=((TA1-dT1)+(TA2-dT2))/2，可以得到更精確的，不受頻偏df影響的定時位置估計值TA_real。

基於同一發明構思，本發明實施例中還提供了一種估計定時位置的裝置，由於該裝置解決問題的原理與一種估計定時位置的方法相似，因此該裝置的實施可以參見方法的實施，重複之處不再贅述。

圖9為估計定時位置的裝置二結構示意圖，如圖所示，可以包括：檢測定時位置模組901，用於根據檢測到的相關值功率的峰值與雜訊功率估計每個前導碼子序列的定時位置TA；索引值及頻偏模組902，用於確定每個前導碼子序列的根索引值u以及歸一化頻偏df； 定時位置估計誤差模組903，用於根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT；真實定時位置模組904，用於根據每個前導碼子序列的該定時位置TA與該定時位置估計誤差dT確定真實定時位置TA_real。

實施中，索引值及頻偏模組進一步用於採用網路側配置的該根索引值u。

實施中，定時位置估計誤差模組進一步用於按以下方式根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT：dT(m)=df/u(m)，其中，dT(m)為第m個前導碼子序列的定時位置估計誤差，u(m)為第m個前導碼子序列的根索引值。

實施中，定時位置估計誤差模組進一步用於在按dT(m)=df/u(m)處理時，根據ZC序列特性省略mod(N_ZC)操作。

實施中，定時位置估計誤差模組進一步用於在前導碼序列中包含M個前導碼子序列時，根據K個TA(m)值和根序列索引u值的關係來聯合求解出dT(m)，其中，2

K

M。

為了描述的方便，以上所述裝置的各部分以功能分為各種模組或單元分別描述。當然，在實施本發明時可以把各模組或單元的功能在同一個或多個軟體或硬體中實現。

在實施本發明實施例提供的技術方案時，可以按如下方式實施。

圖10為終端二結構示意圖，如圖所示，終端包括： 處理器1000，用於讀取記憶體1020中的程式，執行下列過程：根據檢測到的相關值功率的峰值與雜訊功率估計每個前導碼子序列的定時位置TA；確定每個前導碼子序列的根索引值u以及歸一化頻偏df；根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT；根據每個前導碼子序列的該定時位置TA與該定時位置估計誤差dT確定真實定時位置TA_real；收發機1010，用於在處理器1000的控制下接收和發送資料，執行下列過程：根據處理器需要進行資料收發。

實施中，該根索引值u是網路側配置的。

實施中，按以下方式根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT：dT(m)=df/u(m)，其中，dT(m)為第m個前導碼子序列的定時位置估計誤差，u(m)為第m個前導碼子序列的根索引值。

實施中，在按dT(m)=df/u(m)處理時，根據ZC序列特性省略mod(N_ZC)操作。

實施中，進一步包括：前導碼序列中包含M個前導碼子序列時，根據K個TA(m)值和根序列索引u值的關係來聯合求解出dT(m)，其中，2

K

M。

其中，在圖10中，匯流排架構可以包括任意數量的互聯的 匯流排和橋，具體由處理器1000代表的一個或多個處理器和記憶體1020代表的記憶體的各種電路連結在一起。匯流排架構還可以將諸如週邊設備、穩壓器和功率管理電路等之類的各種其他電路連結在一起，這些都是本領域所公知的，因此，本文不再對其進行進一步描述。匯流排介面提供介面。收發機1010可以是多個元件，即包括發送機和接收機，提供用於在傳輸介質上與各種其他裝置通信的單元。針對不同的使用者設備，使用者介面1030還可以是能夠外接內接需要設備的介面，連接的設備包括但不限於小鍵盤、顯示器、揚聲器、麥克風、操縱桿等。

處理器1000負責管理匯流排架構和通常的處理，記憶體1020可以存儲處理器1000在執行操作時所使用的資料。

本發明實施例提供一種可讀存儲介質，該可讀存儲介質為非易失性存儲介質，包括程式碼，當該程式碼在計算設備上運行時，該程式碼用於使該計算設備執行上述估計定時位置的任意一種方法的動作。

本領域內的技術人員應明白，本發明的實施例可提供為方法、系統、或電腦程式產品。因此，本發明可採用完全硬體實施例、完全軟體實施例、或結合軟體和硬體方面的實施例的形式。而且，本發明可採用在一個或多個其中包含有電腦可用程式碼的電腦可用存儲介質(包括但不限於磁碟記憶體和光學記憶體等)上實施的電腦程式產品的形式。

本發明是參照根據本發明實施例的方法、設備(系統)、和電腦程式產品的流程圖和/或方框圖來描述的。應理解可由電腦程式指令實現流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結合。可提供這些電腦程式指令到通用電腦、 專用電腦、嵌入式處理機或其他可程式設計資料處理設備的處理器以產生一個機器，使得通過電腦或其他可程式設計資料處理設備的處理器執行的指令產生用於實現在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的裝置。

這些電腦程式指令也可存儲在能引導電腦或其他可程式設計資料處理設備以特定方式工作的電腦可讀記憶體中，使得存儲在該電腦可讀記憶體中的指令產生包括指令裝置的製造品，該指令裝置實現在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能。

這些電腦程式指令也可裝載到電腦或其他可程式設計資料處理設備上，使得在電腦或其他可程式設計設備上執行一系列操作步驟以產生電腦實現的處理，從而在電腦或其他可程式設計設備上執行的指令提供用於實現在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的步驟。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明申請專利範圍及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。

301~304‧‧‧步驟

Claims (17)

1. 一種估計定時位置的方法，其特徵在於，包括：針對每個前導碼子序列，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口；將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，其中，每個前導碼子序列用於累加的相關值功率是在各自相關值功率的峰值所在的檢測視窗內的相關值功率；根據該相關值功率累加和確定峰值功率和雜訊功率；根據峰值功率和雜訊功率估計定時位置。
2. 如請求項1所述的估計定時位置的方法，其中，該獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口，還包括：在估計往返時間RTT定時位置後，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口。
3. 如請求項1所述的估計定時位置的方法，其中，將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，包括：若前導碼子序列有M個，則M個前導碼子序列的相關值功率累加和為：

   

   ，其中，P _{all_m} (k)表示第m個前導碼子序列所在檢測視窗的第k個樣值點的相關值功率，1

   

   k

   

   Ncs，Ncs為檢測窗口長度。
4. 一種估計定時位置的方法，其特徵在於，包括：根據檢測到的相關值功率的峰值與雜訊功率估計每個前導碼子序列的定時位置TA；確定每個前導碼子序列的根索引值u以及歸一化頻偏df；根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的 定時位置估計誤差dT；根據每個前導碼子序列的該定時位置TA與該定時位置估計誤差dT確定真實定時位置TA_real。
5. 如請求項4所述的估計定時位置的方法，其中，該根索引值u是網路側配置的。
6. 如請求項4所述的估計定時位置的方法，其中，按以下方式根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT：dT(m)=df/u(m)，其中，dT(m)為第m個前導碼子序列的定時位置估計誤差，u(m)為第m個前導碼子序列的根索引值。
7. 如請求項6所述的估計定時位置的方法，其中，在按dT(m)=df/u(m)處理時，根據ZC序列特性省略mod(N_ZC)操作。
8. 如請求項4至7中任一項所述的估計定時位置的方法，其中，進一步包括：前導碼序列中包含M個前導碼子序列時，根據K個TA(m)值和根序列索引u值的關係來聯合求解出dT(m)，其中，2

   

   K

   

   M；該TA(m)值是第m個前導碼子序列上由於歸一化頻偏df引起的定時位置估計誤差。
9. 一種估計定時位置的裝置，其特徵在於，包括：處理器，用於讀取記憶體中的程式，執行下列過程：針對每個前導碼子序列，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口；將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和，其中，每個前導碼子序列用於累加的相關值功率是在各自相關值功率的峰值所在的檢測視窗內的相關值功率；根據該相關值功率累加和確定峰值功率和雜訊功率；根據峰值功率和雜訊功率估計定時位置； 收發機，用於在處理器的控制下接收和發送資料，執行下列過程：根據處理器需要進行資料收發。
10. 如請求項9所述的估計定時位置的裝置，其中，該處理器還用於：在估計往返時間RTT定時位置後，獲取每個前導碼子序列的相關值功率的峰值所在的檢測窗口。
11. 如請求項9所述的估計定時位置的裝置，其中，該處理器進一步用於在將獲取的每個前導碼子序列的檢測視窗中的所有對應位置的相關值功率累加，得到每個位置對應的相關值功率累加和時，若前導碼子序列有M個，則M個前導碼子序列的相關值功率累加和為：

    

    ，其中，P _{all_m} (k)表示第m個前導碼子序列所在檢測視窗的第k個樣值點的相關值功率，1

    

    k

    

    Ncs，Ncs為檢測窗口長度。
12. 一種估計定時位置的裝置，其特徵在於，包括：處理器，用於讀取記憶體中的程式，執行下列過程：根據檢測到的相關值功率的峰值與雜訊功率估計每個前導碼子序列的定時位置TA；確定每個前導碼子序列的根索引值u以及歸一化頻偏df；根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻偏導致的定時位置估計誤差dT；根據每個前導碼子序列的該定時位置TA與該定時位置估計誤差dT確定真實定時位置TA_real；收發機，用於在處理器的控制下接收和發送資料，執行下列過程：根據處理器需要進行資料收發。
13. 如請求項12所述的估計定時位置的裝置，其中，該根索引值u是網路側配置的。
14. 如請求項12所述的估計定時位置的裝置，其中，該處理器進一步用於按以下方式根據每個前導碼子序列的歸一化頻偏df與根索引值u確定由頻 偏導致的定時位置估計誤差dT：dT(m)=df/u(m)，其中，dT(m)為第m個前導碼子序列的定時位置估計誤差，u(m)為第m個前導碼子序列的根索引值。
15. 如請求項14所述的估計定時位置的裝置，其中，該處理器進一步用於在按dT(m)=df/u(m)處理時，根據ZC序列特性省略mod(N_ZC)操作。
16. 如請求項12至15中任一項所述的估計定時位置的裝置，其中，該處理器進一步用於在前導碼序列中包含M個前導碼子序列時，根據K個TA(m)值和根序列索引u值的關係來聯合求解出dT(m)，其中，2

    

    K

    

    M；該TA(m)值是第m個前導碼子序列上由於歸一化頻偏df引起的定時位置估計誤差。
17. 一種緩存同步異常設備可讀存儲介質，其特徵在於，包括程式碼，當該程式碼在計算設備上運行時，該程式碼用於使該計算設備執行請求項1至3中任一項所述方法的步驟或請求項4至8中任一項所述方法的步驟。

Images