TWI724588B - 用於可控制振盪器之自動化設計的方法、電腦程式產品以及系統 - Google Patents

用於可控制振盪器之自動化設計的方法、電腦程式產品以及系統 Download PDF

Info

Publication number
TWI724588B
TWI724588B TW108138484A TW108138484A TWI724588B TW I724588 B TWI724588 B TW I724588B TW 108138484 A TW108138484 A TW 108138484A TW 108138484 A TW108138484 A TW 108138484A TW I724588 B TWI724588 B TW I724588B
Authority
TW
Taiwan
Prior art keywords
file
automated design
description file
initial
voltage
Prior art date
Application number
TW108138484A
Other languages
English (en)
Other versions
TW202105230A (zh
Inventor
劉先鳳
劉明杰
邱純毅
鄭偉志
Original Assignee
大陸商廈門星宸科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商廈門星宸科技有限公司 filed Critical 大陸商廈門星宸科技有限公司
Publication of TW202105230A publication Critical patent/TW202105230A/zh
Application granted granted Critical
Publication of TWI724588B publication Critical patent/TWI724588B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/373—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/10—Noise analysis or noise optimisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/20—Design reuse, reusability analysis or reusability optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種用於一可控制振盪器之自動化設計的方法、電腦程式產品以及系統，其中該方法包含：透過一自動化設計流程接收一組輸入資料，其中該組輸入資料包含一初始電路描述檔以及一規則檔，且該初始電路描述檔記錄了該可控制振盪器中之一或多個元件的參數的初始值；透過該自動化設計流程依據該組輸入資料進行模擬以產生一模擬結果；以及透過該自動化設計流程依據該模擬結果來選擇性地調整該一或多個元件的參數中的至少一參數。另外，於調整該至少一參數的過程中，該可控制振盪器中之全部元件的連接關係是固定不變的。

Description

用於可控制振盪器之自動化設計的方法、電腦程式產品以及 系統
本發明係關於自動化的電路設計，尤指一種用於一可控制振盪器之自動化設計的方法、電腦程式產品以及系統。
在一鎖相迴路中，一電壓控制振盪器的效能非常重要。而為了最佳化該電壓控制振盪器的效能，電路設計工程師通常需要花費大量的時間去調整該電壓控制振盪器中的各個參數，例如該電壓控制振盪器中所使用的反向器的級數等等。為了縮短電路設計所需要的時間，自動化設計很快的成為了熱門的議題。然而，相關技術中的許多自動化設計方法是難以實現的，例如，過多的變數造成在實作上難以收斂出明確的結果。因此，需要一種新穎的自動化設計方法以及相關系統，以在實作上縮短電路設計所需要的時間。
本發明之一目的在於提供一種用於一可控制振盪器(例如電壓控制振盪器)之自動化設計的方法、電腦程式產品以及系統，以在沒有副作用或較不會帶來副作用的情況下節省電路設計所耗費的時間。
本發明至少一實施例提供一種用於一可控制振盪器之自動化設計的方法。該方法包含：透過一自動化設計流程接收一組輸入資料，其中該組輸入資料包含一初始電路描述檔以及一規則檔，且該初始電路描述檔記錄了該可控 制振盪器中之一或多個元件的參數的初始值；透過該自動化設計流程依據該組輸入資料進行模擬以產生一模擬結果；以及因應該模擬結果未達到該規則檔所描述之一預定標準，透過該自動化設計流程依據該規則檔疊代地調整該一或多個元件的參數中的至少一參數以產生一更新電路描述檔，並依據該更新電路描述檔進行模擬以重新產生該模擬結果，直到該模擬結果達到該預定標準。另外，於疊代地調整該至少一參數的過程中，該可控制振盪器中之全部元件的連接關係是固定不變的。
本發明至少一實施例提供一種用於一可控制振盪器的自動化設計系統，其中該自動化設計系統包含一儲存系統以及耦接至該儲存系統的一處理電路。該儲存系統可用來儲存一組輸入資料以及對應於一自動化設計流程的一程式碼，其中該組輸入資料包含一初始電路描述檔以及一規則檔，且該初始電路描述檔記錄了該可控制振盪器中之一或多個元件的參數的初始值；此外，該處理電路可用來執行該程式碼以控制該自動化設計系統進行該自動化設計流程。在該自動化設計流程中，該自動化設計系統依據該組輸入資料進行模擬以產生一模擬結果；以及因應該模擬結果未達到該規則檔所描述之一預定標準，該自動化設計系統依據該規則檔疊代地調整該一或多個元件的參數中的至少一參數以產生一更新電路描述檔，並依據該更新電路描述檔進行模擬以重新產生該模擬結果，直到該模擬結果達到該預定標準。另外，於疊代地調整該至少一參數的過程中，該可控制振盪器中之全部元件的連接關係是固定不變的。
本發明至少一實施例提供一種用於一可控制振盪器之自動化設計的方法。該方法包含：透過一自動化設計流程接收一組輸入資料，其中該組輸入資料包含一初始電路描述檔以及一規則檔，且該初始電路描述檔記錄了該可控制振盪器中之一或多個元件的參數的初始值；透過該自動化設計流程依據該組輸入資料進行模擬以產生一模擬結果；以及透過該自動化設計流程依據該模擬 結果來選擇性地調整該一或多個元件的參數中的至少一參數。另外，於該可控制振盪器之該自動化設計流程中，該可控制振盪器的電路架構是固定不變的。
本發明至少一實施例提供一種可控制振盪器之自動化設計電腦程式產品，經由一電腦載入該自動化設計電腦程式產品來執行下列運作：接收一組輸入資料，其中該組輸入資料包含一初始電路描述檔以及一規則檔，且該初始電路描述檔記錄了該可控制振盪器中之一或多個元件的參數的初始值；依據該組輸入資料進行模擬以產生一模擬結果；以及因應該模擬結果未達到該規則檔所描述之一預定標準，依據該規則檔疊代地調整該一或多個元件的參數中的至少一參數以產生一更新電路描述檔，並依據該更新電路描述檔進行模擬以重新產生該模擬結果，直到該模擬結果達到該預定標準。另外，於疊代地調整該至少一參數的過程中，該可控制振盪器中之全部元件的連接關係是固定不變的。
本發明實施例所提供的自動化設計方法、自動化設計電腦程式產品以及自動化設計系統能針對具有固定架構的振盪器(例如，該振盪器內的多個元件的連接關係維持固定不變)來進行疊代地調整以及模擬驗證，以找出該多個元件的至少一組參數使得該振盪器符合預定需求或規格。
10:自動化設計系統
120:儲存系統
120D:輸入資料
120C:程式碼
140:處理電路
20:電壓控制振盪器
220:電晶體
240:緩衝電路
241、242、243、244、245:反向器
VDD:供應電壓端子
Vctrl:控制端子
Vring:節點
VCO_OUT:輸出端子
310、320、330、340、350、360、370、380、390:步驟
第1圖為依據本發明一實施例之一自動化設計系統的示意圖。
第2圖為依據本發明一實施例之一電壓控制振盪器的示意圖。
第3圖為依據本發明一實施例之用於一可控制振盪器之自動化設計的方法的工作流程。
第4圖為依據本發明另一實施例之用於一可控制振盪器之自動化設計的方法的工作流程。
於說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。於通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第1圖為依據本發明一實施例之自動化設計系統10的示意圖。自動化設計系統10可包含一儲存裝置諸如儲存系統120以及耦接至儲存系統120的一處理電路140。在本實施例中，儲存系統120可用來儲存一組輸入資料120D以及一自動化設計電腦程式產品諸如對應於一自動化設計流程的一程式碼120C，而處理電路140可用來執行程式碼120C以控制自動化設計系統10進行該自動化設計流程來進行一可控制振盪器的自動化設計，其中自動化設計系統10的例子可包含(但不限於)個人電腦、伺服器或其它類型的電腦設備，而該可控制振盪器的例子可包含(但不限於)電壓控制振盪器、電流控制振盪器或其它類型的振盪器。另外，儲存系統120可以是揮發性記憶體或是非揮發性記憶體。
第2圖為依據本發明一實施例之電壓控制振盪器20的示意圖。電壓控制振盪器20可包含一電壓控制電流源(例如電晶體220)以及耦接至該電壓控制電流源的一緩衝電路240。在本實施例中，緩衝電路240可包含由複數個緩衝單元串連而成的一緩衝鏈電路，例如，由五個反向器{241,242,,243,244,245}串連 而成的一環狀鏈電路，其中反向器{241,242,,243,244,245}均透過一節點Vring耦接至電晶體220，但本發明不限於此。另外，如第2圖所示，電晶體220另耦接至供應電壓端子VDD以及控制端子Vctrl，而反向器245的輸出端子耦接至電壓控制振盪器20的輸出端子VCO_OUT；因此，電壓控制振盪器20可依據控制端子Vctrl上的電壓位準來將具有對應振盪頻率的一週期性訊號自輸出端子VCO_OUT輸出。
第3圖為依據本發明一實施例之用於一可控制振盪器(例如第2圖所示之電壓控制振盪器20)之自動化設計的方法的工作流程(例如一自動化設計流程)。需注意的是，第3圖所示之工作流程只是為了說明之目的，並非本發明的限制，其中一或多個步驟可在該工作流程中被新增、刪除或修改。此外，假若可得到相同的結果，則這些步驟不一定要完全遵照第3圖所示的順序來執行。
在步驟310中，自動化設計系統10可接收一組輸入資料(例如輸入資料120D)，並且將該輸入資料儲存在儲存系統120中。在本實施例中，輸入資料120D可包含一初始電路描述檔以及一規則檔，其中該初始電路描述檔記錄了電壓控制振盪器20中之一或多個元件的參數的初始值，例如電晶體220的初始大小、反向器{241,242,243,244,245}中的電晶體的初始大小、及/或在上述電晶體的初始大小的情況下電路壓控制振盪器20中之至少一節點(例如節點Vring)的電壓位準等等。
在步驟320中，自動化設計系統10可依據該組輸入資料(例如輸入資料120D)進行模擬以產生一模擬結果，例如電壓控制振盪器20的一振盪頻率的一調整範圍、電壓控制振盪器20的相位雜訊或電壓控制振盪器20的功耗等等。
在步驟330中，自動化設計系統10可判斷該模擬結果是否達到該規則檔所描述之一預定標準，例如該調整範圍是否符合一預定範圍值、該相位雜訊是否低於一預定雜訊值、該功耗是否低於一預定功耗值、及/或節點Vring是否 超出可容許的電壓範圍(例如是否高於節點Vring的電壓位準的上限值，其中該上限值可基於反向器{241,242,243,244,245}內的電晶體可容許的最高電壓來決定)等等。若該模擬結果達到該預定標準(例如該調整範圍符合該預定範圍值、該相位雜訊低於該預定雜訊值、該功耗低於該預定功耗值、及/或節點Vring未超出可容許的電壓範圍)，該自動化設計流程進入步驟370而結束；若該模擬結果未達到該預定標準(例如該調整範圍不符合該預定範圍值、該相位雜訊高於該預定雜訊值、該功耗高於該預定功耗值、及/或節點Vring超出可容許的電壓範圍)，該自動化設計流程進入步驟340。
在步驟340中，自動化設計系統10可判斷該自動化設計流程中的一疊代次數(iteration count)是否達到一預定次數。若是，該自動化設計流程進入步驟370而結束；否則，該自動化設計流程進入步驟350。
在步驟350中，因應該模擬結果未達到該規則檔所描述之該預定標準，自動化設計系統10可依據該規則檔調整該一或多個元件的參數中的至少一參數以產生一更新電路描述檔。例如，自動化設計系統10可依據該規則檔調整電壓控制振盪器20中之一或多個電晶體的大小(例如，增加/減少電晶體220的大小，及/或增加/減少反向器{241,242,243,244,245}內的電晶體的大小)。
在步驟360中，自動化設計系統10可依據該更新電路描述檔進行模擬以重新產生該模擬結果，並且回到步驟330來再一次判斷在調整電壓控制振盪器20中的參數後，該模擬結果是否達到該預定標準。
在步驟370中，自動化設計系統10可結束該自動化設計流程。例如，當該自動化設計流程從步驟330進入步驟370，表示自動化設計系統10已收斂出一組適用於電壓控制振盪器20中的電晶體大小來達到該預定標準；又例如，當該自動化設計流程從步驟340進入步驟370，則表示自動化設計系統10無法在該預定次數以內收斂出一組適用於電壓控制振盪器20中的電晶體大小來達到該預 定標準。
在本實施例中，該規則檔可記錄調整該至少一參數的一或多個限制條件，且該一或多個限制條件可包含該至少一參數的一參數範圍，尤其是，該至少一參數的該參數範圍可包含電壓控制振盪器20中之至少一電晶體的一大小範圍。例如，該規則檔可分別記錄電壓控制振盪器20中之各個電晶體的大小範圍，以避免在疊代調整的過程中收斂出難以實施的電晶體大小而造成額外成本；又例如，該規則檔可記錄一電晶體大小範圍以將電壓控制振盪器20中之全部的電晶體的大小限制在該電晶體大小範圍內；但本發明不限於此。
在某些實施例中，自動化設計系統10可因應上述疊代次數達到該預定次數的情況來將當下用於模擬的參數(電壓控制振盪器20的電晶體大小)直接作為電壓控制振盪器20的最終參數，但本發明不限於此。在某些實施例中，自動化設計系統10可因應上述疊代次數達到該預定次數的情況來適應性地調整該規則檔中的該一或多個限制條件，再重新進行該自動化設計流程，但本發明不限於此。另外，自動化設計系統10針對緩衝電路240中之任一反向器的調整可同步地施加於緩衝電路240中的其他反向器，以確保反向器{241,242,243,244,245}在調整的過程中維持互相一致。
另外，該規則檔可記錄一調整機制，以容許自動化設計系統10能因應不同的模擬結果來針對不同的電晶體進行調整，或是因應不同的模擬結果針對一特定電晶體進行不同的調整。對於一可控制振盪器的客製化設計之相關領域者在閱讀上述實施例以後應能了解如何在該規則檔中建立該調整機制的相關細節，為簡明起見在此不贅述。
透過第3圖所示之自動化設計流程，自動化設計系統10能因應該模擬結果未達到該規則檔所描述之該預定標準，來依據該規則檔疊代地調整該一或多個元件的參數中的至少一參數以產生該更新電路描述檔，並依據該更新電路 描述檔進行模擬以重新產生該模擬結果，直到該模擬結果達到該預定標準(或是疊代次數達到預定次數)為止。根據本發明實施例，自動化設計系統10可依據目前累積的疊代次數來判斷是否要再一次進行疊代調整與模擬，其中若累積的疊代次數已超出該預定次數，自動化設計系統10可結束該自動化設計流程以避免浪費額外的時間成本。需注意的是，於疊代地調整該至少一參數的過程中，電壓控制振盪器20中之全部元件的連接關係是固定不變的，也就是說，本發明所提供的自動化設計方法是在電路架構固定(例如，反向器的級數固定)的情況下進行，如此一來，能減少不必要的變數，使得電壓控制振盪器20的自動化電路設計得以輕易實現並縮短整個自動化設計流程的時間。在某些實施例中，控制端子Vctrl的電壓位準及/或供應電壓端子VDD的電壓位準可被設定在特定的位準或是限制在特定的範圍內，但本發明不限於此。
請注意，若基於該組輸入資料(例如輸入資料120D)所執行的第一次模擬所得到的模擬結果即可達到該預定標準，則該自動化設計流程便直接進入步驟370而無需執行後續疊代調整的流程，反之，若基於該組輸入資料(例如輸入資料120D)所執行的第一次模擬所得到的模擬結果尚無法達到該預定標準，則該自動化設計流程便會需要執行後續疊代調整的流程。換言之，在該自動化設計流程所要處理的電路架構(例如可控制振盪器的電路架構)是固定不變的前提之下，該自動化設計流程會依據該模擬結果來選擇性地調整該一或多個元件的參數中的至少一參數。
另外，該自動化設計流程能透過修改第3圖所示之工作流程(例如修改程式碼120C)將電壓控制振盪器10在一實體晶片中具有的非理想效應(例如額外的寄生電容或寄生電阻、或是電路佈局不匹配等等)一併考慮進去，如第4圖所示。在第4圖所示之實施例中，該組輸入資料(例如輸入資料120D)可另包含一初始佈局檔，第4圖所示流程可基於第3圖所示流程來進行修改而得，其中 步驟320可由步驟380來取代，而步驟360可由步驟390來取代。在步驟380中，自動化設計系統10可依據該初始電路描述檔以及該初始佈局檔產生一初始佈局描述檔，並且依據該初始佈局描述檔進行模擬以產生該模擬結果。由於該初始佈局描述檔記錄了該初始佈局檔所對應的佈局方式所產生的非理想效應，因此這些非理想效應能在模擬時一併被考慮。在步驟390中，自動化設計系統10可依據該更新電路描述檔調整該初始佈局檔以產生一更新佈局檔，接著依據該更新電路描述檔以及該更新佈局檔產生一更新佈局描述檔，再接著依據該更新佈局描述檔進行模擬以重新產生該模擬結果。由於該更新佈局描述檔記錄了該更新佈局檔所對應的佈局方式所產生的非理想效應，因此這些非理想效應能在模擬時一併被考慮。
總結來說，本發明的自動化設計方法以及自動化設計系統能針對固定架構的可控制振盪器進行疊代調整(例如電晶體大小的調整)以及模擬，以容許該自動化設計系統在變數數量被妥善控制的情況下收斂出至少一組參數(例如電晶體大小)使得該可控制振盪器能達到預定的目標規格。尤其是，自動化設計系統10接收到輸入資料(例如上述初始電路描述檔、初始佈局檔及/或規則檔)以後，本發明所提供的自動化設計方法可由自動化設計系統10自動地執行，不需要透過額外的人力去進行參數的調整，換言之，整個自動化設計流程無需使用者的介入，因此，本發明能在沒有副作用或較不會帶來副作用的情況下縮短設計一可控制振盪器所需的時間。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
310、320、330、340、350、360、370:步驟

Claims (27)

  1. 一種可控制振盪器之自動化設計方法，包含：透過一自動化設計流程接收一組輸入資料，其中該組輸入資料包含一初始電路描述檔、對應於該初始電路描述檔之一初始佈局檔、以及一規則檔，且該初始電路描述檔記錄了該可控制振盪器中之一或多個元件的參數的初始值；透過該自動化設計流程依據該組輸入資料進行模擬以產生一模擬結果，其中產生該模擬結果的步驟包含：透過該自動化設計流程依據該初始電路描述檔以及該初始佈局檔產生一初始佈局描述檔；以及透過該自動化設計流程依據該初始佈局描述檔進行模擬以產生該模擬結果；以及因應該模擬結果未達到該規則檔所描述之一預定標準，透過該自動化設計流程依據該規則檔疊代地調整該一或多個元件的參數中的至少一參數以產生一更新電路描述檔，並依據該更新電路描述檔進行模擬以重新產生該模擬結果，直到該模擬結果達到該預定標準；其中於疊代地調整該至少一參數的過程中，該可控制振盪器中之全部元件的連接關係是固定不變的。
  2. 如申請專利範圍第1項所述之方法，其中該規則檔記錄了調整該至少一參數的一或多個限制條件，且該一或多個限制條件包含該至少一參數的一參數範圍。
  3. 如申請專利範圍第2項所述之方法，其中該至少一參數的該參數範圍 包含該可控制振盪器中之至少一電晶體的一大小範圍。
  4. 如申請專利範圍第3項所述之方法，其中該可控制振盪器係為一電壓控制振盪器，該電壓控制振盪器包含一電壓控制電流源以及耦接至該電壓控制電流源的一緩衝電路，該緩衝電路包含由複數個緩衝單元串連而成的一緩衝鏈電路，以及該電壓控制電流源以及該複數個緩衝單元中之至少一者包含該至少一電晶體。
  5. 如申請專利範圍第1項所述之方法，其中該預定標準包含該可控制振盪器的一振盪頻率的一調整範圍(tuning range)是否符合一預定範圍值、該可控制振盪器的相位雜訊是否低於一預定雜訊值、或該可控制振盪器的功耗是否低於一預定功耗值。
  6. 如申請專利範圍第1項所述之方法，其中該預定標準包含該可控制振盪器中之至少一節點的一電壓範圍。
  7. 如申請專利範圍第6項所述之方法，其中該可控制振盪器係為一電壓控制振盪器，該電壓控制振盪器包含一電壓控制電流源以及耦接至該電壓控制電流源的一緩衝電路，該緩衝電路包含由複數個緩衝單元串連而成的一緩衝鏈電路，該電壓控制電流源係透過該至少一節點耦接至該緩衝電路，且該電壓範圍包含該至少一節點的一電壓位準的一上限值。
  8. 如申請專利範圍第1項所述之方法，其中依據該更新電路描述檔進行模擬以重新產生該模擬結果之步驟包含： 透過該自動化設計流程依據該更新電路描述檔調整該初始佈局檔以產生一更新佈局檔；透過該自動化設計流程依據該更新電路描述檔以及該更新佈局檔產生一更新佈局描述檔；以及透過該自動化設計流程依據該更新佈局描述檔進行模擬以重新產生該模擬結果。
  9. 一種可控制振盪器之自動化設計系統，包含：一儲存裝置，用來儲存一組輸入資料以及對應於一自動化設計流程的一程式碼，其中該組輸入資料包含一初始電路描述檔、對應於該初始電路描述檔之一初始佈局檔、以及一規則檔，且該初始電路描述檔記錄了該可控制振盪器中之一或多個元件的參數的初始值；以及一處理電路，耦接至該儲存裝置，用來執行該程式碼以控制該自動化設計系統進行該自動化設計流程，其中：該自動化設計系統依據該組輸入資料進行模擬以產生一模擬結果，其中該自動化設計系統依據該初始電路描述檔以及該初始佈局檔產生一初始佈局描述檔，以及該自動化設計系統依據該初始佈局描述檔進行模擬以產生該模擬結果；以及因應該模擬結果未達到該規則檔所描述之一預定標準，該自動化設計系統依據該規則檔疊代地調整該一或多個元件的參數中的至少一參數以產生一更新電路描述檔，並依據該更新電路描述檔進行模擬以重新產生該模擬結果，直到該模擬結果達到該預定標準；其中於疊代地調整該至少一參數的過程中該可控制振盪器中之全部 元件的連接關係是固定不變的。
  10. 如申請專利範圍第9項所述之自動化設計系統，其中該規則檔記錄了調整該至少一參數的一或多個限制條件，且該一或多個限制條件包含該至少一參數的一參數範圍。
  11. 如申請專利範圍第10項所述之自動化設計系統，其中該至少一參數的該參數範圍包含該可控制振盪器中之至少一電晶體的一大小範圍。
  12. 如申請專利範圍第11項所述之自動化設計系統，其中該可控制振盪器係為一電壓控制振盪器，該電壓控制振盪器包含一電壓控制電流源以及耦接至該電壓控制電流源的一緩衝電路，該緩衝電路包含由複數個緩衝單元串連而成的一緩衝鏈電路，以及該電壓控制電流源以及該複數個緩衝單元中之至少一者包含該至少一電晶體。
  13. 如申請專利範圍第9項所述之自動化設計系統，其中該預定標準包含該可控制振盪器的一振盪頻率的一調整範圍(tuning range)是否符合一預定範圍值、該可控制振盪器的相位雜訊是否低於一預定雜訊值或該可控制振盪器的功耗是否低於一預定功耗值。
  14. 如申請專利範圍第9項所述之自動化設計系統，其中該預定標準包含該可控制振盪器中之至少一節點的一電壓範圍。
  15. 如申請專利範圍第14項所述之自動化設計系統，其中該可控制振盪 器係為一電壓控制振盪器，該電壓控制振盪器包含一電壓控制電流源以及耦接至該電壓控制電流源的一緩衝電路，該緩衝電路包含由複數個緩衝單元串連而成的一緩衝鏈電路，該電壓控制電流源係透過該至少一節點耦接至該緩衝電路，且該電壓範圍包含該至少一節點的一電壓位準的一上限值。
  16. 如申請專利範圍第9項所述之自動化設計系統，其中該自動化設計系統依據該更新電路描述檔調整該初始佈局檔以產生一更新佈局檔；該自動化設計系統依據該更新電路描述檔以及該更新佈局檔產生一更新佈局描述檔；以及該自動化設計系統依據該更新佈局描述檔進行模擬以重新產生該模擬結果。
  17. 一種可控制振盪器之自動化設計方法，包含：接收一組輸入資料，其中該組輸入資料包含一初始電路描述檔、對應於該初始電路描述檔之一初始佈局檔、以及一規則檔，且該初始電路描述檔記錄了該可控制振盪器中之一或多個元件的參數的初始值；依據該組輸入資料進行模擬以產生一模擬結果，其中產生該模擬結果的運作包含：透過該自動化設計流程依據該初始電路描述檔以及該初始佈局檔產生一初始佈局描述檔；以及透過該自動化設計流程依據該初始佈局描述檔進行模擬以產生該模擬結果；以及依據該模擬結果來選擇性地調整該一或多個元件的參數中的至少一參數；其中該可控制振盪器的電路架構是固定不變的。
  18. 如申請專利範圍第17項所述之方法，其中該可控制振盪器係為一電壓控制振盪器。
  19. 如申請專利範圍第17項所述之方法，其中接收該組輸入資料、產生該模擬結果以及選擇性地調整該一或多個元件的參數中的該至少一參數係透過一自動化設計流程來執行。
  20. 一種可控制振盪器之自動化設計電腦程式產品，經由一電腦載入該自動化設計電腦程式產品來執行下列運作：接收一組輸入資料，其中該組輸入資料包含一初始電路描述檔、對應於該初始電路描述檔之一初始佈局檔、以及一規則檔，且該初始電路描述檔記錄了該可控制振盪器中之一或多個元件的參數的初始值；依據該組輸入資料進行模擬以產生一模擬結果，其中產生該模擬結果的運作包含：透過該自動化設計流程依據該初始電路描述檔以及該初始佈局檔產生一初始佈局描述檔；以及透過該自動化設計流程依據該初始佈局描述檔進行模擬以產生該模擬結果；以及因應該模擬結果未達到該規則檔所描述之一預定標準，依據該規則檔疊代地調整該一或多個元件的參數中的至少一參數以產生一更新電路描述檔，並依據該更新電路描述檔進行模擬以重新產生該模擬結果，直到該模擬結果達到該預定標準；其中於疊代地調整該至少一參數的過程中，該可控制振盪器中之全部元件 的連接關係是固定不變的。
  21. 如申請專利範圍第20項所述之自動化設計電腦程式產品，其中該規則檔記錄了調整該至少一參數的一或多個限制條件，且該一或多個限制條件包含該至少一參數的一參數範圍。
  22. 如申請專利範圍第21項所述之自動化設計電腦程式產品，其中該至少一參數的該參數範圍包含該可控制振盪器中之至少一電晶體的一大小範圍。
  23. 如申請專利範圍第22項所述之自動化設計電腦程式產品，其中該可控制振盪器係為一電壓控制振盪器，該電壓控制振盪器包含一電壓控制電流源以及耦接至該電壓控制電流源的一緩衝電路，該緩衝電路包含由複數個緩衝單元串連而成的一緩衝鏈電路，以及該電壓控制電流源以及該複數個緩衝單元中之至少一者包含該至少一電晶體。
  24. 如申請專利範圍第20項所述之自動化設計電腦程式產品，其中該預定標準包含該可控制振盪器的一振盪頻率的一調整範圍(tuning range)是否符合一預定範圍值、該可控制振盪器的相位雜訊是否低於一預定雜訊值、或該可控制振盪器的功耗是否低於一預定功耗值。
  25. 如申請專利範圍第20項所述之自動化設計電腦程式產品，其中該預定標準包含該可控制振盪器中之至少一節點的一電壓範圍。
  26. 如申請專利範圍第25項所述之自動化設計電腦程式產品，其中該可控制振盪器係為一電壓控制振盪器，該電壓控制振盪器包含一電壓控制電流源以及耦接至該電壓控制電流源的一緩衝電路，該緩衝電路包含由複數個緩衝單元串連而成的一緩衝鏈電路，該電壓控制電流源係透過該至少一節點耦接至該緩衝電路，且該電壓範圍包含該至少一節點的一電壓位準的一上限值。
  27. 如申請專利範圍第20項所述之自動化設計電腦程式產品，其中依據該更新電路描述檔進行模擬以重新產生該模擬結果之運作包含：透過該自動化設計流程依據該更新電路描述檔調整該初始佈局檔以產生一更新佈局檔；透過該自動化設計流程依據該更新電路描述檔以及該更新佈局檔產生一更新佈局描述檔；以及透過該自動化設計流程依據該更新佈局描述檔進行模擬以重新產生該模擬結果。
TW108138484A 2019-07-29 2019-10-24 用於可控制振盪器之自動化設計的方法、電腦程式產品以及系統 TWI724588B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910688827.9A CN112307698B (zh) 2019-07-29 2019-07-29 可控制振荡器的自动化设计的方法、电脑程式产品及系统
CN201910688827.9 2019-07-29

Publications (2)

Publication Number Publication Date
TW202105230A TW202105230A (zh) 2021-02-01
TWI724588B true TWI724588B (zh) 2021-04-11

Family

ID=74258356

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138484A TWI724588B (zh) 2019-07-29 2019-10-24 用於可控制振盪器之自動化設計的方法、電腦程式產品以及系統

Country Status (3)

Country Link
US (1) US11699011B2 (zh)
CN (1) CN112307698B (zh)
TW (1) TWI724588B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI747561B (zh) * 2020-10-19 2021-11-21 創意電子股份有限公司 效能計算系統、效能計算方法與電子裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320471B1 (en) * 1997-11-27 2001-11-20 Siemens Aktiengesellschaft Method and device for computer supported determination of an oscillating region of an electrical circuit
US7271673B2 (en) * 2005-06-30 2007-09-18 Intel Corporation Voltage controlled oscillator (VCO) tuning
US20070252643A1 (en) * 2006-04-28 2007-11-01 Northrop Grumman Corporation Transistor devices configured to operate above a first cutoff frequency
CN101084624A (zh) * 2004-12-30 2007-12-05 诺基亚公司 使用电压测量和频率迭代的vco增益调谐
JP2010028313A (ja) * 2008-07-16 2010-02-04 New Japan Radio Co Ltd 発振器の設計方法
US20150120257A1 (en) * 2013-10-31 2015-04-30 Snu R & Db Foundation Method of operating oscillator including verification of operation of the oscillator
CN106537781A (zh) * 2014-06-18 2017-03-22 微型模拟系统公司 振荡器的温度补偿的方法和集成电路和温度补偿振荡器单元

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19602573A1 (de) * 1996-01-25 1997-08-07 Grundig Ag Tuner für den Empfang digitaler Signale
US5987238A (en) 1996-11-29 1999-11-16 Cadence Design Systems, Inc. Method and system for simulating and making a phase lock loop circuit
US6909330B2 (en) 2002-04-07 2005-06-21 Barcelona Design, Inc. Automatic phase lock loop design using geometric programming
DE10345195A1 (de) * 2003-09-29 2005-04-28 Infineon Technologies Ag Injection-Locked-Oscillator-Schaltkreis
US7961823B2 (en) * 2004-06-02 2011-06-14 Broadcom Corporation System and method for adjusting multiple control loops using common criteria
US20060141963A1 (en) * 2004-12-28 2006-06-29 Adrian Maxim Method and apparatus to reduce the jitter in wideband PLL frequency synthesizers using noise attenuation
US7148754B2 (en) * 2004-12-30 2006-12-12 Lucent Technologies Inc. Self-tunable phase lock loop
US7385452B2 (en) * 2005-02-07 2008-06-10 Regents Of The University Of Minnesota Voltage controlled oscillator using capacitive degeneration
CN101136627B (zh) * 2007-01-26 2011-11-30 中兴通讯股份有限公司 一种能够自动设置高稳恒温晶体振荡器参数的方法
US7969250B2 (en) 2007-09-12 2011-06-28 International Business Machines Corporation Structure for a programmable interpolative voltage controlled oscillator with adjustable range
US8086974B2 (en) * 2008-03-31 2011-12-27 International Business Machines Corporation Structure for fractional-N phased-lock-loop (PLL) system
US8161430B2 (en) * 2008-04-22 2012-04-17 Qualcomm Incorporated System and method of resistance based memory circuit parameter adjustment
CN101834473B (zh) * 2010-05-21 2012-05-09 西安电子科技大学 谐振跟踪式非接触供电装置及供电方法
US9484745B2 (en) * 2013-09-09 2016-11-01 Rutgers, The State University Of New Jersey Virtual oscillator control of power electronics inverters
US9444400B2 (en) * 2015-01-09 2016-09-13 Qualcomm Incorporated System and method for dynamically biasing oscillators for optimum phase noise
US10389301B2 (en) * 2016-10-04 2019-08-20 Microsemi Solutions (U.S.), Inc. Method and apparatus for reconfigurable multicore oscillator
US11588240B2 (en) * 2020-10-07 2023-02-21 The Regents Of The University Of California Millimeter-wave scalable PLL-coupled array for phased-array applications
CN112383304B (zh) * 2020-10-13 2021-06-08 华南理工大学 一种基于单极型薄膜晶体管的电荷泵锁相环、芯片及方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320471B1 (en) * 1997-11-27 2001-11-20 Siemens Aktiengesellschaft Method and device for computer supported determination of an oscillating region of an electrical circuit
CN101084624A (zh) * 2004-12-30 2007-12-05 诺基亚公司 使用电压测量和频率迭代的vco增益调谐
US7271673B2 (en) * 2005-06-30 2007-09-18 Intel Corporation Voltage controlled oscillator (VCO) tuning
US20070252643A1 (en) * 2006-04-28 2007-11-01 Northrop Grumman Corporation Transistor devices configured to operate above a first cutoff frequency
JP2010028313A (ja) * 2008-07-16 2010-02-04 New Japan Radio Co Ltd 発振器の設計方法
US20150120257A1 (en) * 2013-10-31 2015-04-30 Snu R & Db Foundation Method of operating oscillator including verification of operation of the oscillator
CN106537781A (zh) * 2014-06-18 2017-03-22 微型模拟系统公司 振荡器的温度补偿的方法和集成电路和温度补偿振荡器单元
CN106537781B (zh) 2014-06-18 2019-06-11 微型模拟系统公司 振荡器的温度补偿的方法和集成电路和温度补偿振荡器单元

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI747561B (zh) * 2020-10-19 2021-11-21 創意電子股份有限公司 效能計算系統、效能計算方法與電子裝置

Also Published As

Publication number Publication date
US11699011B2 (en) 2023-07-11
CN112307698A (zh) 2021-02-02
US20210034803A1 (en) 2021-02-04
TW202105230A (zh) 2021-02-01
CN112307698B (zh) 2023-10-31

Similar Documents

Publication Publication Date Title
CN104008222B (zh) 设定谐振时钟分布系统中的开关大小和转变型式
Li et al. Design and optimization of low-dropout voltage regulator using relational graph neural network and reinforcement learning in open-source SKY130 process
CN108073762B (zh) 用于利用经延迟的初始化来验证经重定时的电路的方法
US10169507B2 (en) Variation-aware circuit simulation
TWI724588B (zh) 用於可控制振盪器之自動化設計的方法、電腦程式產品以及系統
Lai et al. Localized stability checking and design of IC power delivery with distributed voltage regulators
Chalkiadaki et al. Why‐and how‐to integrate Verilog‐A compact models in SPICE simulators
US20140306746A1 (en) Dynamic clock skew control
US9298869B2 (en) Method for showing hierarchical structure for a given power intent described in a power intent description language with a design described in a hardware design description language, and associated apparatus and associated computer program product
US20050050481A1 (en) Systems and methods for determining activity factors of a circuit design
US9397638B2 (en) Implementing adaptive control for optimization of pulsed resonant drivers
JP2017068646A (ja) 回路設計装置、方法、プログラム及び記録媒体
CN111563356B (zh) 一种pdn阻抗平坦化仿真方法、装置、设备和介质
Leenaerts On linear dynamic complementary systems
Zhou et al. An adaptive dynamic-element pta method for solving nonlinear dc operating point of transistor circuits
JP2004145410A (ja) 回路の設計方法および回路設計支援システム
TWI789555B (zh) 用於積體電路之半自動化設計的方法、電腦程式產品以及系統
TWI620416B (zh) 經由儲存的頻帶值在後續校準加速ｐｌｌ鎖定時間之系統及方法
Kim et al. Variable domain transformation for linear PAC analysis of mixed-signal systems
TWI808751B (zh) 產生元件模型參數的系統及方法
CN114638182B (zh) 一种实现量子芯片全局耦合的方法、设备及存储介质
JP7506955B2 (ja) 情報処理装置及びプログラム
Yang Design of Power Delivery Network Droops
CN114755552A (zh) 半导体器件测试方法及装置、电子设备、存储介质
US6023576A (en) Fast transient circuit simulation of electronic circuits including a crystal