TWI674704B - 低旁波瓣陣列天線 - Google Patents

Abstract

本發明提供了一種低旁波瓣陣列天線，包括由第一基板以及第二基板層疊之結構。該第一基板上設置有具泰勒分佈的貼片陣列天線，該第二基板上設計有具泰勒分佈之基片集成波導並聯饋電網路結構，外部信號源所輸入的饋電訊號由基片集成波導結構進行等相位功率分割後，再透過耦合槽道將饋電訊號耦合至貼片陣列天線。透過上述結構，本發明所提供的低旁波瓣陣列天線具有減小面積、電路結構更加對稱以及二維低旁波瓣等效果及優點。

Description

低旁波瓣陣列天線

本發明之技術涉及天線領域，特別是指一種具有二維低旁波瓣效果的陣列天線。

隨著電信市場以及通信資訊產業相關技術的快速發展，用戶對資訊及網路服務之需求不斷增長，促使電信業者在行動通訊相關技術上不斷進步，電信業主要服務範圍已經從傳統的語音與文字轉往圖像和影音等多媒體資料傳輸服務做轉移。

行動通訊系統需於有限頻率資源中進行大量資料傳輸，波束多重存取(BDMA)技術是必需的。波束多重存取是使用相位陣列天線來實現分空多重存取 (Space division access)。藉著使用波束成形技術及使用多個波束來達到多重存取。在此概念下，行動裝置和基地台的狀態都在視線上，彼此可確切知道對方位置。若未在視線上，就須靠相位陣列天線並搭配使用智慧天線來進行波束切換，透過波束掃瞄，從基地台和行動裝置來取得信號抵達角度訊息去支援相位陣列天線形成波束之定位。

第五代移動通信系统（5th generation mobile networks, 簡稱5G）為目前各家廠商主流的研究方向，5G的通訊天線必須具有高增益之特性。而傳統陣列天線在輻射電磁波時，除了主波瓣外也會產生周邊的旁波瓣(Side lobe)。對於通訊而言，旁波瓣是有害而無益的損耗，因為主波瓣才有發/收訊號之效益，旁波瓣不僅浪費射頻能量，更因旁波瓣散射他處而大幅增加通訊干擾的機會。因此，如何降低旁波瓣的干擾及影響也是各家廠商目前所欲解決之問題。

本發明之主要目的係提供一種陣列天線，具有減小面積、電路結構更加對稱以及二維低旁波瓣等效果。為了達到上述目的，本發明係採取以下之技術手段予以達成，其中，本發明提供一種低旁波瓣陣列天線，包括：一第一基板、一貼片陣列天線、一第一金屬層、一第二基板、一第二金屬層、一第三金屬層以及複數個金屬貫孔。該貼片陣列天線貼附於該第一基板的一表面上，該貼片陣列天線包括偶數條貼片子陣列天線，該等貼片子陣列天線沿著一第一方向排列，每一個該貼片子陣列天線皆包括串聯設置的複數個金屬貼片。該第一金屬層設置於該第一基板的另一表面上，該第一金屬層包括複數個第一耦合槽道，該等第一耦合槽道為絕緣結構。該第二基板其一表面與該第一基板的另一表面相貼附。該第二金屬層設置於該第二基板的該表面上，該第二金屬層包括複數個第二耦合槽道，該等第二耦合槽道為絕緣結構，該等第二耦合槽道的數量與該等第一耦合槽道的數量相同，且該等第二耦合槽道的位置與該等第一耦合槽道的位置相對應。該第三金屬層設置於該第二基板的另一表面上。該複數個金屬貫孔貫穿該第二基板以及該第三金屬層，該等金屬貫孔等間距排列並組成一基片集成波導（Substrate Integrated Waveguide，SIW）結構，該基片集成波導結構具有一饋電輸入端以及偶數個尾端，該等尾端的數量與該等第二耦合槽道的數量相同，且該等尾端的位置與該等第二耦合槽道的位置相對應。

在本發明較佳實施例中，該等金屬貼片的長度約為半波長。

在本發明較佳實施例中，該等金屬貼片的寬度由位於兩側的金屬貼片向位於中央的金屬貼片逐漸變大。

在本發明較佳實施例中，該尾端的相位相同。

在本發明較佳實施例中，該基片集成波導結構更包括一功率分割器（簡稱功分器）。

在本發明較佳實施例中，該等第二耦合槽道與該等尾端於水平方向上具有一水平間距。

在本發明較佳實施例中，該等第一耦合槽道為長條形結構，並沿著一第二方向排列，該第二方向與該第一方向互相垂直。

在本發明較佳實施例中，該等第一耦合槽道的數量與該等貼片子陣列天線的數量相同，該等第一耦合槽道的垂直投影線與該等貼片子陣列天線的中心相交。

在本發明較佳實施例中，該饋電輸入端包括二絕緣槽道，用以與一外部信號源電訊連接。

在本發明較佳實施例中，更包括一接地結構，該接地結構由複數個接地金屬柱所構成，該複數個接地金屬柱分別設置於該等貼片子陣列天線的兩側，與該等貼片子陣列天線電性連接。

本發明所採用之技術手段及構造，茲繪圖就本發明實施例詳加說明其特徵與功能如下，但須注意的是，所述內容不構成本發明的限定。

請同時參閱圖1、圖2、圖3及圖4所示， 其為本發明低旁波瓣陣列天線較佳實施例之第一視角立體示意圖、第一基板疊層示意圖、第二視角立體示意圖以及第二基板疊層示意圖。本發明提供一種低旁波瓣陣列天線，包括：一第一基板 1、一貼片陣列天線 2、一第一金屬層 3、一第二基板 4、一第二金屬層 5、一第三金屬層 6以及複數個金屬貫孔 7。

該第一基板 1為具有低介電常數、低損耗因子，頻率和溫度穩定等優點之層壓基板，適合作為貼片天線、饋電網路的乘載板。

該貼片陣列天線 2貼附於該第一基板 1的一表面 11上，該貼片陣列天線 2包括偶數條貼片子陣列天線 21，該等貼片子陣列天線 21沿著一第一方向 91排列，每一個該貼片子陣列天線 21皆包括串聯設置的複數個金屬貼片 22，該等金屬貼片 22可以為銅箔。該貼片陣列天線 2可透過黏貼方式貼附於該表面 11上，但不限於此，其亦可透過厚膜印刷、電鍍等方式形成於該表面 11上。

該貼片子陣列天線 21為38 GHz一維泰勒分布微帶貼片子天線，在本實施例中，為了增加天線整體增益，該貼片陣列天線 2包括八條貼片子陣列天線 21，每一條貼片子陣列天線 21皆包括十個串聯設置的金屬貼片 22，並且同一條貼片子陣列天線 21內的金屬貼片 22，其長度約為半波長，其寬度由位於兩側的金屬貼片 22向位於中央的金屬貼片 22逐漸變大。本發明透過改變金屬貼片 22寬度的方式來控制所需之振幅分佈，其壓抑旁波瓣位準的效果良好，且能量分佈變化較不劇烈。於本實施例中，泰勒分佈之貼片子陣列天線增益為15.6 dBi，E面(E-plane)方向正負90°範圍內最大旁波瓣位準為-20 dB。

在本發明一實施例中，該貼片陣列天線 2上覆蓋有一保護層（圖中未示），該保護層可以為一聚酯薄膜（polyester film），用以保護該貼片陣列天線 2。

該第一金屬層 3設置於該第一基板 1的另一表面 12上，其可透過厚膜印刷、電鍍等方式形成於該另一表面 12上，該第一金屬層 3包括複數個第一耦合槽道 31。該等第一耦合槽道 31為絕緣結構，其可以為在製作第一金屬層 3時一併設計的簍空結構。該等第一耦合槽道 31為長條形結構，並沿著一第二方向 92排列，該第二方向 92與該第一方向 91互相垂直。該等第一耦合槽道 31的數量與該等貼片子陣列天線 21的數量相同，於本實施例中第一耦合槽的數量為八個，且該等第一耦合槽道 31的垂直投影線與該等貼片子陣列天線 21的中心相交。

該第二基板 4其一表面 41與該第一基板 1的另一表面 12相貼附，其可使用與第一基板 1相同的層壓基板，具有低介電常數、低損耗因子，頻率和溫度穩定等優點。

該第二金屬層 5設置於該第二基板 4的該表面 41上，其可透過厚膜印刷、電鍍等方式形成於該表面 41上。該第二金屬層 5包括複數個第二耦合槽道 51，該等第二耦合槽道 51為絕緣結構，其亦可以為在製作第二金屬層 5時一併設計的簍空結構。該等第二耦合槽道 51為長條形結構，並沿著該第二方向 92排列，其數量與該等第一耦合槽道 31的數量相同，於本實施例中第二耦合槽的數量為八個，且該等第二耦合槽道 51的位置與該等第一耦合槽道 31的位置相對應吻合。

該第三金屬層 6設置於該第二基板 4的另一表面 42上，其可透過厚膜印刷、電鍍等方式形成於該另一表面 42上，該第三金屬層 6包括複數個簍空結構，該簍空結構對應該複數個金屬貫孔 7的位置設置。

該複數個金屬貫孔 7為實心金屬柱或空心金屬柱結構，其貫穿該第二基板 4以及該第三金屬層 6，該等金屬貫孔 7等間距 V排列並組成一基片集成波導（Substrate Integrated Waveguide，SIW）結構 71。本發明並無限定該等金屬貫孔 7的尺寸及間距，其可以應不同的設計進行微調。在本發明一實施例中，該等金屬貫孔 7的半徑為0.1毫米(mm)，兩個金屬貫孔 7之間的間距 V為0.4毫米，通道的寬度 W為3.2毫米。

請更加參閱圖5所示，其為本發明低旁波瓣陣列天線較佳實施例之基片集成波導結構示意圖。該基片集成波導結構 71具有一饋電輸入端 711、偶數個尾端 712以及一功率分割器（簡稱功分器）。該饋電輸入端 711包括二絕緣槽道 710，用以與一外部信號源（圖中未示）電訊連接，以接受一饋電訊號。較佳作法，該二絕緣槽道 710可以為在製作第三金屬層 6時一併設計的簍空結構。該等尾端 712的數量與該等第二耦合槽道 51的數量相同，於本實施例中該等尾端 712的數量為八個。該等尾端 712的位置與該等第二耦合槽道 51的位置相對應，使該等第二耦合槽道 51的垂直投影線分別位於該尾端 712之內，且該等第二耦合槽道 51與該等尾端 712於水平方向上具有一水平間距 X。於本實施例中，該功分器為一分八功分器，其包括複數個金屬柱 (713,714)，該等金屬柱 (713,714)設置於基片集成波導結構 71內，當饋電訊號經由該饋電輸入端 711進入基片集成波導結構 71時，可透過該等金屬柱 (713,714)將饋電訊號的相位進行調整，使尾端 712的相位相同，並可抑制陣列天線之 H面向的旁波瓣位準(Side-lobe level, SLL)。

在本發明一實施例中，該等第一耦合槽道 31、第二耦合槽道 51之長度為 3.2毫米，寬度為0.15毫米，與該等尾端 712的水平間距 X為1毫米，使基片集成波導結構 71為具有-20 dB泰勒分佈的特徵，並且避免干擾到貼片陣列天線 2的輻射場形。

在本發明一實施例中，該低旁波瓣陣列天線更包括一接地結構 8，該接地結構 8由複數個接地金屬柱所構成，該複數個接地金屬柱分別設置於該等貼片子陣列天線 21的兩側，與該等貼片子陣列天線 21電性連接，並且貫穿該第一基板 1、一第一金屬層 3、一第二基板 4、一第二金屬層 5以及第三金屬層 6。

透過上述結構，本發明提供一種低旁波瓣陣列天線，其在第一基板 1上設計具有泰勒分佈的貼片陣列天線 2，可有效抑制旁波瓣位準。並且利用泰勒分佈漸變饋電原理，在第二基板 4上設計具泰勒分佈之基片集成波導並聯饋電網路結構，取代傳統使用微帶線饋電之方式，具有低損耗且不干擾陣列天線之優點。當饋電訊號進入基片集成波導結構 71後，透過功分器將能量分散至各個尾端 712，再透過第二耦合槽道 51以及第一耦合槽道 31將能量耦合到貼片陣列天線 2。由於饋電訊號由該等貼片子陣列天線 21的中段進入，會在左右側造成180 度的相位差，故不需要額外設置180 度相移器，且能讓貼片子陣列天線 21兩邊能量更加平衡，可以增加整體電路結構與輻射場型之對稱性。綜上所述，本發明所提供之陣列天線之同時具有減小面積、電路結構更加對稱以及二維低旁波瓣等效果及優點。

以上所述僅為本發明的實施例，並非因此限制本發明的實施方式及保護範圍，對於本領域技術人員而言，應當能夠意識到凡運用本發明說明書及圖示內容所作出的等同替換和顯而易見的變化所得到的方案，均應當包含在本發明的保護範圍內。

1‧‧‧第一基板

2‧‧‧貼片陣列天線

21‧‧‧貼片子陣列天線

22‧‧‧金屬貼片

3‧‧‧第一金屬層

31‧‧‧第一耦合槽道

4‧‧‧第二基板

5‧‧‧第二金屬層

51‧‧‧第二耦合槽道

6‧‧‧第三金屬層

7‧‧‧金屬貫孔

71‧‧‧基片集成波導結構

710‧‧‧絕緣槽道

711‧‧‧饋電輸入端

712‧‧‧尾端

713,714‧‧‧金屬柱

8‧‧‧接地結構

91‧‧‧第一方向

92‧‧‧第二方向

11,12,41,42‧‧‧表面

V‧‧‧間距

W‧‧‧寬度

X‧‧‧水平間距

圖1為本發明低旁波瓣陣列天線較佳實施例之第一視角立體示意圖。 圖2為本發明低旁波瓣陣列天線較佳實施例之第一基板疊層示意圖。 圖3為本發明低旁波瓣陣列天線較佳實施例之第二視角立體示意圖。 圖4為本發明低旁波瓣陣列天線較佳實施例之第二基板疊層示意圖。 圖5為本發明低旁波瓣陣列天線較佳實施例之基片集成波導結構示意圖。

Claims (10)

1. 一種低旁波瓣陣列天線，包括： 一第一基板； 一貼片陣列天線，貼附於該第一基板的一表面上，該貼片陣列天線包括偶數條貼片子陣列天線，該等貼片子陣列天線沿著一第一方向排列，每一個該貼片子陣列天線皆包括串聯設置的複數個金屬貼片； 一第一金屬層，設置於該第一基板的另一表面上，該第一金屬層包括複數個第一耦合槽道，該等第一耦合槽道為絕緣結構； 一第二基板，其一表面與該第一基板的另一表面相貼附； 一第二金屬層，設置於該第二基板的該表面上，該第二金屬層包括複數個第二耦合槽道，該等第二耦合槽道為絕緣結構，該等第二耦合槽道的數量與該等第一耦合槽道的數量相同，且該等第二耦合槽道的位置與該等第一耦合槽道的位置相對應； 一第三金屬層，設置於該第二基板的另一表面上；以及 複數個金屬貫孔，貫穿該第二基板以及該第三金屬層，該等金屬貫孔等間距排列並組成一基片集成波導（Substrate Integrated Waveguide，SIW）結構，該基片集成波導結構具有一饋電輸入端以及偶數個尾端，該等尾端的數量與該等第二耦合槽道的數量相同，且該等尾端的位置與該等第二耦合槽道的位置相對應。
2. 如申請專利範圍第1項所述的低旁波瓣陣列天線，其中該等金屬貼片的長度為半波長。
3. 如申請專利範圍第1項所述的低旁波瓣陣列天線，其中該等金屬貼片的寬度由位於兩側的金屬貼片向位於中央的金屬貼片逐漸變大。
4. 如申請專利範圍第1項所述的低旁波瓣陣列天線，其中該尾端的相位相同。
5. 如申請專利範圍第1項所述的低旁波瓣陣列天線，其中該基片集成波導結構更包括一功率分割器。
6. 如申請專利範圍第1項所述的低旁波瓣陣列天線，其中該等第二耦合槽道與該等尾端於水平方向上具有一水平間距。
7. 如申請專利範圍第1項所述的低旁波瓣陣列天線，其中該等第一耦合槽道為長條形結構，並沿著一第二方向排列，該第二方向與該第一方向互相垂直。
8. 如申請專利範圍第1項所述的低旁波瓣陣列天線，其中該等第一耦合槽道的數量與該等貼片子陣列天線的數量相同，該等第一耦合槽道的垂直投影線與該等貼片子陣列天線的中心相交。
9. 如申請專利範圍第1項所述的低旁波瓣陣列天線，其中該饋電輸入端包括二絕緣槽道，用以與一外部信號源電訊連接。
10. 如申請專利範圍第1項所述的低旁波瓣陣列天線，更包括一接地結構，該接地結構由複數個接地金屬柱所構成，該複數個接地金屬柱分別設置於該等貼片子陣列天線的兩側，與該等貼片子陣列天線電性連接。