TWI662403B - 資料儲存裝置開機方法 - Google Patents
資料儲存裝置開機方法 Download PDFInfo
- Publication number
- TWI662403B TWI662403B TW107106557A TW107106557A TWI662403B TW I662403 B TWI662403 B TW I662403B TW 107106557 A TW107106557 A TW 107106557A TW 107106557 A TW107106557 A TW 107106557A TW I662403 B TWI662403 B TW I662403B
- Authority
- TW
- Taiwan
- Prior art keywords
- volatile memory
- memory controller
- image file
- read
- boot
- Prior art date
Links
Landscapes
- Stored Programmes (AREA)
Abstract
採用兩階層架構控制的資料儲存裝置,其開機包括:使一非揮發式記憶體控制器進入一唯讀程式碼模式並中止一指令處理器的運作;使該非揮發式記憶體控制器自一非揮發式記憶體讀取一開機映像檔並執行之;使該非揮發式記憶體控制器自該非揮發式記憶體讀取一韌體映像檔,並輸出該韌體映像檔至該指令處理器;以及繼續該指令處理器的運作。
Description
本發明係有關於資料儲存裝置。
資料儲存裝置所採用的非揮發式記憶體(non-volatile memory,簡稱NVM)有多種形式-例如,快閃記憶體(flash memory)、磁阻式隨機存取記憶體(Magnetoresistive RAM)、鐵電隨機存取記憶體(Ferroelectric RAM)、電阻式記憶體(Resistive RAM,RRAM)、自旋轉移力矩隨機存取記憶體(Spin Transfer Torque-RAM,STT-RAM)…等,用於長時間資料保存。
如何提高資料儲存裝置的運作效能為本技術領域一項重要課題。
根據本案一種實施方式實現的資料儲存裝置開機方法包括::使一非揮發式記憶體控制器進入一唯讀程式碼模式並中止一指令處理器的運作;使該非揮發式記憶體控制器自一非揮發式記憶體讀取一開機映像檔並執行之;使該非揮發式記憶體控制器自該非揮發式記憶體讀取一韌體映像檔,並輸出該韌體映像檔至該指令處理器;以及繼續該指令處理器的運作。
下文特舉實施例,並配合所附圖示,詳細說明本 發明內容。
102‧‧‧控制單元
104‧‧‧主機
106‧‧‧匯流排介面
108‧‧‧指令協議控制器
302‧‧‧唯讀程式碼載入器
BE‧‧‧後端
BEP1、BEP2‧‧‧非揮發式記憶體控制器
BE1、BE2‧‧‧後端子區
BE1TCM、BE2TCM‧‧‧緊密耦合記憶體
bootISP‧‧‧開機映像檔
CmdP‧‧‧指令處理器
FE‧‧‧前端
FE_TCM‧‧‧緊密耦合記憶體
ISP1、ISP2、ISPC‧‧‧韌體映像檔
NVM1、NVM2‧‧‧非揮發式記憶體
S202…S216、S404…S416‧‧‧步驟
VM1、VM2‧‧‧揮發式記憶體
VMCon1、VMCon2‧‧‧揮發式記憶體控制器
第1圖圖解根據本案一種實施方式所實現的一資料儲存裝置;第2圖為流程圖,圖解以上技術內容如何設計於開機程序中;第3A~3C圖為時序圖,詳述第2圖流程的一種實施方式;第4圖為流程圖,圖解第2圖步驟S206無法成功載入開機映像檔bootISP時的另外一種應對方案;且第5圖為時序圖,對應第4圖流程,描述開機映像檔bootISP無法載入的一種解決方案,同樣接續第3A圖。
以下敘述列舉本發明的多種實施例。以下敘述介紹本發明的基本概念,且並非意圖限制本發明內容。實際發明範圍應依照申請專利範圍界定之。
資料儲存裝置所採用的非揮發式記憶體(non-volatile memory,簡稱NVM)有多種形式-例如,快閃記憶體(flash memory)、磁阻式隨機存取記憶體(Magnetoresistive RAM)、鐵電隨機存取記憶體(Ferroelectric RAM)、電阻式記憶體(Resistive RAM,RRAM)、自旋轉移力矩隨機存取記憶體(Spin Transfer Torque-RAM,STT-RAM)…等,用於長時間資料保存。為了提升主機與資料儲存裝置之間的數據吞吐量(throughput),本案以兩階層架構實現資料儲存裝置之控制單 元。
第1圖圖解根據本案一種實施方式所實現的一資料儲存裝置,包括一控制單元102以及非揮發式記憶體NVM1與NVM2。圖中實施例更包括非揮發式記憶體NVM1與NVM2之運作所需的數據暫存空間,例如:揮發式記憶體(volatile memory,簡稱VM)VM1以及VM2。揮發式記憶體VM1以及VM2可以是內建或外接於控制單元102。控制單元102分為前端(front end)FE以及後端(back end)BE。前端FE負責資料儲存裝置與一主機104之溝通。後端BE負責控制非揮發式記憶體NVM1與NVM2之運作。如此兩階層架構使得主機104以及資料儲存裝置之間的數據通訊被專責進行(前端FE),主機與資料儲存裝置之間的數據吞吐量(throughput)因而顯著提升,更可降低前端FE以及後端BE除錯的複雜度。
如圖所示,主機104透過匯流排介面106連結本案資料儲存裝置。經指令協議控制器108,主機104下達的指令將由指令處理器(command processor)CmdP排程,再交由後端BE處理。在一種實施方式中,匯流排介面106為PCIE介面。指令協議控制器108較佳支援NVMe指令協議(protocol),亦可支援ATA(advanced technology attachment,先進技術附件)、PATA(Parallel ATA)、SATA(Serial ATA),SCSI(Small Computer System Interface,小型電腦系統介面SCSI)等。
在資料儲存裝置中非揮發式記憶體NVM1以及NVM2的儲存空間為相同或等比例。圖示實施例中資料儲存裝置除了具有對應NVM1以及NVM2數量的揮發式記憶體VM1以 及VM2、非揮發式記憶體控制器BEP1以及BEP2、與揮發式記憶體控制器VMCon1以及VMcon2。前端FE所輸出的讀寫指令可傳送至後端BE,並交由後端BE的元件處理。如圖所示,基於接收到的指令,非揮發式記憶體控制器(BEP1/BEP2)以揮發式記憶體控制器(VMCon1/VMcon2)操作揮發式記憶體(VM1/VM2)來暫存非揮發式記憶體控制器(BEP1/BEP2)所收到的指令,並於適當的時間點對非揮發式記憶體(NVM1/NVM2)執行讀/寫的操作以完成指令的執行。圖中實施例以兩個非揮發式記憶體NVM1以及NVM2佐證高數據吞吐量之可行。其他實施方式可以更多數量的非揮發式記憶體實作。或者,單一的大尺寸非揮發式記憶體也是可能實施方式。在一種實施方式中,非揮發式記憶體NVM1以及NVM2為快閃記憶體。揮發式記憶體VM1以及VM2可為動態隨機存取記憶體(DRAM)。
本案雙階層之控制單元具備多處理器(包括指令處理器CmdP以及非揮發式記憶體控制器BEP1與BEP2),處理器之間可採多處理器間溝通機制,例如:郵箱(mailbox)機制,以協調多處理器之間的運作。在本案中,除了非揮發式記憶體控制器BEP1以及BEP2各自包括郵箱外,指令處理器CmdP也具有郵箱機制,使的非揮發式記憶體控制器BEP1以及BEP2與指令處理器CmdP的運作得以配合且協調。
考量多處理器(包括指令處理器CmdP以及非揮發式記憶體控制器BEP1與BEP2)之間韌體版本同步,本案較佳以非揮發式記憶體NVM1儲存各處理器的韌體映像檔(FW images),並由非揮發式記憶體控制器BEP1先於指令處理器 CmdP以及非揮發式記憶體控制器BEP2進行開機/初始化,並將非揮發式記憶體NVM1上儲存的韌體映像檔讀出、並正確傳遞。
如第1圖所示,非揮發式記憶體NVM1儲存有開機映像檔bootISP、非揮發式記憶體控制器BEP1之韌體映像檔ISP1、非揮發式記憶體控制器BEP2之韌體映像檔ISP2、以及指令處理器CmdP之韌體映像檔ISPC。開機映像檔bootISP可位於非揮發式記憶體NVM1的其中一個指定的區塊,較佳為起始區塊(即位址值最小的區塊)。經載入且執行該開機映像檔bootISP,非揮發式記憶體控制器BEP1正確自非揮發式記憶體NVM1讀出韌體映像檔ISP1、ISP2以及ISPC。非揮發式記憶體控制器BEP1除了將韌體映像檔ISP1留予自己運作外,會將韌體映像檔ISP2以及ISPC分別傳輸給非揮發式記憶體控制器BEP2以及指令處理器CmdP,使非揮發式記憶體控制器BEP2以及指令處理器CmdP得以運作。在一種實施方式中,非揮發式記憶體NVM1以及NVM2為完全相同的物理架構,故非揮發式記憶體NVM1中僅儲存一個通用的韌體映像檔,而非圖式之不同的韌體映像檔ISP1以及ISP2。
第2圖為流程圖,圖解以上技術內容如何設計於開機程序中。每一處理器(包括指令處理器CmdP以及非揮發式記憶體控制器BEP1與BEP2)各自可有一內建或外接的資料暫存空間,用於暫存要執行的指令。所述資料暫存空間可由一靜態隨機存取記憶體(SRAM)提供,或更實現成緊密耦合記憶體(tightly coupled memory,簡稱TCM)。資料儲存裝置開機時,步驟S202將各處理器(包括指令處理器CmdP與非揮發式記憶 體控制器BEP1以及BEP2)所對應的唯讀程式碼映像檔(ROM images)載入。此時記憶體控制器BEP1乃運作於唯讀程式碼模式(ROM mode)。載入唯讀程式碼映像檔較佳由系統啟動加載器(boot loader,或稱ROM loader)所執行,載入包括正確性確認(integrity check)、解壓縮等步驟。僅非揮發式記憶體控制器BEP1執行所載入之唯讀程式碼映像檔(步驟S204)。步驟S202可更包括中止(halt)指令處理器CmdP及非揮發式記憶體控制器BEP2的運作,以達到步驟S204的目的。唯讀程式碼映像檔包含對應處理器的基本運作所需之程式。經執行所載入之唯讀程式碼映像檔後,非揮發式記憶體控制器BEP1嘗試自非揮發式記憶體NVM1載入開機映像檔bootISP(步驟S206)。開機映像檔bootISP若成功載入,即由非揮發式記憶體控制器BEP1執行(步驟S208)。於步驟S210,非揮發式記憶體控制器BEP1載入韌體映像檔ISP1,且將韌體映像檔ISP2以及ISPC分別載入非揮發式記憶體控制器BEP2以及指令處理器CmdP之指令碼儲存空間。之後BEP1放開BEP2和CmdP之中止運作狀態。步驟S212,各處理器執行各自所載入的韌體映像檔-非揮發式記憶體控制器BEP1執行韌體映像檔ISP1、非揮發式記憶體控制器BEP2執行韌體映像檔ISP2、且指令處理器CmdP執行韌體映像檔ISPC。整理之,非揮發式記憶體控制器BEP1是由唯讀程式碼模式(ROM mode)進入操作模式(operation mode),指令處理器CmdP及非揮發式記憶體控制器BEP2則是脫離中止(halt)狀態後進入操作模式(operation mode)。資料儲存裝置因此正常開機。
倘若步驟S206無法成功載入開機映像檔bootISP- 如,尚未開卡故在非揮發式記憶體NVM1搜尋不到開機映像檔bootISP-流程進行步驟S214。BEP1放開BEP2和CmdP之中止運作狀態,各處理器執行步驟S202所載入的唯讀程式碼映像檔(ROM images),以進行基本運作,由主機104端將開機映像檔bootISP以及韌體映像檔ISP1、ISP2以及ISPC載入非揮發式記憶體NVM1。如此一來,非揮發式記憶體NVM1內的映像檔已備妥,步驟S216重置該資料儲存裝置後即可重複步驟S202~S212而完成開機程序。
第3A~3C圖為時序圖,詳述第2圖流程的一種實施方式。前端FE包括指令處理器CmdP並特別將其資料暫存空間標號為FE_TCM。後端BE包括控制非揮發式記憶體NVM1的非揮發式記憶體控制器BEP1以及控制非揮發式記憶體NVM2的非揮發式記憶體控制器BEP2。非揮發式記憶體控制器BEP1以及非揮發式記憶體控制器BEP2可分別更使用緊密耦合記憶體標號BE1TCM以及BE2TCM(或其他實施方式是各別提供DRAM)暫存資料或指令。為了方便說明,對應NVM1的後端BE部份標號BE1。對應NVM2的後端BE部份標號BE2。
第3A圖實施例以硬體實現之唯讀程式碼載入器(ROM loader)302實現第2圖步驟S202-將非揮發式記憶體控制器BEP1之唯讀程式碼映像檔載入其緊密耦合記憶體BE1TCM,將指令處理器CmdP之唯讀程式碼映像檔載入其緊密耦合記憶體FE_TCM,且將非揮發式記憶體控制器BEP2之唯讀程式碼映像檔載入其緊密耦合記憶體BE2TCM。唯讀程式碼載入器302可為分開實現於各處理器(包括CmdP、BEP1與BEP2) 的硬體。資料儲存裝置於開機時,唯讀程式碼載入器302即運作,至一唯讀記憶體(ROM)將該些唯讀程式碼映像檔載入對應的處理器之緊密耦合記憶體。為了使非揮發式記憶體控制器BEP1早於指令處理器CmdP以及非揮發式記憶體控制器BEP2開機,本案預設暫停或鎖住該些處理器BEP1、CmdP與BEP2,且唯讀程式碼映像檔載入後,僅非揮發式記憶體控制器BEP1被解開。非揮發式記憶體控制器BEP1解開後即執行(S204)唯讀程式碼映像檔開機(ROM碼開機),以訪問非揮發式記憶體NVM1,嘗試載入開機映像檔bootISP。第3B圖接續第3A圖,在成功將開機映像檔bootISP載入緊密耦合記憶體BEITCM後,非揮發式記憶體控制器BEP1執行開機映像檔bootISP(S208),以訪問非揮發式記憶體NVM1,取得韌體映像檔ISP1、ISP2以及ISPC。非揮發式記憶體控制器BEP1除了將韌體映像檔ISP1載入緊密耦合記憶體BE1TCM,更將韌體映像檔ISPC載入緊密耦合記憶體FE_TCM、且更將韌體映像檔ISP2載入緊密耦合記憶體BE2TCM。非揮發式記憶體控制器BEP1接著解開指令處理器CmdP以及非揮發式記憶體控制器BEP2。隨後,各處理器(BEP1、BEP2與CmdP)執行各自所載入的韌體映像檔(ISP1、ISP2與ISPC),開始正常運作。指令處理器CmdP更啟動匯流排介面106和指令協議控制器108,使資料儲存裝置與主機104通訊。開機程序因此完成。
第3C圖對應步驟S214,描述開機映像檔bootISP無法載入的狀況,同樣接續第3A圖。開機映像檔bootISP不存在時,非揮發式記憶體控制器BEP1解開指令處理器CmdP以及非 揮發式記憶體控制器BEP2。指令處理器CmdP以及非揮發式記憶體控制器BEP2分別執行已載入之唯讀程式碼映像檔,進行ROM碼開機。指令處理器CmdP更啟動匯流排介面106和指令協議控制器108,使資料儲存裝置與主機104通訊。主機104端因而得以將開機映像檔bootISP以及韌體映像檔ISP1、ISP2以及ISPC載入非揮發式記憶體NVM1。如此一來,資料儲存裝置重置、再次進行第3A圖流程後,會依照第3B圖流程完成開機程序。
在一種實施方式中,非揮發式記憶體NVM2會有開機映像檔bootISP以及韌體映像檔ISP1、ISP2以及ISPC之備份。當非揮發式記憶體控制器BEP1主導的開機程序失敗時,可由BEP1切換模式,改由非揮發式記憶體控制器BEP2嘗試以同樣概念開機。
第4圖為流程圖,圖解第2圖步驟S206無法成功載入開機映像檔bootISP時的另外一種應對方案。步驟S404令非揮發式記憶體控制器BEP2執行所載入之唯讀程式碼映像檔,以嘗試(步驟S406)自非揮發式記憶體NVM2載入開機映像檔bootISP。開機映像檔bootISP若成功載入,即由非揮發式記憶體控制器BEP2執行(步驟S408)。於步驟S410,非揮發式記憶體控制器BEP2載入韌體映像檔ISP2,且將韌體映像檔ISP1以及ISPC分別載入非揮發式記憶體控制器BEP1以及指令處理器CmdP。步驟S412,各處理器執行各自所載入的韌體映像檔-非揮發式記憶體控制器BEP1執行韌體映像檔ISP1、非揮發式記憶體控制器BEP2執行韌體映像檔ISP2、且指令處理器CmdP執 行韌體映像檔ISPC。資料儲存裝置因此正常開機。
倘若步驟S406還是無法成功載入開機映像檔bootISP-如,尚未開卡故在非揮發式記憶體NVM2搜尋不到開機映像檔bootISP-流程進行步驟S414。各處理器執行早已載入的唯讀程式碼映像檔(ROM images),以進行基本運作,由主機104端將開機映像檔bootISP以及韌體映像檔ISP1、ISP2以及ISPC載入非揮發式記憶體NVM1(甚至更備份至非揮發式記憶體NVM2)。步驟S416則重置該資料儲存裝置,使根據第2圖步驟S202~S212完成開機程序。
第5圖為時序圖,對應第4圖流程,描述開機映像檔bootISP無法載入的一種解決方案,同樣接續第3A圖。開機映像檔bootISP不存在時,非揮發式記憶體控制器BEP1解開非揮發式記憶體控制器BEP2,使之執行(S404)唯讀程式碼映像檔開機(ROM碼開機),以訪問非揮發式記憶體NVM2,嘗試載入開機映像檔bootISP。在成功將開機映像檔bootISP載入緊密耦合記憶體BE2TCM後,非揮發式記憶體控制器BEP2執行開機映像檔bootISP(S408),以再次訪問非揮發式記憶體NVM2,更取得韌體映像檔ISP1、ISP2以及ISPC。非揮發式記憶體控制器BEP2除了將韌體映像檔ISP2載入緊密耦合記憶體BE2TCM,更將韌體映像檔ISPC載入緊密耦合記憶體FE_TCM、且將韌體映像檔ISP1載入緊密耦合記憶體BE1TCM。非揮發式記憶體控制器BEP2接著解開指令處理器CmdP。隨後,各處理器(BEP1、BEP2與CmdP)執行各自所載入的韌體映像檔(ISP1、ISP2與ISPC),開始正常運作。指令處理器CmdP更啟動匯流排介面106 和指令協議控制器108,使資料儲存裝置與主機104通訊。開機程序因此完成。
整理之,本案所述之開機方式即適合於兩階層(包括前端FE與後端BE)控制單元設計,甚至極方便實施多非揮發是記憶體控制器(包括BEP1以及BEP2)架構。韌體映像檔因為是儲存於非揮發式記憶體上,故可節省EEPROM或ROM空間。集中以一非揮發式記憶體儲存的韌體映像檔使得韌體版本管理方便且正確性高。以快閃記憶體(flash)為例,韌體映像檔較佳以單階儲存單元(SLC)或操作於SLC模式的MLC或TLC中儲存,以提高可靠度。開機程序由單一處理器(BEP1)主導,較為單純,且無須與主機104溝通即可實現。
其他採用上述概念完分段式垃圾回收的技術都屬於本案所欲保護的範圍。基於以上技術內容,本案更涉及資料儲存裝置操作方法。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何熟悉此項技藝者,在不脫離本發明之精神和範圍內,當可做些許更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (10)
- 一種資料儲存裝置的開機方法,包括:使一非揮發式記憶體控制器進入一唯讀程式碼模式並中止一指令處理器的運作;使該非揮發式記憶體控制器自一非揮發式記憶體讀取一開機映像檔並執行之;使該非揮發式記憶體控制器自該非揮發式記憶體讀取一韌體映像檔,並輸出該韌體映像檔至該指令處理器;以及繼續該指令處理器的運作。
- 如申請專利範圍第1項所述之開機方法,其中,繼續該指令處理器的運作則該指令處理器執行該韌體映像檔。
- 如申請專利範圍第1項所述之開機方法,其中,繼續該指令處理器的運作則該指令處理器進入一操作模式。
- 如申請專利範圍第1項所述之開機方法,其中,如果該非揮發式記憶體控制器執行該開機映像檔失敗,則該非揮發式記憶體控制器從一遠端裝置取得另一開機映像檔並執行之。
- 如申請專利範圍第1項所述之開機方法,其中,如果該非揮發式記憶體控制器執行該開機映像檔失敗,則該指令處理器進入另一唯讀程式碼模式。
- 如申請專利範圍第1項所述之開機方法,其中,該非揮發式記憶體控制器執行一唯讀程式碼映像檔以進入該唯讀程式碼模式。
- 如申請專利範圍第5項所述之開機方法,其中,該指令處理器執行一唯讀程式碼映像檔以進入另一唯讀程式碼模式。
- 如申請專利範圍第6項所述之開機方法,其中,於執行該唯讀程式碼映像檔之前,該非揮發式記憶體控制器確認該唯讀程式碼映像檔之正確性。
- 如申請專利範圍第1項所述之開機方法,其中,如果該非揮發式記憶體控制器執行該開機映像檔失敗,則使另一非揮發式記憶體控制器自另一非揮發式記憶體讀取另一開機映像檔並執行之。
- 如申請專利範圍第1項所述之開機方法,更包括使該非揮發式記憶體控制器自該非揮發式記憶體讀取另一韌體映像檔並執行之。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107106557A TWI662403B (zh) | 2017-03-06 | 2017-03-06 | 資料儲存裝置開機方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107106557A TWI662403B (zh) | 2017-03-06 | 2017-03-06 | 資料儲存裝置開機方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201833723A TW201833723A (zh) | 2018-09-16 |
TWI662403B true TWI662403B (zh) | 2019-06-11 |
Family
ID=64426138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107106557A TWI662403B (zh) | 2017-03-06 | 2017-03-06 | 資料儲存裝置開機方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI662403B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI749704B (zh) * | 2020-08-13 | 2021-12-11 | 群聯電子股份有限公司 | 韌體碼的執行方法、記憶體儲存裝置及記憶體控制電路單元 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109445860B (zh) * | 2018-10-17 | 2022-03-25 | 京东方科技集团股份有限公司 | 引导电子设备系统开机的方法,电子设备,可读存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI418991B (zh) * | 2010-06-03 | 2013-12-11 | Super Talent Electronics Inc | 針對智慧型儲存交換器所設計的快閃記憶體系統 |
TWI562068B (en) * | 2015-08-17 | 2016-12-11 | Mitac Computing Technology Corp | Self-adaptive configuration system |
TWI564802B (zh) * | 2015-12-14 | 2017-01-01 | 財團法人工業技術研究院 | 初始化週邊裝置之方法與使用此方法之電子裝置 |
TWI564801B (zh) * | 2011-09-30 | 2017-01-01 | 英特爾股份有限公司 | 儲存bios於非揮發性隨機存取記憶體的裝置、方法及系統 |
-
2017
- 2017-03-06 TW TW107106557A patent/TWI662403B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI418991B (zh) * | 2010-06-03 | 2013-12-11 | Super Talent Electronics Inc | 針對智慧型儲存交換器所設計的快閃記憶體系統 |
TWI564801B (zh) * | 2011-09-30 | 2017-01-01 | 英特爾股份有限公司 | 儲存bios於非揮發性隨機存取記憶體的裝置、方法及系統 |
TWI562068B (en) * | 2015-08-17 | 2016-12-11 | Mitac Computing Technology Corp | Self-adaptive configuration system |
TWI564802B (zh) * | 2015-12-14 | 2017-01-01 | 財團法人工業技術研究院 | 初始化週邊裝置之方法與使用此方法之電子裝置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI749704B (zh) * | 2020-08-13 | 2021-12-11 | 群聯電子股份有限公司 | 韌體碼的執行方法、記憶體儲存裝置及記憶體控制電路單元 |
Also Published As
Publication number | Publication date |
---|---|
TW201833723A (zh) | 2018-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9858084B2 (en) | Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory | |
US10866797B2 (en) | Data storage device and method for reducing firmware update time and data processing system including the device | |
CN106462520B (zh) | 用于与非易失性双列直插式存储器模块的控制器通信的技术 | |
US7490177B2 (en) | System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture | |
TWI514408B (zh) | 於裝置開機期間處置來自非揮發性記憶體之錯誤 | |
TWI375151B (en) | A controller for one type of nand flash memory for emulating another type of nand flash memory and methods for the same | |
US7340566B2 (en) | System and method for initializing a memory device from block oriented NAND flash | |
KR101562973B1 (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
US8341491B2 (en) | System and method for providing data integrity in a non-volatile memory system | |
KR101846612B1 (ko) | 부트 데이터 로드 | |
DE112011105864T5 (de) | Verfahren, Vorrichtung und System zur Speichervalidierung | |
EP3028145A1 (en) | Parallelizing boot operations | |
TWI564802B (zh) | 初始化週邊裝置之方法與使用此方法之電子裝置 | |
US20070136508A1 (en) | System Support Storage and Computer System | |
US10324867B2 (en) | Systems and devices having a scalable basic input/output system (BIOS) footprint and associated methods | |
TW201608467A (zh) | 資料儲存裝置的操作方法 | |
TWI662403B (zh) | 資料儲存裝置開機方法 | |
KR20140007990A (ko) | 불휘발성 램을 포함하는 사용자 장치 및 그것의 데이터 관리 방법 | |
CN115686558A (zh) | 固件更新 | |
US20190121710A1 (en) | Error recovery in non-volatile storage partitions | |
US9934045B1 (en) | Embedded system boot from a storage device | |
TWI621017B (zh) | 資料儲存裝置以及其操作方法 | |
KR101582919B1 (ko) | 전자장치 및 그 부팅방법 | |
KR102300822B1 (ko) | 메모리 장치의 코드 실행을 위한 지연 리셋 | |
US20210374065A1 (en) | Effective avoidance of line cache misses |