TWI637368B - 補償像素電壓的顯示面板驅動裝置與方法 - Google Patents

補償像素電壓的顯示面板驅動裝置與方法 Download PDF

Info

Publication number
TWI637368B
TWI637368B TW106127354A TW106127354A TWI637368B TW I637368 B TWI637368 B TW I637368B TW 106127354 A TW106127354 A TW 106127354A TW 106127354 A TW106127354 A TW 106127354A TW I637368 B TWI637368 B TW I637368B
Authority
TW
Taiwan
Prior art keywords
pixel
current
adjacent
par
vgr
Prior art date
Application number
TW106127354A
Other languages
English (en)
Other versions
TW201911273A (zh
Inventor
曾奕龍
邱明正
Original Assignee
奇景光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奇景光電股份有限公司 filed Critical 奇景光電股份有限公司
Priority to TW106127354A priority Critical patent/TWI637368B/zh
Application granted granted Critical
Publication of TWI637368B publication Critical patent/TWI637368B/zh
Publication of TW201911273A publication Critical patent/TW201911273A/zh

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一種顯示面板驅動裝置與方法。顯示面板驅動裝置包括時序控制電路、記憶體、補償電路以及資料驅動電路。記憶體提供在顯示面板中的目前像素與至少一個鄰接像素之間的至少一個耦合電容資訊。藉由使用所述耦合電容資訊，補償電路補償目前像素資料而獲得經補償像素資料，以補償目前像素因所述鄰接像素的耦合電壓所造成的電壓偏移。資料驅動電路依據經補償像素資料去驅動目前像素。

Description

補償像素電壓的顯示面板驅動裝置與方法
本發明是有關於一種顯示裝置，且特別是有關於一種補償像素電壓的顯示面板驅動裝置與方法。
當矽基液晶(liquiid crystal on silicon，以下稱LCoS)用於一般顯示用途時，在所顯示的畫面中，相同灰階的均勻性較受重視，而像素的電壓誤差可以被容忍。當LCoS用於相位調制(phase modulation)的應用時，像素的電壓誤差較受重視，因為像素的電壓誤差會大幅影響成像品質。無論如何，因為相鄰接像素之間的耦合電容是必定存在的。此耦合電容會造成像素的電壓誤差。當相鄰接像素之間的距離/間隙越小時，相鄰接像素之間的耦合電容越大。像素電壓會受到鄰近像素耦合電容影響，使得像素的電壓誤差越加嚴重。對於相鄰接像素之間的耦合電容所造成的像素的電壓誤差，先前技術還沒有適當的解決方案。
本發明提供一種顯示面板驅動裝置與方法，其可以補償目前像素因鄰接像素的耦合電壓所造成的電壓偏移。
本發明的實施例提供一種顯示面板驅動裝置。顯示面板驅動裝置包括時序控制電路、記憶體、補償電路以及資料驅動電路。時序控制電路用以提供在顯示面板中的目前像素的目前像素資料。記憶體用以提供在顯示面板中的目前像素與至少一個鄰接像素之間的至少一個耦合電容資訊。補償電路耦接至時序控制電路，以接收目前像素資料。補償電路耦接至記憶體，以接收耦合電容資訊。藉由使用所述耦合電容資訊，補償電路用以補償目前像素資料而獲得經補償像素資料，以補償目前像素因所述鄰接像素的耦合電壓所造成的電壓偏移。資料驅動電路耦接至顯示面板的目前像素。資料驅動電路耦接至補償電路，以接收經補償像素資料。資料驅動電路用以依據經補償像素資料去驅動目前像素。
本發明的實施例提供一種顯示面板驅動方法。所述顯示面板驅動方法包括：由時序控制電路提供在顯示面板中的目前像素的目前像素資料；由記憶體提供在顯示面板中的目前像素與至少一個鄰接像素之間的至少一個耦合電容資訊；藉由使用所述耦合電容資訊，由補償電路補償目前像素資料而獲得經補償像素資料，以補償目前像素因所述鄰接像素的耦合電壓所造成的電壓偏移；以及由資料驅動電路依據經補償像素資料去驅動目前像素。
基於上述，本發明諸實施例所述顯示面板驅動裝置與方 法，其可以由記憶體提供在顯示面板中的目前像素與至少一個鄰接像素之間的至少一個耦合電容資訊。藉由使用所述耦合電容資訊，補償電路可以補償目前像素資料而獲得經補償像素資料。因此，顯示面板驅動裝置可以補償目前像素因鄰接像素的耦合電壓所造成的電壓偏移。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10‧‧‧顯示面板
100‧‧‧顯示面板驅動裝置
110‧‧‧時序控制電路
120‧‧‧記憶體
130‧‧‧補償電路
140‧‧‧資料驅動電路
CP2P5、CP4P5、CP6P5、CP8P5‧‧‧耦合電容
FN-1、FN、FN+1‧‧‧幀
P1、P2、P3、P4、P5、P6、P7、P8、P9‧‧‧像素
S210~S240、S510~S530‧‧‧步驟
VCOM‧‧‧共同電壓
VGMA(0)、VGMA(128)、VGMA(255)‧‧‧灰階電壓
VGR‧‧‧像素電壓最大範圍
圖1是依照本發明的一實施例的一種顯示面板驅動裝置的電路方塊(circuit block)示意圖。
圖2是依照本發明的一實施例的一種顯示面板驅動方法的流程示意圖。
圖3是依照本發明的一實施例的圖1所示顯示面板的部份像素的示意圖。
圖4是依照本發明的一實施例的圖1所示顯示面板的信號的極性轉換的示意圖。
圖5是依照本發明的一實施例說明圖2所示獲得該經補償像素資料之步驟的流程示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接(或連接)」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接(或連接)於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明的一實施例的一種顯示面板驅動裝置100的電路方塊(circuit block)示意圖。顯示面板驅動裝置100可以驅動顯示面板10。依照設計需求，顯示面板10可以是習知的LCoS顯示面板、液晶顯示面板或是其他顯示面板。顯示面板驅動裝置100包括時序控制電路110、記憶體120、補償電路130以及資料驅動電路140。
圖2是依照本發明的一實施例的一種顯示面板驅動方法的流程示意圖。請參照圖1與圖2。於步驟S210中，時序控制電路110可以提供顯示面板10的多個像素的資料給補償電路130。舉例來說，時序控制電路110可以在步驟S210中將顯示面板10中的某一個目前像素的目前像素資料提供給補償電路130。依照設計需求，時序控制電路110可以是習知的時序控制器或是其他像素資料處理電路/元件。於步驟S220中，記憶體120可以提供在 顯示面板10中的目前像素與至少一個鄰接像素之間的至少一個耦合電容資訊給補償電路130。
圖3是依照本發明的一實施例的圖1所示顯示面板10的部份像素的示意圖。顯示面板10包括多個像素，例如圖3所示像素P1、像素P2、像素P3、像素P4、像素P5、像素P6、像素P7、像素P8與像素P9。圖3所示兩個相鄰接像素之間的距離/間隙已被誇大。依照實際的設計需求，兩個相鄰接像素之間的距離/間隙通常是非常小的。兩個相鄰接像素之間存在耦合電容(寄生電容)。舉例來說，像素P2與像素P5之間存在耦合電容CP2P5，像素P4與像素P5之間存在耦合電容CP4P5，像素P6與像素P5之間存在耦合電容CP6P5，而像素P8與像素P5之間存在耦合電容CP8P5，如圖3所示。當像素P5是目前像素時，記憶體120於步驟S220中可以提供對應於耦合電容CP2P5、CP4P5、CP6P5與CP8P5的耦合電容資訊給補償電路130。
補償電路130耦接至時序控制電路110，以接收目前像素P5的目前像素資料。補償電路130耦接至記憶體120，以接收所述耦合電容資訊。藉由使用所述耦合電容資訊，補償電路130可以於步驟S230中補償目前像素P5的目前像素資料而獲得經補償像素資料，以便補償因為鄰接像素P2、P4、P6與P8的耦合電壓所造成的目前像素P5的電壓偏移。
資料驅動電路140耦接至顯示面板10的多個像素(例如圖3所示目前像素P5與其他像素)。資料驅動電路140耦接至補 償電路130，以接收所述經補償像素資料。於步驟S240中，資料驅動電路140可以依據經補償像素資料去驅動顯示面板10的目前像素P5。依照設計需求，資料驅動電路140可以是習知的資料驅動器、習知的源極驅動器或是其他驅動電路/元件。藉由考慮鄰接像素的電壓變化，補償電路130可以預先改變目前像素P5的像素資料(例如灰階值)。藉由預先補償的方式，顯示面板驅動裝置100可以有效地縮小像素的電壓誤差。
舉例來說，在一些實施例中，藉由使用所述耦合電容資訊，以及藉由使用目前像素(例如圖3所示像素P5)與鄰接像素(例如圖3所示像素P2、P4、P6或P8)之間的灰階差，補償電路130可以補償目前像素資料而獲得經補償像素資料。為了方便說明，在此以常態白(Normally white)的LCoS顯示面板作為顯示面板10的說明範例，但顯示面板10的實施方式並不受限於此。
圖4是依照本發明的一實施例的圖1所示顯示面板10的信號的極性轉換的示意圖。圖4所示橫軸表示時間，縱軸表示電壓。於圖4所示實施例中，顯示面板10的共同電壓VCOM可以是交流電壓。舉例來說，共同電壓VCOM在先前幀FN-1中可以是低電壓(例如0V)，因此先前幀FN-1是正極性。到了目前幀FN中，共同電壓VCOM可以轉變為高電壓(例如6V)，因此目前幀FN是負極性。其餘幀可以參照先前幀FN-1與目前幀FN的相關說明來類推，故不再贅述。
於圖4所示實施例中，像素資料被假設是8位元資料， 因此像素資料的灰階範圍是0~255。若像素資料的灰階為0，則所對應的灰階電壓為VGMA(0)。若像素資料的灰階為128，則所對應的灰階電壓為VGMA(128)。若像素資料的灰階為255，則所對應的灰階電壓為VGMA(255)。灰階電壓VGMA(0)與灰階電壓VGMA(255)之間的電壓差(亦即像素電壓最大範圍)為VGR，如圖4所示。
請參照圖3與圖4。假設目前像素P5的灰階是M，則目前像素P5從幀FN-1至幀FN的電壓變動約為VGR*(M-128)/128，而從幀FN至幀FN+1的電壓變動約為VGR*(128-M)/128。假設鄰接像素P2的灰階是Q的像素，則鄰接像素P2從幀FN-1至幀FN的電壓變動約為VGR*(Q-128)/128，而從幀FN至幀FN+1的電壓變動約為VGR*(128-Q)/128。其他鄰接像素P4、P6與P8可以參照鄰接像素P2的相關說明來類推，故不再贅述。
在此說明針對靜態畫面的應用例。請參照圖1、圖3與圖4。補償電路130可以計算下述方程式1，來獲得補償值ERRP5。藉由使用補償值ERRP5，補償電路130可以補償目前像素P5的目前像素資料MP5而獲得經補償像素資料COMPP5，如方程式2所示。在方程式1中，PAR2表示目前像素P5與第一鄰接像素P2之間的耦合電容資訊，PAR4表示目前像素P5與第二鄰接像素P4之間的耦合電容資訊，PAR6表示目前像素P5與第三鄰接像素P6之間的耦合電容資訊，PAR8表示目前像素P5與第四鄰接像素P8之間的耦合電容資訊，QP2表示第一鄰接像素P2的像素資料，QP4 表示第二鄰接像素P4的一像素資料，QP6表示第三鄰接像素P6的像素資料，QP8表示第四鄰接像素P8的像素資料，而PAR52、PAR54、PAR56、PAR58與PAR5為實數。PAR52、PAR54、PAR56、PAR58與PAR5的值可以依照設計需求來決定。
ERRP5=PAR2*(MP5-QP2)+PAR52+PAR4*(MP5-QP4)+PAR54+PAR6*(MP5-QP6)+PAR56+PAR8*(MP5-QP8)+PAR58+PAR5 方程式1
COMPP5=MP5-ERRP5 方程式2
在方程式1中，耦合電容資訊PAR2、PAR4、PAR6與PAR8可以依據顯示面板10的特性來決定，以及/或是依據像素電壓最大範圍VGR來決定。舉例來說，在一些實施例中，方程式1中的耦合電容資訊PAR2為(CP2P5 * VGR * P)/(RG*CP5)，耦合電容資訊PAR4為(CP4P5 * VGR * P)/(RG*CP5)，耦合電容資訊PAR6為(CP6P5 * VGR * P)/(RG*CP5)，耦合電容資訊PAR8為(CP8P5 * VGR * P)/(RG*CP5)，其中CP5表示目前像素P5的儲存電容值，CP2P5表示目前像素P5與第一鄰接像素P2之間的耦合電容值，CP4P5表示目前像素P5與第二鄰接像素P4之間的耦合電容值，CP6P5表示目前像素P5與第三鄰接像素P6之間的耦合電容值，CP8P5表示目前像 素P5與第四鄰接像素P8之間的耦合電容值，P表示極性變換係數，RG表示參考灰階值。極性變換係數P為1或-1。當由正極性畫面(幀FN-1)變到負極性畫(幀FN)時，極性變換係數P為1。當由負極性畫(幀FN)變到正極性畫面(幀FN+1)時，極性變換係數P為-1。若以圖4所示應用條件為例，則參考灰階值RG為128。
假設目前像素P5的儲存電容值CP5=20fF，耦合電容值CP2P5、CP4P5、CP6P5與CP8P5均為0.5fF，而像素電壓最大範圍VGR為4V。假設目前像素P5的灰階(目前像素資料MP5)為128，且鄰接像素P2、P4、P6與P8的灰階均為0。。當由正極性畫面(幀FN-1)變到負極性畫(幀FN)時，鄰接像素P2相對於目前像素P5的電壓變化量為(VGR/128)(Q-M)*P=(VGR/128)(0-128)*1=-VGR。依此類推，其他鄰接像素(P4、P6或P8)相對於目前像素P5的電壓變化量亦為-VGR。假設像素P1、像素P3、像素P7、像素P9相對於像素P5的耦合電容可忽略不計。以電容公式計算，CP5*△VP5=CP2 P5*△VP2P5+CP4P5*△VP4P5+CP6P5*△VP6P5+CP8P5*△VP8P5，其中△VP2P5為像素P2相對於像素P5的電壓變動量，△VP4P5為像素P4相對於像素P5的電壓變動量，△VP6P5為像素P6相對於像素P5的電壓變動量，而△VP8P5為像素P8相對於像素P5的電壓變動量。△VP2P5=△VP4P5=△VP6P5=△VP8P5=(VGR/128)(Q-M)*P=(4/128)(0-128)*1=-4。因此，因耦合電容造成的像素P5的電壓變動△VP5=(0.5/20)*(-4)+(0.5/20)*(-4) +(0.5/20)*(-4)+(0.5/20)*(-4)=-0.4V。單位灰階電壓VGRAY為VGR/255=4/255=15.7mV。耦合效應所造成的電壓誤差(ERRP5)為△VP5/VGRAY=-0.4V/15.7mV-25。亦即，鄰接像素P2、P4、P6與P8對目前像素P5的耦合電容將造成目前像素P5有-25灰階的電壓誤差。因此，經補償像素資料COMPP5為MP5+25=128+25，以便補償耦合效應所造成的誤差。
在另一實施例中，補償電路130可以計算目前像素P5於目前幀FN與先前幀FN-1之間的目前像素變化。補償電路130還計算鄰接像素(例如圖3所示像素P2、P4、P6與P8)於目前幀FN與先前幀FN-1之間的鄰接像素變化。藉由使用所述耦合電容資訊，以及藉由使用所述目前像素變化與所述鄰接像素變化，補償電路130可以補償目前像素P5的目前像素資料MP5而獲得經補償像素資料COMPP5。
在此說明針對動態畫面的應用例。請參照圖1、圖3與圖4。補償電路130可以計算下述方程式3，來獲得補償值ERRP5。藉由使用補償值ERRP5，補償電路130可以補償目前像素P5的目前像素資料MP5而獲得經補償像素資料COMPP5，如方程式2所示。在方程式3中，C2表示目前像素P5與第一鄰接像素P2之間的耦合電容資訊，C4表示目前像素P5與第二鄰接像素P4之間的耦合電容資訊，C6表示目前像素P5與第三鄰接像素P6之間的耦合電容資訊，C8表示目前像素P5與第四鄰接像素P8之間的耦合電容資訊，PV5表示目前像素P5於目前幀FN與先前幀FN-1之間的 目前像素變化，PV2表示第一鄰接像素P2於目前幀FN與先前幀FN-1之間的鄰接像素變化，PV4表示第二鄰接像素P4於目前幀FN與先前幀FN-1之間的鄰接像素變化，PV6表示第三鄰接像素P6於目前幀FN與先前幀FN-1之間的鄰接像素變化，PV8表示第四鄰接像素P8於目前幀FN與先前幀FN-1之間的鄰接像素變化，而PAR5為實數。PAR5的值可以依照設計需求來決定。
ERRP5=C2*(PV2-PV5)+C4*(PV4-PV5)+C6*(PV6-PV5)+C8*(PV8-PV5)+PAR5 方程式3
在方程式3中，耦合電容資訊C2、C4、C6與C8可以依據顯示面板10的特性來決定，以及/或是依據像素電壓最大範圍VGR來決定。舉例來說，在一些實施例中，方程式3中的耦合電容資訊C2為(GT/VGR)*(CP2P5/CP5)，耦合電容資訊C4為(GT/VGR)*(CP4P5/CP5)，耦合電容資訊C6為(GT/VGR)*(CP6P5/CP5)，耦合電容資訊C8為(GT/VGR)*(CP8P5/CP5)。其中，GT表示最大灰階值範圍，VGR表示像素電壓最大範圍，CP5表示目前像素P5的儲存電容值。若以圖4所示應用條件為例，則最大灰階值範圍GT為256，像素電壓最大範圍VGR為4V。
在正極性畫面(例如圖4所示幀FN-1)中，目前像素P5的電壓為VGMA(128)+(VGR/2)*[(GT/2-MP5(N-1))/(GT/2)]* P，其中極性變換係數P為1。MP5(N-1)表示目前像素P5於幀FN-1的目前像素資料。在負極性畫面(例如圖4所示幀FN)中，目前像素P5的電壓為VGMA(128)+(VGR/2)*[(GT/2-MP5(N))/(GT/2)]* P，其中極性變換係數P為-1。MP5(N)表示目前像素P5於幀FN的目前像素資料。因此，目前像素P5的目前像素變化PV5={VGMA(128)+(VGR/2)*[(GT/2-MP5(N))/(GT/2)]*(-1)}-{VGMA(128)+(VGR/2)*[(GT/2-MP5(N-1))/(GT/2)]}=(VGR/GT)*(MP5(N)+MP5(N-1))-VGR。
在正極性畫面(例如圖4所示幀FN-1)中，第一鄰接像素P2的電壓為VGMA(128)+(VGR/2)*[(GT/2-QP2(N-1))/(GT/2)]* P，其中極性變換係數P為1。QP2(N-1)表示第一鄰接像素P2於幀FN-1的像素資料。在負極性畫面(例如圖4所示幀FN)中，目前像素P5的電壓為VGMA(128)+(VGR/2)*[(GT/2-QP2(N))/(GT/2)]* P，其中極性變換係數P為-1。QP2(N)表示第一鄰接像素P2於幀FN的像素資料。因此，第一鄰接像素P2的鄰接像素變化PV2={VGMA(128)+(VGR/2)*[(GT/2-QP2(N))/(GT/2)]*(-1)}-{VGMA(128)+(VGR/2)*[(GT/2-QP2(N-1))/(GT/2)]}=(VGR/GT)*(QP2(N)+QP2(N-1))-VGR。其餘鄰接像素可以依此類推。第二鄰接像素P4的鄰接像素變化PV4為(VGR/GT)*(QP4(N)+QP4(N-1))-VGR，第三鄰接像素P6的鄰接像素變化PV6為(VGR/GT)*(QP6(N)+ QP6(N-1))-VGR，第四鄰接像素P8的鄰接像素變化PV8為(VGR/GT)*(QP8(N)+QP8(N-1))-VGR。其中，QP4(N)表示第二鄰接像素P4於幀FN的像素資料，QP4(N-1)表示第二鄰接像素P4於幀FN-1的像素資料，QP6(N)表示第三鄰接像素P6於幀FN的像素資料，QP6(N-1)表示第三鄰接像素P6於幀FN-1的像素資料，QP8(N)表示第四鄰接像素P8於幀FN的像素資料，QP8(N-1)表示第四鄰接像素P8於幀FN-1的像素資料。
圖5是依照本發明的一實施例說明圖2所示獲得該經補償像素資料之步驟S230的流程示意圖。於圖5所示實施例中，步驟S230包括步驟S510、步驟S520與步驟S530。於步驟S510中，補償電路130可以將目前像素P5的目前像素資料轉換為對應灰階電壓值。依據一些設計需求，補償電路130可以使用查找表(lookup table)、轉換方程式或演算法，以便將目前像素資料轉換為對應灰階電壓值。於步驟S520中，補償電路130可以藉由使用所述耦合電容資訊來補償對應灰階電壓值，進而獲得經補償灰階電壓值。步驟S520所進行的補償方式，可以參照圖3、圖4、方程式1、方程式2與/或方程式3的相關說明來類推，故不再贅述。於步驟S530中，補償電路130可以將經補償灰階電壓值轉換為經補償像素資料COMPP5，以便將經補償像素資料COMPP5提供給資料驅動電路140。依據一些設計需求，補償電路130可以使用查找表、轉換方程式或演算法，以便將經補償灰階電壓值轉換為經補償像素資料COMPP5。
值得注意的是，在一些實施例中，補償電路130可以是一個獨立的積體電路，而記憶體120可以是一個額外的積體電路。在另一些實施例中，記憶體120可以被內嵌於補償電路130中。依據設計需求，時序控制電路110以及資料驅動電路140可以是兩個獨立的積體電路，而補償電路130可以被內嵌於時序控制電路110中，或者補償電路130可以被內嵌於資料驅動電路140中。在其他實施例中，時序控制電路110、補償電路130以及資料驅動電路140可以被實施為同一個積體電路。
在不同的應用情境中，時序控制電路110、記憶體120、補償電路130及/或資料驅動電路140的相關功能可以利用一般的編程語言(programming languages，例如C或C++)、硬體描述語言(hardware description languages，例如Verilog HDL或VHDL)或其他合適的編程語言來實現為軟體、韌體或硬體。可執行所述相關功能的編程語言可以被佈置為任何已知的計算機可存取媒體(computer-accessible medias)，例如磁帶(magnetic tapes)、半導體(semiconductors)記憶體、磁盤(magnetic disks)或光盤(compact disks，例如CD-ROM或DVD-ROM)，或者可通過互聯網(Internet)、有線通信(wired communication)、無線通信(wireless communication)或其它通信介質傳送所述編程語言。所述編程語言可以被存放在計算機的可存取媒體中，以便於由計算機的處理器來存取/執行所述軟體(或韌體)的編程碼(programming codes)。對於硬體實現，一或多個控制器、微控制器、微處理器、特殊應 用積體電路(Application-specific integrated circuit,ASIC)、數位訊號處理器(digital signal processor,DSP)、場可程式邏輯閘陣列(Field Programmable Gate Array,FPGA)及/或其他處理單元中的各種邏輯區塊、模組和電路可以被用於實現或執行本文實施例所述功能。另外，本發明的裝置和方法可以通過硬體和軟體的組合來實現。
綜上所述，本發明諸實施例所述顯示面板驅動裝置100與驅動方法，其可以由記憶體120提供在顯示面板10中的目前像素P5與鄰接像素(P2、P4、P6與/或P8)之間的耦合電容資訊。藉由使用所述耦合電容資訊，補償電路130可以補償目前像素P5的目前像素資料，而獲得目前像素P5的經補償像素資料。因此，顯示面板驅動裝置100可以補償目前像素P5因鄰接像素的耦合電壓所造成的電壓偏移。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (16)

  1. 一種顯示面板驅動裝置，包括： 一時序控制電路，用以提供在一顯示面板中的一目前像素的一目前像素資料； 一記憶體，用以提供在該顯示面板中的該目前像素與至少一鄰接像素之間的至少一耦合電容資訊； 一補償電路，耦接至該時序控制電路以接收該目前像素資料，耦接至該記憶體以接收該耦合電容資訊，用以藉由使用所述至少一耦合電容資訊來補償該目前像素資料而獲得一經補償像素資料，以補償該目前像素因所述至少一鄰接像素的耦合電壓所造成的一電壓偏移；以及 一資料驅動電路，耦接至該顯示面板的該目前像素，耦接至該補償電路以接收該經補償像素資料，用以依據該經補償像素資料去驅動該目前像素。
  2. 如申請專利範圍第1項所述的顯示面板驅動裝置，其中該補償電路藉由使用所述至少一耦合電容資訊以及藉由使用所述至少一鄰接像素與該目前像素之間的至少一灰階差來補償該目前像素資料而獲得該經補償像素資料。
  3. 如申請專利範圍第1項所述的顯示面板驅動裝置，其中所述至少一鄰接像素包含一第一鄰接像素、一第二鄰接像素、一第三鄰接像素以及一第四鄰接像素，該補償電路計算方程式ERR P5= PAR 2*(M P5–Q P2) + PAR 52+ PAR 4*(M P5–Q P4) + PAR 54+ PAR 6*(M P5–Q P6) + PAR 56+ PAR 8*(M P5–Q P8) + PAR 58+ PAR 5來獲得一補償值ERR P5，以及使用該補償值ERR P5來補償該目前像素資料M P5而獲得該經補償像素資料，其中PAR 2表示該目前像素與該第一鄰接像素之間的該耦合電容資訊，PAR 4表示該目前像素與該第二鄰接像素之間的該耦合電容資訊，PAR 6表示該目前像素與該第三鄰接像素之間的該耦合電容資訊，PAR 8表示該目前像素與該第四鄰接像素之間的該耦合電容資訊，Q P2表示該第一鄰接像素的一像素資料，Q P4表示該第二鄰接像素的一像素資料，Q P6表示該第三鄰接像素的一像素資料，Q P8表示該第四鄰接像素的一像素資料，而PAR 52、PAR 54、PAR 56、PAR 58與PAR 5為實數。
  4. 如申請專利範圍第3項所述的顯示面板驅動裝置，其中PAR 2= (C P2P5*VGR*P)/(RG*C P5)，PAR 4= (C P4P5*VGR*P)/(RG*C P5)，PAR 6= (C P6P5*VGR*P)/(RG*C P5)，PAR 8= (C P8P5*VGR*P)/(RG*C P5)，其中C P5表示該目前像素的一儲存電容值，C P2P5表示該目前像素與該第一鄰接像素之間的一耦合電容值，C P4P5表示該目前像素與該第二鄰接像素之間的一耦合電容值，C P6P5表示該目前像素與該第三鄰接像素之間的一耦合電容值，C P8P5表示該目前像素與該第四鄰接像素之間的一耦合電容值，VGR表示一像素電壓最大範圍，P表示一極性變換係數，RG表示一參考灰階值。
  5. 如申請專利範圍第1項所述的顯示面板驅動裝置，其中該補償電路計算該目前像素於一目前幀與一先前幀之間的一目前像素變化，該補償電路計算所述至少一鄰接像素於該目前幀與該先前幀之間的至少一鄰接像素變化，以及該補償電路藉由使用所述至少一耦合電容資訊以及藉由使用該目前像素變化與所述至少一鄰接像素變化來補償該目前像素資料而獲得該經補償像素資料。
  6. 如申請專利範圍第1項所述的顯示面板驅動裝置，其中所述至少一鄰接像素包含一第一鄰接像素、一第二鄰接像素、一第三鄰接像素以及一第四鄰接像素，該補償電路計算方程式ERR P5= C 2*(PV 2–PV 5) + C 4*(PV 4–PV 5) + C 6*(PV 6–PV 5) + C 8*(PV 8–PV 5) + PAR 5來獲得一補償值ERR P5，以及使用該補償值ERR P5來補償該目前像素於一目前幀的該目前像素資料M P5(N)而獲得該經補償像素資料，其中C 2表示該目前像素與該第一鄰接像素之間的該耦合電容資訊，C 4表示該目前像素與該第二鄰接像素之間的該耦合電容資訊，C 6表示該目前像素與該第三鄰接像素之間的該耦合電容資訊，C 8表示該目前像素與該第四鄰接像素之間的該耦合電容資訊，PV 5表示該目前像素於該目前幀與一先前幀之間的一目前像素變化，PV 2表示該第一鄰接像素於該目前幀與該先前幀之間的一鄰接像素變化，PV 4表示該第二鄰接像素於該目前幀與該先前幀之間的一鄰接像素變化，PV 6表示該第三鄰接像素於該目前幀與該先前幀之間的一鄰接像素變化，PV 8表示該第四鄰接像素於該目前幀與該先前幀之間的一鄰接像素變化，而PAR 5為實數。
  7. 如申請專利範圍第6項所述的顯示面板驅動裝置，其中C 2= (GT/VGR)*(C P2P5/C P5)，C 4= (GT/VGR)*(C P4P5/C P5)，C 6= (GT/VGR)*(C P6P5/C P5)，C 8= (GT/VGR)*(C P8P5/C P5)，PV 5= (VGR/GT)*(M P5(N)+ M P5(N-1)) - VGR，PV 2= (VGR/GT)*(Q P2(N)+ Q P2(N-1)) - VGR，PV 4= (VGR/GT)*(Q P4(N)+ Q P4(N-1)) - VGR，PV 6= (VGR/GT)*(Q P6(N)+ Q P6(N-1)) - VGR，PV 8= (VGR/GT)*(Q P8(N)+ Q P8(N-1)) - VGR，其中GT表示一最大灰階值範圍，VGR表示一像素電壓最大範圍，C P5表示該目前像素的一儲存電容值，C P2P5表示該目前像素與該第一鄰接像素之間的一耦合電容值，C P4P5表示該目前像素與該第二鄰接像素之間的一耦合電容值，C P6P5表示該目前像素與該第三鄰接像素之間的一耦合電容值，C P8P5表示該目前像素與該第四鄰接像素之間的一耦合電容值，M P5(N-1)表示該目前像素於一先前幀的該目前像素資料，Q P2(N)表示該第一鄰接像素於該目前幀的一像素資料，Q P2(N-1)表示該第一鄰接像素於該先前幀的一像素資料，Q P4(N)表示該第二鄰接像素於該目前幀的一像素資料，Q P4(N-1)表示該第二鄰接像素於該先前幀的一像素資料，Q P6(N)表示該第三鄰接像素於該目前幀的一像素資料，Q P6(N-1)表示該第三鄰接像素於該先前幀的一像素資料，Q P8(N)表示該第四鄰接像素於該目前幀的一像素資料，Q P8(N-1)表示該第四鄰接像素於該先前幀的一像素資料。
  8. 如申請專利範圍第1項所述的顯示面板驅動裝置，其中該補償電路將該目前像素資料轉換為一對應灰階電壓值，該補償電路藉由使用所述至少一耦合電容資訊來補償該對應灰階電壓值而獲得一經補償灰階電壓值，以及該補償電路將該經補償灰階電壓值轉換為該經補償像素資料。
  9. 一種顯示面板驅動方法，包括： 由一時序控制電路提供在一顯示面板中的一目前像素的一目前像素資料； 由一記憶體提供在該顯示面板中的該目前像素與至少一鄰接像素之間的至少一耦合電容資訊； 藉由使用所述至少一耦合電容資訊，由一補償電路補償該目前像素資料而獲得一經補償像素資料，以補償該目前像素因所述至少一鄰接像素的耦合電壓所造成的一電壓偏移；以及 由一資料驅動電路依據該經補償像素資料去驅動該目前像素。
  10. 如申請專利範圍第9項所述的顯示面板驅動方法，其中所述補償該目前像素資料之步驟包括： 藉由使用所述至少一耦合電容資訊，以及藉由使用所述至少一鄰接像素與該目前像素之間的至少一灰階差，由該補償電路補償該目前像素資料而獲得該經補償像素資料。
  11. 如申請專利範圍第9項所述的顯示面板驅動方法，其中所述至少一鄰接像素包含一第一鄰接像素、一第二鄰接像素、一第三鄰接像素以及一第四鄰接像素，以及所述補償該目前像素資料之步驟包括： 由該補償電路計算方程式ERR P5= PAR 2*(M P5–Q P2) + PAR 52+ PAR 4*(M P5–Q P4) + PAR 54+ PAR 6*(M P5–Q P6) + PAR 56+ PAR 8*(M P5–Q P8) + PAR 58+ PAR 5來獲得一補償值ERR P5，其中PAR 2表示該目前像素與該第一鄰接像素之間的該耦合電容資訊，PAR 4表示該目前像素與該第二鄰接像素之間的該耦合電容資訊，PAR 6表示該目前像素與該第三鄰接像素之間的該耦合電容資訊，PAR 8表示該目前像素與該第四鄰接像素之間的該耦合電容資訊，M P5表示該目前像素資料，Q P2表示該第一鄰接像素的一像素資料，Q P4表示該第二鄰接像素的一像素資料，Q P6表示該第三鄰接像素的一像素資料，Q P8表示該第四鄰接像素的一像素資料，而PAR 52、PAR 54、PAR 56、PAR 58與PAR 5為實數；以及 使用該補償值ERR P5來補償該目前像素資料M P5而獲得該經補償像素資料。
  12. 如申請專利範圍第11項所述的顯示面板驅動方法，其中PAR 2= (C P2P5*VGR*P)/(RG*C P5)，PAR 4= (C P4P5*VGR*P)/(RG*C P5)，PAR 6= (C P6P5*VGR*P)/(RG*C P5)，PAR 8= (C P8P5*VGR*P)/(RG*C P5)，其中C P5表示該目前像素的一儲存電容值，C P2P5表示該目前像素與該第一鄰接像素之間的一耦合電容值，C P4P5表示該目前像素與該第二鄰接像素之間的一耦合電容值，C P6P5表示該目前像素與該第三鄰接像素之間的一耦合電容值，C P8P5表示該目前像素與該第四鄰接像素之間的一耦合電容值，VGR表示一像素電壓最大範圍，P表示一極性變換係數，RG表示一參考灰階值。
  13. 如申請專利範圍第9項所述的顯示面板驅動方法，其中所述補償該目前像素資料之步驟包括： 由該補償電路計算該目前像素於一目前幀與一先前幀之間的一目前像素變化； 由該補償電路計算所述至少一鄰接像素於該目前幀與該先前幀之間的至少一鄰接像素變化；以及 藉由使用所述至少一耦合電容資訊，以及藉由使用該目前像素變化與所述至少一鄰接像素變化，由該補償電路補償該目前像素資料而獲得該經補償像素資料。
  14. 如申請專利範圍第9項所述的顯示面板驅動方法，其中所述至少一鄰接像素包含一第一鄰接像素、一第二鄰接像素、一第三鄰接像素以及一第四鄰接像素，以及所述補償該目前像素資料之步驟包括： 由該補償電路計算方程式ERR P5= C 2*(PV 2–PV 5) + C 4*(PV 4–PV 5) + C 6*(PV 6–PV 5) + C 8*(PV 8–PV 5) + PAR 5來獲得一補償值ERR P5，其中C 2表示該目前像素與該第一鄰接像素之間的該耦合電容資訊，C 4表示該目前像素與該第二鄰接像素之間的該耦合電容資訊，C 6表示該目前像素與該第三鄰接像素之間的該耦合電容資訊，C 8表示該目前像素與該第四鄰接像素之間的該耦合電容資訊，PV 5表示該目前像素於一目前幀與一先前幀之間的一目前像素變化，PV 2表示該第一鄰接像素於該目前幀與該先前幀之間的一鄰接像素變化，PV 4表示該第二鄰接像素於該目前幀與該先前幀之間的一鄰接像素變化，PV 6表示該第三鄰接像素於該目前幀與該先前幀之間的一鄰接像素變化，PV 8表示該第四鄰接像素於該目前幀與該先前幀之間的一鄰接像素變化，而PAR 5為實數；以及 由該補償電路使用該補償值ERR P5來補償該目前像素於該目前幀的該目前像素資料M P5(N)而獲得該經補償像素資料。
  15. 如申請專利範圍第14項所述的顯示面板驅動方法，其中C 2= (GT/VGR)*(C P2P5/C P5)，C 4= (GT/VGR)*(C P4P5/C P5)，C 6= (GT/VGR)*(C P6P5/C P5)，C 8= (GT/VGR)*(C P8P5/C P5)，PV 5= (VGR/GT)*(M P5(N)+ M P5(N-1)) - VGR，PV 2= (VGR/GT)*(Q P2(N)+ Q P2(N-1)) - VGR，PV 4= (VGR/GT)*(Q P4(N)+ Q P4(N-1)) - VGR，PV 6= (VGR/GT)*(Q P6(N)+ Q P6(N-1)) - VGR，PV 8= (VGR/GT)*(Q P8(N)+ Q P8(N-1)) - VGR，其中GT表示一最大灰階值範圍，VGR表示一像素電壓最大範圍，C P5表示該目前像素的一儲存電容值，C P2P5表示該目前像素與該第一鄰接像素之間的一耦合電容值，C P4P5表示該目前像素與該第二鄰接像素之間的一耦合電容值，C P6P5表示該目前像素與該第三鄰接像素之間的一耦合電容值，C P8P5表示該目前像素與該第四鄰接像素之間的一耦合電容值，M P5(N-1)表示該目前像素於一先前幀的該目前像素資料，Q P2(N)表示該第一鄰接像素於該目前幀的一像素資料，Q P2(N-1)表示該第一鄰接像素於該先前幀的一像素資料，Q P4(N)表示該第二鄰接像素於該目前幀的一像素資料，Q P4(N-1)表示該第二鄰接像素於該先前幀的一像素資料，Q P6(N)表示該第三鄰接像素於該目前幀的一像素資料，Q P6(N-1)表示該第三鄰接像素於該先前幀的一像素資料，Q P8(N)表示該第四鄰接像素於該目前幀的一像素資料，Q P8(N-1)表示該第四鄰接像素於該先前幀的一像素資料。
  16. 如申請專利範圍第9項所述的顯示面板驅動方法，其中所述獲得該經補償像素資料之步驟包括： 由該補償電路將該目前像素資料轉換為一對應灰階電壓值； 由該補償電路藉由使用所述至少一耦合電容資訊來補償該對應灰階電壓值而獲得一經補償灰階電壓值；以及 由該補償電路將該經補償灰階電壓值轉換為該經補償像素資料。
TW106127354A 2017-08-11 2017-08-11 補償像素電壓的顯示面板驅動裝置與方法 TWI637368B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW106127354A TWI637368B (zh) 2017-08-11 2017-08-11 補償像素電壓的顯示面板驅動裝置與方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106127354A TWI637368B (zh) 2017-08-11 2017-08-11 補償像素電壓的顯示面板驅動裝置與方法

Publications (2)

Publication Number Publication Date
TWI637368B true TWI637368B (zh) 2018-10-01
TW201911273A TW201911273A (zh) 2019-03-16

Family

ID=64802731

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127354A TWI637368B (zh) 2017-08-11 2017-08-11 補償像素電壓的顯示面板驅動裝置與方法

Country Status (1)

Country Link
TW (1) TWI637368B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979406A (zh) * 2019-03-28 2019-07-05 惠科股份有限公司 驱动电路、显示装置和电压补偿控制方法
CN114120876A (zh) * 2021-11-26 2022-03-01 长沙惠科光电有限公司 色斑修复方法、显示面板、电子设备及计算机可存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060284811A1 (en) * 2005-06-15 2006-12-21 Au Optronics Corporation LCD device with improved optical performance
TW200802242A (en) * 2006-06-14 2008-01-01 Au Optronics Corp Structure of pixel circuit for display and mothod of driving thereof
US20130271682A1 (en) * 2010-09-10 2013-10-17 Au Optronics Corp. Liquid crystal display panel with function of compensating feed-through effect
TW201610962A (zh) * 2014-09-10 2016-03-16 群創光電股份有限公司 補償畫素電壓減損之顯示裝置及其顯示方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060284811A1 (en) * 2005-06-15 2006-12-21 Au Optronics Corporation LCD device with improved optical performance
TW200802242A (en) * 2006-06-14 2008-01-01 Au Optronics Corp Structure of pixel circuit for display and mothod of driving thereof
US20130271682A1 (en) * 2010-09-10 2013-10-17 Au Optronics Corp. Liquid crystal display panel with function of compensating feed-through effect
TW201610962A (zh) * 2014-09-10 2016-03-16 群創光電股份有限公司 補償畫素電壓減損之顯示裝置及其顯示方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979406A (zh) * 2019-03-28 2019-07-05 惠科股份有限公司 驱动电路、显示装置和电压补偿控制方法
CN114120876A (zh) * 2021-11-26 2022-03-01 长沙惠科光电有限公司 色斑修复方法、显示面板、电子设备及计算机可存储介质
CN114120876B (zh) * 2021-11-26 2023-09-19 长沙惠科光电有限公司 色斑修复方法、显示面板、电子设备及计算机可存储介质

Also Published As

Publication number Publication date
TW201911273A (zh) 2019-03-16

Similar Documents

Publication Publication Date Title
US7893908B2 (en) Liquid crystal display device and liquid crystal panel drive method
KR102541709B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US8390555B2 (en) Liquid crystal display capable of compensating common voltage signal thereof
US8253655B2 (en) Common-voltage compensation circuit and compensation method for use in a liquid crystal display
US9786245B2 (en) Method of generating driving voltage for display panel and display apparatus performing the method
US20080303967A1 (en) Liquid crystal display capable of compensating common voltage signal thereof
US20130201180A1 (en) Method of compensating a stain, a method of driving a display panel having the method of compensating a stain and a display apparatus for performing the method of driving the display panel
JP5116266B2 (ja) 表示装置及び映像信号補正方法
RU2487425C2 (ru) Устройство отображения и способ управления устройством отображения
KR20180010351A (ko) 표시 장치
JP2006171698A (ja) 液晶ディスプレイおよびその駆動方法
EP3232256B1 (en) Data voltage compensation method, data voltage compensation device and display device
US20120007894A1 (en) Method of Driving Display Panel and Display Apparatus for Performing the Same
JP2007538268A (ja) 液晶表示装置及びその駆動方法、並びに液晶表示装置を備えた液晶テレビ及び液晶モニタ
US10127869B2 (en) Timing controller, display apparatus including the same and method of driving the display apparatus
CN109427308B (zh) 补偿像素电压的显示面板驱动装置与方法
US9208736B2 (en) Display device and driving method thereof
TWI637368B (zh) 補償像素電壓的顯示面板驅動裝置與方法
JP2008040493A (ja) 表示装置の駆動装置及びその映像信号の補正方法
US20080231616A1 (en) Liquid crystal display and method for driving the same
US8633880B2 (en) Display device with improved smooth tone display utilizing different sets of tone voltages converted from display data based on different conversion charateristics
CN111009225B (zh) 一种显示屏过驱动装置、过驱动方法及显示装置
US9412321B2 (en) Display device to apply compensation data and driving method thereof
US10573266B2 (en) Display panel driving apparatus and method for compensating pixel voltage
KR20070058822A (ko) 액정 표시 장치 및 그의 영상 신호 보정 방법