TWI637263B - 用以組成跨裝置的記憶體資源及降低過渡性潛時之設備、方法及機器可讀媒體 - Google Patents

用以組成跨裝置的記憶體資源及降低過渡性潛時之設備、方法及機器可讀媒體 Download PDF

Info

Publication number
TWI637263B
TWI637263B TW104114735A TW104114735A TWI637263B TW I637263 B TWI637263 B TW I637263B TW 104114735 A TW104114735 A TW 104114735A TW 104114735 A TW104114735 A TW 104114735A TW I637263 B TWI637263 B TW I637263B
Authority
TW
Taiwan
Prior art keywords
memory
circuit system
data
logic
applications
Prior art date
Application number
TW104114735A
Other languages
English (en)
Other versions
TW201606506A (zh
Inventor
歐圖姆 毛亞Ｍ 艾爾
奈文Ｍ 亞布加札拉
保羅Ｓ 戴爾芬鮑
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201606506A publication Critical patent/TW201606506A/zh
Application granted granted Critical
Publication of TWI637263B publication Critical patent/TWI637263B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
    • G06F9/4856—Task life-cycle, e.g. stopping, restarting, resuming execution resumption being on a different machine, e.g. task migration, virtual machine migration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/02—Networking aspects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/16—Use of wireless transmission of display information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)

Abstract

諸實例包括組成跨裝置的記憶體資源及降低過渡性潛時。在一些實例中，可經由使用一中游緩衝器來跨兩個單獨裝置組成與由該等兩個裝置處之電路系統執行一或多個應用程式相關聯的記憶體資源。該電路系統可能能夠使用包括一近記憶體及一遠記憶體之一階層式記憶體架構來執行該一或多個應用程式。在一些實例中，可首先單獨地定位近記憶體，且第二裝置及一遠記憶體可定位在第一裝置處。該第一裝置之該近記憶體可用作一中游緩衝器以促進資料經由一有線或無線互連至或自該第二裝置之該近記憶體的移動。

Description

用以組成跨裝置的記憶體資源及降低過渡性潛時之設備、方法及機器可讀媒體 發明領域
本文所述的實例大體上係關於跨計算裝置彙總資源。
發明背景
正在開發各種外觀尺寸的計算裝置，其包括增大的計算能力量、網路連接能力及記憶體/儲存器容量。一些外觀尺寸試圖為小及/或輕的以足以實際上由使用者佩戴。舉例而言，護目鏡、腕帶、項鏈或其他類型之可佩戴外觀尺寸被視為用於計算裝置的可能外觀尺寸。另外，諸如智慧型手機或平板電腦之行動外觀尺寸已極大地增大計算及網路連接能力，且其使用在近年來已成指數級增長。
依據本發明之一實施例，係特地提出一種設備，其包含：在一第一裝置處之第一電路系統，其能夠使用一階層式記憶體架構來執行一或多個應用程式，該階層式記憶體架構包括維持於該第一裝置處的一第一近記憶體及一 第一遠記憶體；一偵測邏輯，其用以偵測在一第二裝置處之第二電路系統，該第二電路系統能夠使用該階層式記憶體架構來執行該一或多個應用程式，該階層式記憶體架構亦包括維持於該第二裝置的一第二近記憶體；一移轉邏輯，其用以致使與該第一電路系統的該一或多個應用程式之執行相關聯的記憶體內容之一複本及一計算狀態自該第一近記憶體經由一有線或無線互連被移轉至該第二近記憶體以供該第二電路系統執行該一或多個應用程式；以及一緩衝邏輯，其用以組配該第一近記憶體以作為一緩衝器運作，該緩衝器能夠週期性地接收自該第二近記憶體處之髒區塊(dirty block)複製之資料。
100、200、300‧‧‧系統
101、201、301‧‧‧互連
102、180‧‧‧收發器/通訊介面
103‧‧‧介面
104‧‧‧相機
105、155、205、255、305、355、1400‧‧‧裝置
106‧‧‧音訊揚聲器
107、184‧‧‧通訊鏈路
108‧‧‧輸入按鈕
109‧‧‧麥克風
110‧‧‧觸控式螢幕/顯示器
120、160、220、260、320、360‧‧‧電路系統
130‧‧‧電池
140、170‧‧‧記憶體
142‧‧‧作業系統
144‧‧‧應用程式
144(a)、144(b)‧‧‧正在執行的應用程式
145、175‧‧‧儲存器
150‧‧‧顯示器
165‧‧‧風扇
182‧‧‧整合式組件
185‧‧‧周邊裝置
194‧‧‧電線
195‧‧‧電源插座
210、250‧‧‧I/O
222、262、322、362‧‧‧處理元件
224、264、324、364‧‧‧圖形引擎
240‧‧‧無線通訊器/近記憶體
245、340‧‧‧遠記憶體
270、330、370‧‧‧近記憶體
310、350‧‧‧階層式記憶體控制器
312、352‧‧‧近記憶體控制器
314‧‧‧遠記憶體控制器
316‧‧‧遠記憶體頻道
332、372‧‧‧近記憶體頻道
400、900、1200‧‧‧邏輯流程
405~480、902~910、1202~1216‧‧‧區塊
500、600‧‧‧過程
700‧‧‧圖表
710、720、730‧‧‧時間週期
800、1100‧‧‧設備
805、1105‧‧‧偵測資訊
810、1125‧‧‧週期性資料
815、1115‧‧‧連接資訊
820、1120‧‧‧處理器電路
822-1、822-2、822-3、822-4、822-5、822-6、822-7‧‧‧邏輯
824-a‧‧‧驅逐策略
825、1110、1145‧‧‧計算狀態/記憶體內容
835、1135‧‧‧記憶體請求
840、1140‧‧‧請求回應
1000、1300‧‧‧儲存媒體
1122-1‧‧‧偵測邏輯
1122-2‧‧‧移轉邏輯
1122-3‧‧‧複製邏輯
1122-4‧‧‧請求邏輯
1122-5‧‧‧功率邏輯
1124-a‧‧‧寫回策略
1410‧‧‧無線電介面
1412‧‧‧接收器
1414‧‧‧頻率合成器
1416‧‧‧傳輸器
1418-f‧‧‧天線
1420‧‧‧基頻電路系統
1422‧‧‧類比至數位轉換器
1424‧‧‧數位至類比轉換器
1426‧‧‧基頻或實體層(PHY)處理電路
1428‧‧‧處理電路
1430‧‧‧計算平台
1432‧‧‧記憶體控制器
1434‧‧‧介面
1440‧‧‧處理組件
1450‧‧‧其他平台組件
1460‧‧‧網路介面
1470‧‧‧邏輯電路
圖1說明第一系統之一實例。
圖2說明第二系統之一實例。
圖3說明第三系統之一實例。
圖4說明一實例第一邏輯流程。
圖5說明一實例第一過程。
圖6說明一實例第二過程。
圖7說明用於判定臨限值之一實例圖表。
圖8說明用於第一設備之實例方塊圖。
圖9說明第二邏輯流程之一實例。
圖10說明第一儲存媒體之一實例。
圖11說明用於第二設備之實例方塊圖。
圖12說明第三邏輯流程之一實例。
圖13說明第二儲存媒體之一實例。
圖14說明一裝置之一實例。
較佳實施例之詳細說明
諸實例大體上係針對對於跨裝置彙總計算、記憶體及輸入/輸出(I/O)資源之改良。跨諸如計算裝置之裝置的彙總可能受到可能利用可各自具有不同功能性及/或能力的多個計算裝置之影響。舉例而言，一些計算裝置可小至足以使得使用者實際上佩戴該計算裝置。其他類型之小外觀尺寸計算裝置可包括智慧型手機或平板電腦，其中大小/重量及長電池壽命對於此等裝置之使用者而言係合乎需要的特性。因此，可佩戴智慧型手機或平板計算裝置可各自為相對輕重量的，且可使用低功率量以延長電池壽命。然而，使用者可能期望在此等小外觀尺寸下可能並無可能的較大計算能力。
其他類型之計算裝置可在某種程度上靜止且因此可具有較大外觀尺寸，其藉由固定電源或相對較大的電池(與可佩戴、智慧型手機或平板計算裝置相比)供電。此等其他計算裝置可包括桌上型電腦、膝上型電腦或具有整合式大格式(例如，大於15吋)顯示器之一體式電腦。此等其他裝置之大外觀尺寸及固定電源(例如，經由電源插座)或大電池電源之使用可允許隨此等外觀尺寸包括顯著較多的計算、記憶體或I/O資源或將顯著較多的計算、記憶體或I/O資源附至此等外觀尺寸。詳言之，與較小外觀尺寸相比， 與較大外觀尺寸連同主動冷卻(例如，經由一或多個風扇)之可能使用相關聯的較高熱容量可允許顯著較多的計算、記憶體或I/O資源。
相比之下，如所提及之可佩戴、智慧型手機或平板計算裝置的外觀尺寸取決於電池功率而相對較小，且可能並不具有主動冷卻能力。又，電力電路系統及電池之使用可減小此等類型裝置之載流容量。降低之載流容量可能限制以此等較小外觀尺寸實施的潛在地強大計算資源的類型。另外，較高成本及/或空間約束可導致相對較低量的一些類型之記憶體資源，諸如雙資料速率同步動態隨機存取記憶體(DDR SRAM)記憶體。
跨具有不同記憶體能力之計算裝置彙總記憶體資源可為合乎需要的目標。跨諸如行動/用戶端計算裝置之計算裝置彙總記憶體資源的當前嘗試歸因於缺乏類似硬體組態及功率問題而主要依賴於軟體實施方案。此等類型之軟體實施方案通常導致高移轉潛時及降級的使用者體驗。舉例而言，當在諸如智慧型手機之彙總裝置與一體式電腦之間串流傳輸高清晰度視訊或遊戲資訊時，可能導致與軟體實施方案相關聯的使用者可覺延遲。移轉時的使用者可覺延遲可導致在經由完全移轉處理(full migration process)在裝置之間彙總記憶體資源時的視訊卡頓或停止。因此，當彙總主要依賴於軟體實施方案時，跨多個計算裝置之記憶體資源的順暢彙總可能成問題。
減小延遲之一實例解決方案係使用一類型之階 層式記憶體架構，諸如由快速低容量近記憶體(例如，動態隨機存取記憶體(DRAM)或DDR SRAM)及相對較慢、較大容量的遠記憶體(例如，NAND快閃或其他類型之非依電性或依電性記憶體)組成之兩層級記憶體(2LM)架構。對於此解決方案，第一近記憶體及一遠記憶體可維持於小外觀尺寸計算裝置(例如，源裝置)處，且第二近記憶體維持於較大外觀尺寸計算裝置(例如，目標裝置)處。又，與目標裝置的計算資源及第二近記憶體相比，源裝置可具有相對較少的計算資源，且第一近記憶體可具有較小容量。又，對於此解決方案，可經由有線或無線互連建立遠記憶體通道，經由該有線或無線互連，與執行一或多個應用程式之計算資源相關聯的記憶體內容及計算狀態可自源裝置處之第一近記憶體排清，經由遠記憶體投送且移轉至目標裝置處的第二近記憶體。一旦計算狀態及記憶體內容被移轉，目標裝置處之計算資源即可接著恢復執行該一或多個應用程式。使用此類型之階層式記憶體架構可允許以對作業系統(OS)完全或部分透明的方式執行待在源裝置與目標裝置之間傳送之一或多個應用程式。
上述實例解決方案可對於源裝置與目標裝置之初始銜接良好地起作用。該實例解決方案可歸因於源裝置處的相對較小第一近記憶體而良好地起作用，該第一近記憶體可在經由較大但較慢遠記憶體投送且接著移轉至第二近記憶體時相當快速地排清。然而，在該一或多個應用程式由目標裝置處之計算資源執行之同時，較大的第二近記 憶體及較大的計算資源可產生大量髒區塊，該等髒區塊在源裝置開始自目標裝置解除銜接且需要排清經由緩慢/高潛時遠記憶體投送的大量資料時可能致使潛時問題。可藉由在裝置銜接在一起時將自髒區塊複製之資料週期性地發送至遠記憶體以減小在解除銜接時需要移轉的資料量來在某種程度上緩和此問題。但週期性地發送自髒區塊複製之資料的嚴重缺點可為此等週期性更新之頻率可受非依電性記憶體特有的高遠記憶體寫入潛時及與藉以經由遠記憶體通道將資料接收至遠記憶體之有線或無線互連相關聯的電力使用及頻寬約束的約束。因此，即使週期性地發送之資料量減小了在解除銜接時可能需要移轉至源裝置的量，該量亦可能不足以顯著地減小在解除銜接時的使用者可辨之過渡性潛時。正是關於此等及其他挑戰，需要本文中所描述之實例。
根據一些實例，可在具有第一電路系統(例如，處理元件及/或圖形引擎)的第一裝置(源裝置)處實施實例第一方法。對於此等實例，第一電路系統可能能夠使用包括第一近記憶體及在第一裝置處維持的第一遠記憶體之階層式記憶體架構執行一或多個應用程式。又，對於此等實例，可偵測具有第二電路系統之第二裝置(目標裝置)。該第二電路系統可能能夠使用亦包括在第二裝置處維持的第二近記憶體之階層式記憶體架構執行一或多個應用程式。又，對於此等實例，可經由有線或無線互連來移轉與第一電路系統對一或多個應用程式之執行相關聯的記憶體內容 及計算狀態。記憶體內容及計算狀態可經移轉以供第二電路系統執行一或多個應用程式。又，對於此等實例，第一近記憶體可接著經組配以充當能夠經由有線或無線互連週期性地接收自第二近記憶體處之髒區塊複製之資料的緩衝器。
根據一些實例，可在具有第一電路系統之第一裝置(目標裝置)處實施實例第二方法。對於此等實例，可偵測具有第二電路系統之第二裝置已經由有線或無線互連連接至第一裝置之指示。該第一電路系統及該第二電路系統可各自能夠使用具有近記憶體及遠記憶體之階層式記憶體架構執行一或多個應用程式。又，對於此等實例，可經由該有線或無線互連接收與第二電路系統對該一或多個應用程式之執行相關聯的記憶體內容之複本及計算狀態。可經由該有線或無線互連自該第二裝置處之第二近記憶體接收記憶體內容之複本及計算狀態。又，對於此等實例，記憶體內容之複本及計算狀態可儲存至該第一裝置處之第一近記憶體以供該第一電路系統執行該一或多個應用程式。接著，週期性地，可經由該有線或無線互連將自該第一近記憶體處之髒區塊複製之資料發送至該第二近記憶體。
圖1說明實例第一系統。在一些實例中，該實例第一系統包括系統100。如圖1中所示，系統100包括裝置105及裝置155。根據一些實例，裝置105與155可表示計算裝置的不同外觀尺寸之兩個實例。如下文更多地描述，裝置105可為較小外觀尺寸，其可主要靠電池電力操作，而裝置155 可為相對較大的外觀尺寸，其可主要靠固定電源操作，該固定電源諸如經由與購自公用電力事業的電力相關聯的電源插座接收之交流電(A/C)。儘管圖1中未展示，但在一些實例中，裝置105可耦接至A/C電源插座，而裝置155可主要靠經由電池(未展示)之電池電力操作。
在一些實例中，裝置105展示於圖1中，其係自可對應於裝置105之包括觸控式螢幕/顯示器110之側的前側觀測，該觸控式螢幕/顯示器可將正在執行的應用程式144(a)之視圖呈現給裝置105之使用者。類似地，裝置155展示於圖1中，其係自包括觸控式螢幕/顯示器150之前側觀測，該觸控式螢幕/顯示器可將正在執行的應用程式144(b)之視圖呈現給裝置155之使用者。但在一些實例中，顯示器亦可存在於裝置105或裝置155之背側上，為易於解釋，圖1不包括任一裝置之背側顯示器。
根據一些實例，裝置105及155之前側視圖包括在自正視圖檢視此等裝置時可至少部分地由使用者看到之元件/特徵。又，在自前側視圖檢視裝置105或155時，一些元件/特徵可能不能由使用者看到。對於此等實例，實線方框可表示可能至少部分地可見之彼等特徵，且虛線方框可表示使用者可能不可見(例如，在表層或罩蓋下方)之彼等元件/特徵。舉例而言，收發器/通訊介面102及180可能不可由使用者看到，而相機104之至少一部分、音訊揚聲器106、輸入按鈕108、麥克風109或觸控式螢幕/顯示器110可能可由使用者看到。
根據一些實例，如圖1中所示，通訊鏈路107可經由介面103以無線方式耦接裝置100。對於此等實例，介面103可經組配及/或能夠按照一或多個無線通訊標準操作以經由通訊鏈路107建立與網路(未展示)之網路連接或經由通訊鏈路107建立與另一裝置(未展示)之直接裝置至裝置連接。網路或直接連接可使得裝置105能夠接收/傳輸資料及/或致能經由網路或另一裝置之語音通訊。
在一些實例中，裝置105之各種元件/特徵可能能夠提供與所偵測到之輸入命令(例如，使用者示意動作或音訊命令)相關聯之感測器資訊。舉例而言，觸控式螢幕/顯示器110可偵測觸摸示意動作。相機104可偵測空間/空中示意動作或圖案/物件辨識。麥克風109可偵測音訊命令。在一些實例中，所偵測到之輸入命令可影響正在執行的應用程式144(a)，且可解釋為自然的UI輸入事件。儘管圖1中未展示，但實體鍵盤或小鍵盤亦可接收可影響正在執行的應用程式144(a)之輸入命令。
根據一些實例，如圖1中所示，裝置105可包括電路系統120、電池130、記憶體140及儲存器145。電路系統120可包括能夠執行至少暫時維持於記憶體140中之應用程式144的一或多個處理元件及圖形引擎。又，電路系統120可能能夠執行亦可至少暫時維持於記憶體140中之作業系統(OS)142。
在一些實例中，如圖1中所示，裝置155可包括電路系統160、儲存器175、記憶體170及收發器/通訊介面 180。裝置155亦可包括可為裝置155之組件提供主動冷卻之風扇165。又，如圖1中所示，裝置155可包括整合式組件182。整合式組件182可包括各種I/O裝置，諸如但不限於可與裝置155整合之相機、麥克風、揚聲器或感測器。
根據一些實例，如圖1中所示，裝置155可經由電線194耦接至電源插座195。對於此等實例，裝置155可經由經由電線194耦接至電源插座195而接收固定電力源(例如，A/C電力)。
在一些實例中，如圖1中所示，裝置155可經由通訊鏈路184耦接至周邊裝置185。對於此等實例，周邊裝置185可包括但不限於監視器、顯示器、外部儲存裝置、揚聲器、麥克風、遊戲控制器、相機、I/O輸入裝置，諸如鍵盤、滑鼠、軌跡球或手寫筆。
根據一些實例，裝置105之邏輯及/或特徵可能能夠偵測裝置155。舉例而言，收發器/通訊介面102及180可各自包括可使得裝置105能夠建立有線/無線通訊頻道以經由互連101與裝置155連接之有線及/或無線介面。在一些實例中，裝置105可實體上連接至耦接至裝置155之有線介面(例如，在銜接台或硬體鎖中)。在其他實例中，裝置105可出現於可使得裝置105能夠建立與裝置155之無線連接(諸如無線銜接)之給定實體接近度內。回應於該有線或無線連接，可交換資訊，該資訊可使得裝置105能夠偵測裝置155且亦判定裝置155之至少一些能力，諸如可用於正在執行的應用程式144之電路系統。
在一些實例中，包括於收發器/通訊介面102及180中之有線及/或無線介面可按照一或多個低潛時、高頻寬及高效互連技術而操作。有線互連技術可包括但不限於與工業標準或規範(包括後代或變體)相關聯之彼等技術以包括2010年11月發佈之高速周邊組件互連(PCI)基礎規範修訂3.0(「高速PCI」或「PCIe」)、2013年7月發佈之通用串列匯流排(USB)規範3.1版(「USB3.1」)或類似於Intel® QuickPath互連(「QPI」)之互連。無線互連技術可包括但不限於與WiGigTM、Wi-FiTM BluetoothTM或Bluetooth Low EnergyTM(BLE)相關聯之彼等技術，且可包括經由各種頻帶建立及/或維持無線通訊頻道以包括Wi-Fi及/或WiGig頻帶，例如2.4、5或60GHz。可以由電機電子工程師學會(IEEE)頒佈之各種標準來描述此等類型之無線互連技術。此等標準可包括與以下各者相關聯之乙太網路無線標準(包括後代及變體)：2012年3月發佈之用於資訊技術-系統(區域網路及都會網路)間電信及資訊更換之IEEE標準特定要求部分11：WLAN媒體存取控制器(MAC)及實體層(PHY)規範，及/或此標準之以後版本(「IEEE 802.11」)。與WiFi及WiGig有關且與無線銜接有關之一個此類標準為IEEE 802.11ad。
根據一些實例，電路系統160可包括能夠執行亦可暫時維持於記憶體170處之OS 142的一或多個處理元件及圖形引擎。電路系統160亦可能夠執行亦至少暫時維持於記憶體170處之應用程式144。在一些實例中，可經由互連101自裝置105之邏輯及/或特徵發送與諸如應用程式144或 OS 142之正在執行的應用程式相關聯之第一計算狀態及第一記憶體內容。該計算狀態及該等記憶體內容可使得電路系統160能夠自電路系統120接管或恢復應用程式144及/或OS 142之執行。可自電路系統120所使用之一或多個快取記憶體(例如，處理器快取記憶體)排清計算狀態及記憶體內容以執行應用程式144及/或OS 142。包括於記憶體140(例如，近記憶體)中之計算狀態及記憶體內容可接著發送到裝置155處之第二近記憶體(例如，包括於記憶體170中)。現在具有計算狀態及記憶體內容之第二近記憶體可使得電路系統160能夠執行應用程式144，此可導致將該執行呈現在顯示器150上作為正在執行的應用程式144(b)。
在一些實例中，應用程式144可包括裝置105之使用者可能需要利用裝置155處可用的增大的計算、記憶體或I/O資源之類型的應用程式。舉例而言，歸因於主動冷卻、固定電源及較大外觀尺寸，電路系統160可比電路系統120包括顯著較高量之計算能力及/或記憶體資源。就較高計算能力而言，此可至少部分地歸因於用於經由使用風扇165耗散來自電路系統160的熱之較高熱容量且亦歸因於用以經由諸如大散熱片或散熱管之被動構件來耗散熱之較大表面積。因此，電路系統160可在顯著較高的熱範圍內操作。又，就較高記憶體資源而言，大外觀尺寸可允許額外記憶體模組。另外，經由電源插座195接收電力可允許裝置155為電路系統160及/或記憶體170提供顯著較高的載流容量。較高載流容量可使得電路系統160及/或記憶體170能夠更快地 回應於對於諸如互動式遊戲或視訊編輯之一些類型之應用程式可能常見之計算需求之快速叢發。
應用程式144亦可包括待呈現於較大顯示器或其他類型之高解析度顯示螢幕(而不管顯示器大小)上之類型的應用程式，諸如高清晰度串流視訊應用程式(例如，具有至少4K解析度)。舉例而言，電路系統120對於在相對較小觸控式螢幕/顯示器110上呈現高清晰度視訊可為適當的，但較大或較高解析度觸控式螢幕/顯示器150可能超出電路系統120之能力及/或裝置105之熱容量。因此，可利用電路系統160來執行此等類型之應用程式以將高清晰度串流呈現至較大或較高解析度觸控式螢幕/顯示器150或甚至可能包括於周邊裝置185中之較大及/或多個顯示器。
應用程式144亦可包括能夠在大或小顯示器上使用之觸控式螢幕應用程式。舉例而言，觸控式螢幕應用程式可由電路系統160執行以將較大大小及/或較高解析度的觸控式螢幕影像呈現給觸控式螢幕/顯示器150。又，觸控式螢幕應用程式可能能夠將觸控式螢幕影像鏡射於多個螢幕上。舉例而言，觸控式螢幕應用程式之一部分可由電路系統120實施以將正在執行的應用程式144(a)呈現給觸控式螢幕/顯示器110，且另一部分可由電路系統160實施以將正在執行的應用程式144(b)呈現給觸控式螢幕/顯示器150。對於此實例，可經由互連101在電路系統120與電路系統160之間交換同調性資訊以致能觸控式螢幕應用程式之聯合執行。
根據一些實例，裝置105處之邏輯及/或特徵可能能夠將包括於記憶體140中之記憶體內容之複本以及與正在執行的應用程式144相關聯之計算狀態移轉至記憶體170。一旦記憶體內容之複本及計算狀態移轉至記憶體170，電路系統160即可使用記憶體內容之複本及計算狀態來恢復應用程式144之執行。對於此等實例，記憶體內容之複本及計算狀態可以可至少對由裝置105或裝置155處之電路系統所執行的OS 142完全或部分透明之方式移轉。如下文更多地描述，使用階層式記憶體架構(諸如包括在兩個裝置處單獨地維持的近記憶體及在兩個裝置中的至少一者處維持的遠記憶體之兩層級記憶體(2LM)架構)可用以移轉記憶體內容之複本及計算狀態。兩個近記憶體及一個遠記憶體可經組成以使得諸如OS 142之OS或諸如應用程式144之應用程式可能意識不到哪一裝置實際上正在執行OS或應用程式。結果，記憶體內容之一或多個複本在單獨地維持之近記憶體之間的移轉可對OS或應用程式至少部分或完全透明。
圖2說明實例第二系統。在一些實例中，該實例第二系統包括系統200。如圖2中所示的系統200包括裝置205及裝置255之各種組件。根據一些實例，裝置205之組件可經由互連201耦接至裝置255之組件。類似於上文對於圖1所提及之裝置105及155，可經由有線或無線通訊頻道經由按照各種互連技術及/或標準操作之有線及/或無線介面建立互連201。結果，互連201可表示低潛時、高頻寬且高效 之互連以允許在裝置205及255之至少一些組件之間彙總或組成計算、記憶體或I/O資源。
在一些實例中，如圖2中所示，裝置205可具有包括處理元件222及圖形引擎224之電路系統220。電路系統220之此等元件可能能夠執行類似於上文對於圖1所提及之應用程式144之一或多個應用程式。又，裝置255可具有包括處理元件262及圖形引擎264之電路系統260。如圖2中所描繪之電路系統220或近記憶體240元件的相對大小(與電路系統260或近記憶體270相比)可表示裝置255與裝置205相比增大之計算能力或記憶體資源。此等增大之計算能力或記憶體資源可至少部分地歸因於上文針對裝置155給出之各種實例(與裝置105相比時)(例如，固定電源、較高熱容量、高載流容量、較大外觀尺寸，等)。
根據一些實例，除了低潛時、高頻寬且高效之互連之外，亦可在裝置205及裝置255處實施包括近及遠記憶體之階層式記憶體架構(例如，2LM架構)，以促進用於正由電路系統220執行、將卸載以由電路系統260執行的應用程式之上下文資訊或計算狀態以及記憶體內容的快速且高效之交換(以在某種程度上順暢之方式，例如在幾分之一秒內發生)。舉例而言，裝置205處之近記憶體240可包括低潛時/較高效能類型之記憶體，諸如DDR SRAM。裝置255處之近記憶體270亦可包括類似類型之記憶體。作為2LM架構之部分，遠記憶體245可包括較高潛時/較低效能類型之記憶體，諸如但不限於以下各者中之一或多者：3-D交叉點記憶 體、NAND快閃記憶體、NOR快閃記憶體、鐵電記憶體、矽-氧化物-氮化物-氧化物-矽(SONOS)記憶體、諸如鐵電聚合物記憶體之聚合物記憶體、鐵電電晶體隨機存取記憶體(FeTRAM或FeRAM)或雙向記憶體。根據一些實例，用於裝置205或255之OS及待由電路系統220或260執行之應用程式可將遠記憶體245辨識為系統記憶體，且近記憶體240及270可充當遠記憶體245之快取記憶體以供電路系統220及260在執行應用程式時使用。
在一些實例中，在建立互連201之後，裝置205之邏輯及/或特徵可判定正由電路系統220執行之應用程式可由裝置255處之電路系統260執行。對於此等實例，裝置205之邏輯及/或特徵可經由互連201將與執行應用程式之電路系統220相關聯的記憶體內容之複本及計算狀態自近記憶體240移轉至近記憶體270。一旦記憶體內容之複本及計算狀態移轉至近記憶體240，該等記憶體內容及該計算狀態即可由電路系統260使用以恢復應用程式之執行。
根據一些實例，裝置205處之邏輯及/或特徵可接著投送與現在正執行應用程式之電路系統260相關聯之I/O資訊。對於此等實例，充當用於裝置205之階層式記憶體架構之部分的遠記憶體245之至少部分可促進I/O資訊之此投送，使得用於裝置205及/或裝置255之OS可能意識不到正在使用裝置205或裝置255處之哪一近記憶體。結果，I/O資訊在裝置205與裝置255之間的投送可以對用於裝置205及/或裝置255之OS至少部分或完全透明之方式進行。
在一些實例中，裝置205及裝置255兩者處實施之階層式記憶體架構可使得裝置205能夠藉由不必維持用於近記憶體240執行應用程式之操作電力層級(一旦記憶體內容之複本移轉至近記憶體270)而使用實質上較少電力。如下文更多地描述，近記憶體240可組配為中游緩衝器，且接著在移轉之後斷電至諸如自我再新模式(self-refresh mode)之較低功率狀態，且可偶爾通電至操作狀態以接收自近記憶體270發送之資料(例如，自髒區塊複製或與記憶體請求相關聯)。另外，藉由裝置205之邏輯及/或特徵使電路系統220在移轉之後斷電至睡眠或類似類型之較低功率狀態，可節省額外電力。裝置205之其他組件可保持為用於遠記憶體245(未展示)之此類無線通訊器240、I/O 210及記憶體控制器供電。但此等其他組件可使用顯著較少量的電力，且因此裝置205可節省大量電池電力。
儘管圖2中未展示，但在一些實例中，裝置255處亦可維持遠記憶體。對於此等實例，裝置255處之遠記憶體可充當用以補償與互連201相關聯之潛在潛時問題之類型的快取記憶體。又，裝置255處之遠記憶體可允許裝置255之邏輯及/或特徵使用裝置255處之近記憶體270及遠記憶體兩者來支援將在與裝置205連接期間組配之不同記憶體孔隙大小。因此，近層級記憶體270可動態地設定大小以匹配用以自近層級記憶體240接收記憶體內容之經移轉複本的容量。又，裝置255處之遠記憶體可起到與階層式記憶體架構之部分(諸如遠記憶體245)對裝置205之功能類似的功 能。舉例而言，若應用程式在裝置255上之執行將移轉至裝置205，則裝置255處之遠記憶體連同近記憶體270/240可為此階層式記憶體架構之一部分。
根據一些實例，如圖2中所示，無線通訊器240可耦接至裝置205。對於此等實例，無線通訊器240可為裝置205可藉以充當用於使裝置255纜連至無線網路或另一裝置之繫栓(tether)的構件。此可經由各種類型之無線通訊頻道發生，該等無線通訊頻道諸如藍芽、BLE、WiFi、WiGig或寬頻帶無線/4G無線通訊頻道。可經由此等類型之無線通訊頻道接收與應用程式之執行相關聯的I/O資訊。舉例而言，可經由與訂用或使用者賬戶相關聯之4G無線通訊頻道串流傳輸高清晰度視訊以使用裝置205而非裝置255來存取4G無線網路。對於此等實例，I/O 210可能能夠經由無線通訊器240接收串流視訊資訊，且至少暫時將串流視訊儲存在遠記憶體245處。裝置205處之邏輯及/或特徵可接著經由互連201將此I/O資訊投送至近記憶體270以用於由電路系統260執行視訊顯示應用程式。裝置205處之邏輯及/或特徵可接著致使高清晰度視訊經由I/O 250呈現給耦接至裝置255之顯示器(未展示)。
在一些實例中，裝置205之邏輯及/或特徵可接收經由互連201至裝置255之連接將終止之指示。舉例而言，裝置255及/或205之使用者可經由輸入命令(例如，經由鍵盤或自然UI輸入事件而偵測)而指示裝置205將自有線通訊頻道實體上斷開。或者，若互連201係經由無線通訊頻道，則 裝置205之邏輯及/或特徵可偵測裝置205之移動，該移動之方式可導致裝置205移出至裝置255之給定實體接近度之外。給定接近度可為裝置205可維持適當無線通訊頻道以經由互連201交換資訊之範圍。
根據一些實例，回應於接收到互連201之未決終止之指示，裝置205之邏輯及/或特徵可致使電路系統220及近記憶體240通電回至操作功率狀態。如上文所提及，裝置205之此等組件可能已在將記憶體內容之複本及計算狀態移轉至近記憶體270之後斷電。對於此等實例，裝置255之邏輯及/或特徵可致使經由互連201將維持於近記憶體270中的與在電路系統260處執行應用程式相關聯的第二計算狀態及記憶體內容之第二複本發送至近記憶體240。一旦在近記憶體240處接收到第二計算狀態及記憶體內容之第二複本，即可將記憶體內容之第二複本之至少一部分儲存至遠記憶體245。電路系統220可接著使用第二計算狀態及記憶體內容之第二複本之至少一部分來恢復應用程式之執行。在一些實例中，裝置255處之邏輯及/或特徵可接著在經由互連201將第二計算狀態及記憶體內容之第二複本發送至近記憶體240之後使電路系統260及近記憶體270斷電。
圖3說明實例第三系統。在一些實例中，該實例第三系統包括系統300。如圖3中所示的系統300包括裝置305及裝置355之各種組件。各種組件包括與上文針對圖2中之系統200的裝置205及裝置255提及之組件類似的一些組件。即，裝置305及355具有包括各別處理元件322/362及圖 形引擎324/364之各別電路系統320及360。又，如圖3中所示，裝置305及355可包括單獨的近記憶體330及370，且裝置305具有遠記憶體340。如下文更多地描述，在一些實例中，近記憶體330可經組配以充當中游緩衝器以促進記憶體內容在兩個近記憶體之間的移轉且週期性地接收髒區塊資料。
根據一些實例，如圖3中所示，裝置305及355可包括各別階層式記憶體控制器310及350。對於此等實例，互連301可為低潛時、高頻寬、無線或有線互連以將裝置305耦接至裝置355以致能此等階層式記憶體控制器之間的通訊。如下文更詳細地描述，近記憶體330可為諸如2LM架構之階層式記憶體架構之部分，其促進以對於裝置305或355之OS可部分或完全透明的方式在近記憶體330與近記憶體370之間移轉記憶體內容之一或多個複本。換言之，OS可能意識不到哪一裝置可能正在執行一或多個應用程式，此係因為與執行該一或多個應用程式相關聯之計算狀態及記憶體內容之複本在電路系統320所使用之近記憶體330與電路系統360所使用之近記憶體370之間移轉。該透明度可基於以如下方式實施之階層式記憶體架構：遠記憶體340可作為系統主記憶體呈現至OS，且近記憶體330及370可充當遠記憶體340之快取記憶體以供各別電路系統320及360在執行一或多個應用程式時使用。結果，OS可僅意識到遠記憶體340，且未意識到計算狀態及記憶體內容之複本在兩個近記憶體之間的移轉。
在一些實例中，近記憶體370可包括實質上大於近記憶體330的第二記憶體容量之第一記憶體容量。舉例而言，近記憶體320可具有小於十億位元組之記憶體容量，且近記憶體370可具有幾十億位元組之記憶體容量。記憶體容量差別可歸因於裝置355之較大外觀尺寸大小，且亦歸因於包括於電路系統360中之較大計算資源(與電路系統320相比)，此可導致對於用以匹配較多計算資源之較大記憶體容量之較高需要。實例並不限於可能記憶體容量差異之僅此等兩個原因。
根據一些實例，因為電路系統320及電路系統360兩者皆能夠使用階層式記憶體架構執行應用程式，因此可藉由確保遠記憶體340之記憶體容量等於或大於近記憶體370之記憶體容量來適應近記憶體330與370之間的大小差別。對於此等實例，遠記憶體340可由與可能用於近記憶體330或370之記憶體類型相比可具有較高寫入存取潛時但可使用實質上較少電力且消耗實質上較少記憶體容量(根據十億位元組)的記憶體類型組成。較低成本及更少電力使用可致能遠記憶體340的與近記憶體330相比之實質上較大記憶體容量。
在一些實例中，經由使用階層式記憶體架構，用於裝置305及355之OS可經配置以由電路系統320或360基於與遠記憶體340相關聯之至少等於近記憶體370之記憶體容量的記憶體容量而執行。對於此等實例，可藉由OS不必對記憶體定址結構調整大小/轉譯以考量與近記憶體330與 370之潛在地不同記憶體容量來促進應用程式之執行自裝置305至裝置355之移轉。在由電路系統320執行時由OS使用的記憶體定址方案可經設計而使得由諸如電路系統360所使用的近記憶體370之其他電路系統使用的顯著較大近記憶體可更好地利用大記憶體容量。舉例而言，若OS將僅使用與近記憶體330之記憶體容量相關聯的記憶體定址方案，則可能由於使用與近記憶體330之較低記憶體容量相關聯的記憶體定址方案而減小在近記憶體370處具有較大記憶體容量的益處。
在一些實例中，與各別階層式記憶體控制器310及350一起定位的近記憶體控制器312及352可經配置以控制與各別電路系統320及360對一或多個應用程式之執行相關聯的資料之移動。對於此等實例，若該一或多個應用程式係由裝置305處之電路系統320執行，則近記憶體控制器312可利用近記憶體頻道332來使得電路系統320能夠在執行該一或多個應用程式時使用近記憶體330作為快取記憶體。又，若該一或多個應用程式係由裝置355處之電路系統360執行，則近記憶體控制器352可利用近記憶體頻道372以使得電路系統320能夠在執行該一或多個應用程式時使用近記憶體370作為快取記憶體。
根據一些實例，與裝置305處之電路系統320執行一或多個應用程式相關聯之記憶體內容可經由互連301自近記憶體330移轉至近記憶體370。電路系統360可接著恢復該一或多個應用程式在裝置355處之執行。對於此等實例， 裝置305處之邏輯及/或特徵可在移轉記憶體內容之後將近記憶體330組配為中游緩衝器。組配為中游緩衝器，近記憶體控制器312可致能自近記憶體370複製之髒區塊資料的週期性接收。髒區塊資料可與電路系統360對一或多個應用程式之執行相關聯。如圖3中所示，點線展示髒區塊資料在兩個近記憶體之間的實例移動。舉例而言，可經由互連301發送髒區塊資料。
在一些實例中，可基於寫回策略自近記憶體370發送髒區塊資料，該寫回策略包括在第二近記憶體中維持的髒區塊之臨限數目或髒區塊可維持於第二近記憶體中的臨限時間。對於此等實例，一旦達到任一臨限值，近記憶體控制器352即可致使髒區塊中之資料被複製且接著發送至當前組配為中游緩衝器之近記憶體330。具有發送至近記憶體330之經複製資料的髒區塊可接著標記為「乾淨(clean)」區塊。近記憶體控制器312可接著配置所接收髒區塊以待儲存於近記憶體330處。
根據一些實例，若近記憶體330在經組配為中游緩衝器時達到其容量，則近記憶體控制器312可實施驅逐策略(eviction policy)以致使至少一些先前所接收之髒區塊資料被複製或寫入至遠記憶體340。對於此等實例，遠記憶體頻道316可用以將經複製資料發送至遠記憶體控制器314以供儲存在遠記憶體340處。對於此等實例，近記憶體330處之具有經複製資料之記憶體區塊可標記為「乾淨」區塊，且可為在近記憶體330在接收到額外髒區塊資料時仍處於 滿容量的情況下可能被覆寫的首選區塊。
在一些實例中，除了將髒區塊資料週期性地接收至近記憶體330之外，階層式記憶體控制器310之近記憶體控制器312及遠記憶體控制器314亦可能能夠自2LM控制器350接收記憶體請求(見圖3中之虛線)。對於此等實例，記憶體請求可基於在電路系統360執行一或多個應用程式期間對近記憶體370之快取未中。回應於接收到記憶體請求，可進行對近記憶體330及遠記憶體340兩者之同時查找。根據一些實例，可存在所需資料位於近記憶體330中之較小可能性及所需資料位於遠記憶體340中之高可能性。然而，即使所需資料位於近記憶體330中之可能性較低，但存取潛時仍可能實質上較短。因此，若所需資料位於近記憶體330處，則可取消在遠記憶體340中之查找，且可接著將自近記憶體330獲得之資料發送至階層式記憶體控制器350以滿足記憶體請求。
根據一些實例，近記憶體330可經配置以根據更積極的電力節省方案而作為中游緩衝器操作。對於此等實例，可在裝置305銜接至裝置355之時間期間經由遠記憶體340投送自近記憶體370處之髒區塊複製的資料及記憶體請求之週期性接收。近記憶體330可維持於低功率自我再新模式中，且在指示互連301將終止時通電。結果，近記憶體330可在自裝置305解除銜接的過程期間接收近記憶體370之記憶體內容的複本(例如，自髒區塊複製)。此積極的電力節省方案可節省能量，但亦可能增大過渡性潛時，此係因為近 記憶體330的容量比近記憶體370小且可能必須在兩個裝置可解除銜接及/或電路系統320可恢復對一或多個應用程式之執行之前將所接收記憶體內容中的至少一些移轉至遠記憶體340。
圖4說明第一邏輯流程。在一些實例中，如圖4中所示，該第一邏輯流程包括邏輯流程400。邏輯流程400可由如上文對於圖3所描述之系統300之裝置355在銜接至裝置305且將用於執行一或多個應用程式之第一計算狀態及記憶體內容移轉至裝置355之電路系統360之後實施。又，系統300之其他組件或元件可用以說明與邏輯流程400有關之實例過程。然而，實例過程或操作並不限於使用系統300之元件來實施。
始於區塊405(記憶體請求)，電路系統360可產生與執行一或多個應用程式相關聯之記憶體請求。在一些實例中，該記憶體請求可投放至近記憶體控制器352。
自區塊405移至決策區塊410(請求類型？)，近記憶體控制器352處之邏輯及/或特徵可判定請求為寫入請求還是讀取請求。若請求為讀取請求，則該過程移至決策區塊415。若請求為寫入請求，則該過程移至決策區塊440。
自決策區塊410移至決策區塊415(快取未中？)，近記憶體控制器352處之邏輯及/或特徵可判定用於讀取請求之資料是否位於近記憶體370中。若該資料位於近記憶體370中，則該過程移至區塊420。否則，該過程移至區塊417。
自決策區塊415移至區塊417(將記憶體請求發送至源裝置)，記憶體控制器352處之邏輯及/或特徵可判定與讀取請求相關聯之資料未儲存在近記憶體352中且可能儲存在裝置305(源裝置)處之遠記憶體340或近記憶體330中。在一些實例中，記憶體控制器352可致使記憶體請求發送至裝置305以獲得與快取未中相關聯之資料。對於此等實例，記憶體控制器312/314可搜尋各別近/遠記憶體330/340以獲得包括於記憶體請求中之資料且經由互連301將該資料發送至記憶體控制器352。
自決策區塊415或區塊417移至區塊420(定位欲驅逐之區塊)，近記憶體控制器352處之邏輯及/或特徵可定位欲驅逐以滿足讀取請求之近記憶體370的區塊。
自區塊420前進至決策區塊425(髒？)，近記憶體控制器352處之邏輯及/或特徵可判定近記憶體370之區塊是否髒。若該該區塊髒(例如，資料自上次讀取請求以來被修改)，則該過程移至區塊430。否則，該過程移至區塊435。
自決策區塊425移至區塊430(回寫舊資料-髒區塊數目--)，近記憶體控制器處之邏輯及/或特徵可將舊資料寫回至經位於用於驅逐的近記憶體370之區塊。在一些實例中，可由近記憶體控制器352之邏輯及/或特徵維持用於近記憶體370之髒區塊的臨限數目(髒區塊數目)。髒區塊數目可基於寫回策略，且可表示維持於近記憶體370中之髒區塊的臨限數目。對於此等實例，一旦達到或超過臨限數目，近記憶體控制器352之邏輯及/或特徵即可致使儲存於一或 多個髒區塊中的資料經複製且經由有線或無線互連301發送至近記憶體330。可根據舊資料被寫回的髒區塊數目來減去或遞減(--)髒區塊數目，此係因為此等區塊不再認為係髒的。
根據一些實例，可基於靜態資訊設定或判定髒區塊數目。對於此等實例，靜態資訊可指示可在解除銜接時快速移轉至近記憶體330的自近記憶體370處之髒區塊複製的資料量，同時維持相對低潛時以恢復一或多個應用程式在源裝置305上之執行。該靜態資訊可包括但不限於近記憶體330之記憶體容量或用以經由互連301移轉與一或多個應用程式之執行相關聯的近記憶體370中之記憶體內容之複本(例如，髒區塊)的給定資料頻寬及給定潛時。該靜態資訊亦可包括與近記憶體330或互連301相關聯之功率管理方案，例如，近記憶體330可被通電至操作功率模式或斷電至低功率模式(例如，自我再新)之頻率。又，亦可根據試圖節省裝置305之電力使用的功率管理方案來對經由互連301接收資料之通訊介面通電/斷電。
在一些實例中，可基於動態資訊判定髒區塊數目。對於此等實例，動態資訊可指示可能需要自近記憶體370處之髒區塊複製以允許在解除銜接時快速移轉至近記憶體330，同時維持恢復一或多個應用程式在源裝置305上之執行的相對較低潛時的可變資料量。該動態資訊可包括但不限於近記憶體370之區塊在一或多個應用程式之執行期間變得髒之速率、經由互連301發送包括於髒區塊中之經 複製資料的可用資料頻寬或將資料自近記憶體330複製至遠記憶體340之量測潛時(例如，對於近/遠記憶體控制器312/314)。由裝置305實施的使近記憶體330通電/斷電之動態功率管理方案(例如，基於可用電池電力)或經由互連301之資料傳送亦可包括於動態資訊中。
自區塊430前進或自決策區塊425移至區塊435(寫入新資料)，記憶體控制器352處之邏輯及/或特徵可將新資料寫入至經定位以驅逐的近記憶體370之區塊。對於讀取記憶體請求，該過程可接著完成。
自決策區塊410移至決策區塊440(快取命中？)，近記憶體控制器352處之邏輯及/或特徵可判定寫入記憶體請求是否為快取未中。若資料位於近記憶體370中(快取命中)，則該過程移至區塊445。否則，該過程移至決策區塊465。
自決策區塊440移至區塊445(定位欲驅逐之區塊)，近記憶體控制器352處之邏輯及/或特徵可定位欲驅逐以滿足寫入請求之近記憶體370的區塊。
自區塊445前進至決策區塊450(髒？)，近記憶體控制器352處之邏輯及/或特徵可判定近記憶體370之區塊是否髒。若區塊髒，則該過程移至區塊455。否則，該過程移至區塊460。
自決策區塊450移至區塊455(寫回舊資料，髒區塊數目--)，近記憶體控制器352處之邏輯及/或特徵可將舊資料寫回至經位於用於驅逐之近記憶體370的區塊且遞減 髒區塊數目。
自決策區塊450移動或自區塊455移至區塊460(寫入新資料，髒區塊數目++)，近記憶體控制器352處之邏輯及/或特徵可將新資料寫入至近記憶體之區塊且接著遞增髒區塊數目。在一些實例中，可在區塊455處之遞減之後遞增髒區塊數目，此係因為髒區塊被另一髒區塊替換。因此，髒區塊之數目不變。對於不具有快取命中的寫入記憶體請求，該過程可接著完成。
自決策區塊440移至決策區塊465(髒？)，近記憶體控制器352處之邏輯及/或特徵可判定用於快取命中之近記憶體370的區塊是否髒。若該區塊髒，則該過程移至區塊485。否則，該過程移至區塊470。
自決策區塊465移至區塊470(髒區塊數目++，在區塊中寫入新資料)，近記憶體控制器352處之邏輯及/或特徵可將新資料寫入至近記憶體之區塊且接著遞增髒區塊數目。
自區塊470前進至決策區塊475(數目>臨限值？)，近記憶體控制器352處之邏輯及/或特徵可判定近記憶體370中之當前髒區塊的數目是否超過髒區塊臨限數目。若數目超過髒區塊臨限數目，則該過程移至區塊480。否則，對於具有快取命中的寫入記憶體請求，該過程可接著完成。
自決策區塊475移至區塊480(對於髒區塊，將資料複製至中游緩衝器，將區塊標記為乾淨，髒區塊數目--)， 近記憶體控制器352處之邏輯及/或特徵可致使用於一或多個髒區塊之資料經複製且發送至組配為中游緩衝器之近記憶體330。在一些實例中，僅高於臨限值的數目個髒區塊可經複製且發送至近記憶體330。在其他實例中，可選擇較大數目個髒區塊用於經複製資料且發送至近記憶體330。在其他實例中，近記憶體370處所有髒區塊的資料可經複製且接著發送至近記憶體330。對於具有快取命中之寫入記憶體請求，該過程可接著完成。
自決策區塊465移至區塊485(在區塊中寫入新資料，標記為髒)，近記憶體控制器352處之邏輯及/或特徵可將新資料寫入至判定為髒之近記憶體370的區塊且接著將該區塊標記為髒。在一些實例中，再次將該區塊標記為髒以反映該區塊包括歸因於寫入記憶體請求而改變之資料。又，對於此實例，髒區塊數目保持不變。對於具有對近記憶體370之髒快取記憶體區塊的快取命中之寫入記憶體請求，該過程可接著完成。
圖5說明實例過程500。在一些實例中，過程500可用於彙總或組成裝置之間的記憶體資源。對於此等實例，如圖3中所示的系統300之元件可用以說明與過程500有關的實例操作。然而，實例過程或操作並不限於使用系統300之元件來實施。
開始於過程5.0(執行應用程式)，裝置305之電路系統320可執行一或多個應用程式。舉例而言，該一或多個應用程式可包括用以將串流視訊呈現至裝置305處之顯示 器的視訊串流傳輸應用程式。
前進至過程5.1(偵測裝置)，裝置305處之邏輯及/或特徵可偵測具有能夠執行正由裝置355執行的該一或多個應用程式的電路系統360之裝置355。
前進至過程5.2(經由互連而連接)，裝置305處之邏輯及/或特徵可致使裝置305經由互連連接至裝置355。在一些實例中，用於互連之連接可係經由有線通訊頻道。在其他實例中，用於互連之連接可係經由無線通訊頻道。
前進至過程5.3(使電路系統、近記憶體通電)，裝置333處之邏輯及/或特徵可偵測至裝置305之連接，且可接著致使電路系統360及近記憶體370通電。
前進至過程5.4(使電路系統靜止)，裝置305處之邏輯及/或特徵可致使電路系統320斷電至靜止或低功率狀態且擷取與執行該一或多個應用程式相關聯之計算狀態。
前進至過程5.5(經由互連發送計算狀態、記憶體內容之複本)，裝置305處之邏輯及/或特徵可致使所擷取之近記憶體330的計算狀態及記憶體內容之複本經由有線/無線互連發送至裝置355。在一些實例中，記憶體內容可包括在電路系統320執行該一或多個應用程式期間至少暫時維持於近記憶體330中之視訊圖框資訊。
前進至過程5.6(將近記憶體組配為中游緩衝器)，裝置305處之邏輯及/或特徵可組配近記憶體330以充當能夠週期性地接收自近記憶體370處之髒區塊複製的資料之中游緩衝器。
前進至過程5.7(將計算狀態、記憶體內容之複本接收至近記憶體)，裝置355處之邏輯及/或特徵可將計算狀態及記憶體內容之複本接收至近記憶體370。
前進至過程5.8(使近記憶體斷電)，裝置305處之邏輯及/或特徵在發送計算狀態及記憶體內容之複本之後可致使近記憶體330斷電至低功率模式。舉例而言，近記憶體330可為諸如DRAM或DDR SRAM之依電性記憶體，且可斷電至自我再新低功率模式。
前進至過程5.9(執行應用程式)，電路系統360可使用接收/儲存至近記憶體370之計算狀態及記憶體內容之複本執行該一或多個應用程式。舉例而言，用於執行視訊顯示應用程式之視訊圖框資訊可用以將串流視訊呈現至耦接至裝置355的顯示器。串流視訊可為呈現至大大小顯示器(例如，大於15吋)之高清晰度視訊(例如，至少4K解析度)。
前進至過程5.10(基於寫回策略發送自髒區塊複製之資料)，裝置355處之邏輯及/或特徵可實施與待自在電路系統360執行該一或多個應用程式期間產生的一或多個髒區塊複製之資料相關聯的寫回策略。經複製資料可接著經由互連301發送至裝置305。在一些實例中，寫回策略可包括維持於近記憶體370中的髒區塊之臨限數目(例如，髒區塊數目)。寫回策略亦可包括髒區塊可維持於近記憶體370中的臨限時間。舉例而言，裝置355處之邏輯及/或特徵可致使近記憶體370之一或多個髒區塊中的資料以靜態/固定時間間隔(例如，基於靜態資訊)或動態/可變時間間隔(例 如，基於動態資訊)複製並發送至裝置305。
前進至過程5.11(使近記憶體通電，接收資料，使近記憶體斷電)，裝置305處之邏輯及/或特徵回應於接收到自一或多個髒區塊複製之資料而可將近記憶體330通電至操作功率狀態，可致使資料在近記憶體330處接收且接著致使近記憶體330斷電。
前進至過程5.12(至近記憶體之快取未中)，電路系統360在執行一或多個應用程式期間可投放對不包括於移轉至近記憶體370的記憶體內容中之資料的讀取請求。在一些實例中，近記憶體370中的資料缺乏可以類似於上文對於圖4所提及之方式導致快取未中。對於此等實例，資料可維持於近記憶體330或遠記憶體340中。
前進至過程5.13(對遠記憶體之記憶體請求)，裝置355處之邏輯及/或特徵可產生並發送記憶體請求至裝置305以獲得與快取未中相關聯之資料。
前進至過程5.14(使近記憶體通電，同時查找近/遠記憶體)，裝置305處之邏輯及/或特徵可使近記憶體330通電且接著對近記憶體330及遠記憶體340兩者執行同時查找以存取或定位與快取未中相關聯之資料。
前進至過程5.15(滿足記憶體請求)，裝置處之邏輯及/或特徵可基於資料位於近記憶體330還是遠記憶體340中而滿足記憶體請求。在一些實例中，若查找判定資料在近記憶體330中，則可取消對遠記憶體340之查找。可接著自近記憶體複製資料，且經由互連301將其發送至裝置 355以滿足記憶體請求。
前進至過程5.16(使近記憶體斷電)，裝置305處之邏輯及/或特徵可使近記憶體330斷電。
在一些實例中，過程500之至少過程5.9至5.16可繼續，直至將裝置355連接至裝置305的互連斷開/終止。如下文更詳細提及的，在一些實例中，可由裝置305及355處之邏輯及/或特徵實施另一系列過程以允許將與電路系統360對一或多個應用程式之執行相關聯的第二計算狀態及記憶體內容之第二複本移轉至近記憶體330。該移轉可在互連終止之前發生。
圖6說明實例過程600。在一些實例中，過程600可用於解除銜接或斷開裝置之間的經彙總或組成記憶體資源。對於此等實例，如圖3中所示的系統300之元件可用以說明與過程600有關之實例操作。又，過程600可為如上文對於圖5所描述的過程500在彙總或組成記憶體資源之後的之接續。然而，實例過程或操作並不限於使用系統300之元件來實施或限於過程500之接續。
開始於過程6.0(執行應用程式)，裝置355之電路系統360可執行在如上文對於過程500所提及的銜接之前先前由裝置305之電路系統320執行的一或多個應用程式。
前進至過程6.1(偵測解除銜接)，裝置355處之邏輯及/或特徵可偵測或接收至裝置305之連接將終止之指示。在一些實例中，若連接係經由有線互連，則該偵測可基於使用者藉由輸入指示及/或實體上自銜接移除裝置或拔出 用於有線互連的連接器(例如，硬體鎖)而致使該指示。在其他實例中，若連接係經由無線互連，則該偵測可基於使用者以指示無線互連不久後將斷開或脫離維持無線互連的可接受範圍之外的方式在遠離裝置355的方向上起始裝置305之移動。
前進至過程6.2(使電路系統、近記憶體通電)，裝置305處之邏輯及/或特徵可在預測到解除銜接時使電路系統320及近記憶體330通電。在一些實例中，如上文對於過程500所提及，寫回策略可能已致使在電路系統360執行一或多個應用程式期間自近記憶體370中之髒區塊複製的資料週期性地發送至裝置305且儲存至近記憶體330及/或遠記憶體340。
前進至過程6.3(使電路系統安靜)，裝置355處之邏輯及/或特徵可致使電路系統360斷電至靜止或低功率狀態且擷取與電路系統360對一或多個應用程式之執行相關聯的第二計算狀態。在一些實例中，第一計算狀態可與電路系統320在裝置305處對一或多個應用程式之先前執行相關聯。
前進至過程6.4(經由互連發送第二計算狀態、記憶體內容之第二複本)，裝置355處之邏輯及/或特徵可致使第二計算狀態及記憶體內容之第二複本經由互連發送至裝置305。在一些實例中，記憶體內容之第一複本可與電路系統320在裝置305處對一或多個應用程式之先前執行相關聯。
前進至過程6.5(使電路系統、近記憶體斷電)，裝置355處之邏輯及/或特徵可接著使電路系統360及近記憶體370兩者斷電。
前進至過程6.6(將第二計算狀態、記憶體內容之第二複本接收至近記憶體)，裝置305處之邏輯及/或特徵可將第二計算狀態及記憶體內容之第二複本接收至近記憶體340。
前進至過程6.7(將記憶體內容之第二複本之至少一部分儲存至遠記憶體)，裝置305處之邏輯及/或特徵可將在近記憶體330處接收之記憶體內容之第二複本之至少一部分自近記憶體370儲存至遠記憶體340。在一些實例中，記憶體內容之第二複本之至少一部分可類似於資料之溢位(歸因於近記憶體330與近記憶體370之間的容量差)。
前進至過程6.8(執行應用程式)，裝置305處之電路系統320可使用現在儲存於近記憶體330中之第二計算狀態及記憶體內容之第二複本之部分來恢復一或多個應用程式之執行。
前進至過程6.9(完成解除銜接)，裝置305及355兩者處之邏輯及/或特徵可藉由終止經由互連之連接而完成解除銜接，且過程600接著結束。
圖7說明用於判定臨限值之實例圖表700。在一些實例中，如圖7中所示，圖表700展示時間週期710、720及730。對於此等實例，時間週期710、720或730可與應用程式相位有關，其中在由電路系統執行時之寫入異動的高或 低速率及對應的低及高髒區塊數目臨限值與基於如上文對於圖4所描述的動態資訊實施寫回策略相關聯。舉例而言，週期720可指示具有高速率或寫入之應用程式相位。對於週期720，可能應用程式可能正更新(重寫)一組相同區塊。在週期720期間動態增大的髒區塊臨限數目可防止經由互連將自髒區塊複製之資料過多地發送至源裝置。相反，週期710及730可具有低寫入速率，且可指示其中自髒區塊複製之資料可能較少出現之讀取佔優勢應用程式。在週期710及730處動態地減小髒區塊臨限數目可避免自髒區塊複製之資料的發送之間的長時段。實例並不限於基於寫入速率對髒區塊的臨限數目之動態調整。
圖8說明用於第一設備的方塊圖。如圖8中所示，第一設備包括設備800。儘管圖8中所示的設備800具有呈某一拓撲或組態的有限數目個元件，但可瞭解，設備800在替代組態中可根據給定實施方案之需要而包括較多或較少元件。
設備800可包括計算裝置之組件，其可由韌體實施且具有經配置以執行一或多個邏輯822-a之處理器電路820。值得注意的是，「a」及「b」及「c」以及類似指定符在本文中使用時意欲為表示任何正整數之變數。因此，例如，若一實施方案設定值a=7，則一組完整邏輯822-a可包括邏輯822-1、822-2、822-3、822-4、822-5、822-6或822-7。實例在此方面不受限制。
根據一些實例，設備800可為具有第一電路系統 之第一裝置(例如，裝置105、205或305)的部分，該第一電路系統能夠使用包括第一近記憶體及第二遠記憶體之2LM架構執行一或多個應用程式。實例在此方面不受限制。
在一些實例中，如圖8中所示，設備800包括處理器電路820。處理器電路820可大體上經配置以執行一或多個邏輯822-a。處理器電路820可為各種市售處理器中的任一者，包括但不限於AMD® Athlon®、Duron®及Opteron®處理器；ARM®應用程式、嵌入式及安全處理器；IBM®及Motorola® DragonBall®及PowerPC®處理器；IBM及Sony®單元處理器；Qualcomm® Snapdragon®；Intel® Celeron®、Core(2) Duo®、Core i3、Core i5、Core i7、Itanium®、Pentium®、Xeon®、Atom®及XScale®處理器；以及類似處理器。雙微處理器、多核心處理器及其他多處理器架構亦可用作處理器電路820。根據一些實例，處理器電路820亦可為特殊應用積體電路(ASIC)，且邏輯822-a可實施為ASIC之硬體元件。
根據一些實例，設備800可包括偵測邏輯822-1。偵測邏輯822-1可由處理器電路820執行以偵測第二裝置處的能夠使用亦包括第二裝置處維持的第二近記憶體的2LM架構執行一或多個應用程式的第二電路系統。舉例而言，偵測邏輯822-1可接收偵測資訊805，該偵測資訊可指示具有第二電路系統及第二近記憶體之第二裝置已經由有線或無線通訊頻道連接至第一裝置。
在一些實例中，設備800亦可包括移轉邏輯822-2。 移轉邏輯822-2可由處理器電路820執行以致使與第一電路系統對一或多個應用程式之執行相關聯的記憶體內容之複本及計算狀態經由有線或無線互連自第一近記憶體移轉至第二近記憶體以供第二電路系統執行該一或多個應用程式。對於此等實例，計算狀態/記憶體內容825可包括記憶體內容之複本及計算狀態。
根據一些實例，設備800亦可包括緩衝邏輯822-3。緩衝邏輯822-3可由處理器電路820執行以組配第一近記憶體以充當能夠週期性地接收自第二近記憶體處之髒區塊複製之資料的緩衝器。
在一些實例中，設備800亦可包括接收邏輯822-4。接收邏輯822-4可由處理器電路系統執行以經由有線或無線互連自第二近記憶體週期性地接收資料，將資料儲存至第一近記憶體處之第一組一或多個區塊，且將該第一組標記為髒區塊。對於此等實例，週期性地接收之資料可包括於週期性資料810中。又，對於此等實例，接收邏輯822-4可能能夠維持驅逐策略824-a。驅逐策略824-a可為諸如查找表之資料結構，其由接收邏輯822-4使用以判定自第一近記憶體驅逐哪些區塊(若已驅逐所有「乾淨區塊」且在接收到自第二近記憶體處的髒區塊複製之資料之後超過第一近記憶體的容量臨限值)。舉例而言，驅逐策略可包括先進先出(FIFO)驅逐策略或其他類型之驅逐方案以釋放第一近記憶體處之容量。
根據一些實例，設備800亦可包括複製邏輯822-5。 複製邏輯822-5可由處理器電路系統執行以將儲存至第一組一或多個區塊之資料複製至第一遠記憶體，且在複製至第一遠記憶體之後將該第一組一或多個區塊標記為乾淨。
根據一些實例，設備800亦可包括請求邏輯822-6。請求邏輯822-6可由處理器電路系統執行以基於對第二近記憶體之快取未中而自第一裝置接收記憶體請求。對於此等實例，請求邏輯822-6可致使同時查找第一近記憶體及第一遠記憶體兩者以定位與記憶體請求相關聯之資料。請求邏輯822-6亦可判定資料是否位於近記憶體處，且可在資料位於近記憶體處的情況下取消對第一遠記憶體之查找。請求邏輯822-6亦可經由有線或無線鏈路發送該資料以滿足記憶體請求。對於此等實例，記憶體請求可藉由在請求回應840中提供與快取未中相關聯之資料而包括於待滿足之記憶體請求835中。
根據一些實例，設備800可包括功率邏輯822-7。功率邏輯822-7可由處理器電路820執行以致使第一電路系統及第一近記憶體被斷電或供電。舉例而言，可在將計算狀態及記憶體內容825之複本發送至第二裝置之後將第一電路系統及第一近記憶體斷電至較低功率狀態。第一電路系統及第一近記憶體可隨後在指示第一與第二裝置之間的互連將終止之後供電至較高功率狀態。該指示可包括於連接資訊815(例如，使用者輸入命令或無線範圍偵測)中。
本文中包括表示用於執行所揭示架構之新穎態樣的實例方法之一組邏輯流程。然而，出於簡化解釋之目 的，本文中展示之一或多個方法展示且描述為一系列動作，熟習此項技術者將理解並瞭解，該等方法不受動作次序限制。一些動作可根據本文中所展示及描述之其他動作、與其他動作以不同次序或及/或並行地發生。舉例而言，熟習此項技術者將理解並瞭解，方法可替代地表示為一系列相關狀態或事件，諸如在狀態圖中。此外，新穎實施方案可能並不需要方法中所說明的所有動作。
邏輯流程可以軟體、韌體及/或硬體實施。在軟體及韌體實施例中，邏輯流程可由儲存於至少一非暫時性計算機可讀媒質或機器可讀媒體(諸如光學、磁性或半導體儲存器)上之電腦可執行指令來實施。實施例在此方面不受限制。
圖9說明第一邏輯流程之一實例。如圖9中所示，該第一邏輯流程包括邏輯流程900。邏輯流程900可表示由本文中所描述之一或多個邏輯、特徵或裝置(諸如設備900)執行之一些或所有操作。更特定而言，邏輯流程900可由偵測邏輯822-1、移轉邏輯822-2、緩衝邏輯822-3、接收邏輯822-4、複製邏輯822-5、請求邏輯822-6或功率邏輯822-7來實施。
在圖9中所示的所說明實例中，邏輯流程900在區塊902處可在第一裝置處之第一電路系統上執行一或多個應用程式。該第一電路系統可能能夠使用包括在該第一裝置處維持之第一近記憶體及第一遠記憶體之2LM架構執行該一或多個應用程式。
根據一些實例，邏輯流程900在區塊904處可偵測具有能夠使用亦包括在第二裝置處維持之第二近記憶體的2LM架構執行該一或多個應用程式之第二電路系統的第二裝置。對於此等實例，偵測邏輯822-1可偵測第二電路系統。
在一些實例中，邏輯流程900在區塊906處可經由有線或無線互連移轉與第一電路系統對該一或多個應用程式之執行相關聯的記憶體內容及計算狀態。記憶體內容及計算狀態可經移轉以供第二電路系統執行一或多個應用程式。對於此等實例，移轉邏輯822-2可致使經由有線或無線互連移轉該等記憶體內容及該計算狀態。
根據一些實例，邏輯流程900在區塊908處可組配該第一近記憶體以充當能夠經由有線或無線互連週期性地接收自第二近記憶體處之髒區塊複製之資料的緩衝器。對於此等實例，緩衝邏輯822-3可組配該第一近記憶體以充當中游緩衝器。
在一些實例中，邏輯流程900在區塊910處可將週期性地接收之資料自第一近記憶體複製至第一遠記憶體，且將儲存所接收資料之記憶體的一或多個區塊標記為乾淨區塊。對於此等實例，複製邏輯822-5可複製週期性地接收之資料。
圖10說明第一儲存媒體之實施例。如圖10中所示，第一儲存媒體包括儲存媒體1000。儲存媒體1000可包含製品。在一些實例中，儲存媒體1000可包括任何非暫時性電 腦可讀媒體或機器可讀媒體，諸如光學、磁性或半導體儲存器。儲存媒體1000可儲存各種類型之電腦可執行指令，諸如用以實施邏輯流程900之指令。電腦可讀或機器可讀儲存媒體之實例可包括能夠儲存電子資料之任何有形媒體，包括依電性記憶體或非依電性記憶體、可移除或非可移除記憶體、可抹除或非可抹除記憶體、可寫入或可重寫入記憶體等等。電腦可執行指令之實例可包括任何合適類型之程式碼，諸如原始程式碼、經編譯程式碼、經解譯程式碼、可執行碼、靜態程式碼、動態程式碼、物件導向程式碼、視覺程式碼，等等。實例在此方面不受限制。
圖11說明用於第二設備之方塊圖。如圖11中所示，第二設備包括設備1100。儘管圖11中所示的設備1100具有呈某一拓撲或組態之有限數目個元件，但可瞭解，設備1100可在替代組態中根據給定實施方案之需要而包括較多或較少元件。
設備1100可包括計算裝置之組件，其可由韌體實施且具有經配置以執行一或多個邏輯1122-a之處理器電路1120。類似於圖8之設備800，「a」及「b」及「c」以及類似指定符可為表示任何正整數之變數。
根據一些實例，設備1100可為具有第一電路系統之第一裝置(例如，裝置155、255或355)的部分，該第一電路系統能夠使用包括在第一裝置處維持的第一近記憶體及第一遠記憶體之2LM架構執行一或多個應用程式。實例在此方面不受限制。
在一些實例中，如圖11中所示，設備1100包括處理器電路1120。處理器電路1120可大體上經配置以執行一或多個邏輯1122-a。處理器電路1120可為各種市售處理器中的任一者，包括但不限於先前針對用於設備800的處理器電路820所提及之處理器。雙微處理器、多核心處理器及其他多處理器架構亦可用作處理器電路1120。根據一些實例，處理器電路1120亦可為特殊應用積體電路(ASIC)，且邏輯1122-a可實施為ASIC之硬體元件。
根據一些實例，設備1100可包括偵測邏輯1122-1。偵測邏輯1122-1可由處理器電路1120執行以偵測具有第二電路系統之第二裝置已經由有線或無線互連連接至第一裝置的指示。該第二電路系統可能能夠使用亦包括在第二裝置處維持的第二近記憶體及在第二裝置處維持的第一遠記憶體之2LM架構執行一或多個應用程式。對於此等實例，偵測邏輯1122-1可接收偵測資訊1105，該偵測資訊可指示經由有線或無線通訊頻道連接至第二電路系統。
在一些實例中，設備1100亦可包括移轉邏輯1122-2。移轉邏輯1122-2可由處理器電路1120執行以接收與第二電路系統對一或多個應用程式之執行相關聯的記憶體內容之複本及計算狀態。記憶體內容之複本及計算狀態可能已經由有線或無線互連自第二近記憶體移轉。移轉邏輯1122-2可接著致使該複本儲存於第一近記憶體中以供第一電路系統執行一或多個應用程式。對於此等實例，可經由計算狀態/記憶體內容1110接收記憶體內容之複本及計算狀 態。
根據一些實例，設備1100亦可包括複製邏輯1122-3。複製邏輯1122-3可由處理器電路1120執行以致使自第一近記憶體處之髒區塊複製的資料經由有線或無線互連發送至第二近記憶體。對於此等實例，所複製之資料可包括於週期性資料1125中。又，在一些實例中，複製邏輯1122-3可維持寫回策略1124-a(例如，在查找表中)。對於此等實例，寫回策略1124-a可基於第二近記憶體中維持的髒區塊之臨限數目或髒區塊可維持於第二近記憶體中的臨限時間。
在一些實例中，設備1100亦可包括請求邏輯1122-4。請求邏輯1122-4可由處理器電路1120執行以在第一電路系統處執行一或多個應用程式期間接收對第一近記憶體之快取未中指示。回應於該快取未中指示，請求邏輯1122-4可將包括於記憶體請求1135中之記憶體請求發送至第二裝置以獲得可維持於第一遠記憶體或第二近記憶體中的一者中與該快取未中相關聯之資料。可接著在請求回應1140中自第二裝置接收與記憶體請求1135相關聯之資料。請求邏輯1122-4可接著致使所接收資料儲存於第一近記憶體中。
根據一些實例，偵測邏輯1122-1可經由連接資訊1115接收至第二裝置之有線或無線互連將終止之指示。對於此等實例，移轉邏輯1122-2可能能夠回應於偵測邏輯1122-1之偵測而將第二計算狀態及記憶體內容之第二複本 自第一近記憶體發送至第二近記憶體。第二計算狀態及記憶體內容之第二複本可包括於計算狀態/記憶體內容1145中。
在一些實例中，設備1100可包括功率邏輯1122-6。功率邏輯1122-6可由處理器電路1120執行以使第一裝置處之第一電路系統及第一近記憶體斷電或通電。舉例而言，可在發送包括於計算狀態/記憶體內容1145中之第二計算狀態及記憶體內容之第二複本之後將第一電路系統及第一近記憶體斷電至較低功率狀態。
本文中包括表示用於執行所揭示架構之新穎態樣的實例方法之一組邏輯流程。然而，出於簡化解釋之目的，本文中展示之一或多個方法展示且描述為一系列動作，熟習此項技術者將理解並瞭解，該等方法不受動作次序限制。一些動作可根據本文中所展示及描述之其他動作、與其他動作以不同次序或及/或並行地發生。舉例而言，熟習此項技術者將理解並瞭解，方法可替代地表示為一系列相關狀態或事件，諸如在狀態圖中。此外，新穎實施方案可能並不需要方法中所說明的所有動作。
邏輯流程可以軟體、韌體及/或硬體實施。在軟體及韌體實施例中，邏輯流程可由儲存於至少一非暫時性計算機可讀媒質或機器可讀媒體(諸如光學、磁性或半導體儲存器)上之電腦可執行指令來實施。實施例在此方面不受限制。
圖12說明第二邏輯流程之一實例。如圖12中所示， 該第二邏輯流程包括邏輯流程1200。邏輯流程1200可表示由本文中所描述之一或多個邏輯、特徵或裝置(諸如設備1200)執行之一些或所有操作。更特定而言，邏輯流程1200可由偵測邏輯1122-1、移轉邏輯1122-2、複製邏輯1122-3、請求邏輯1122-4或功率邏輯1122-5來實施。
在圖12中所示的所說明實例中，邏輯流程1200在區塊1202處可在具有第一電路系統之第一裝置處偵測具有第二電路系統之第二裝置已經由有線或無線互連連接至該第一裝置的指示。該第一電路系統及該第二電路系統可各自能夠使用具有近記憶體及遠記憶體之2LM架構執行一或多個應用程式。舉例而言，偵測邏輯1122-1可偵測第二裝置。
在一些實例中，邏輯流程1200在區塊1204處可經由該有線或無線互連接收與第二電路系統對該一或多個應用程式之執行相關聯的記憶體內容之複本及計算狀態。可經由該有線或無線互連自該第二裝置處之第二近記憶體接收記憶體內容之複本及計算狀態。對於此等實例，移轉邏輯1122-2可接收記憶體內容之複本。
根據一些實例，邏輯流程1200在區塊1206處可將記憶體內容之複本及計算狀態儲存至該第一裝置處之第一近記憶體以供第一電路系統執行該一或多個應用程式。對於此等實例，複製邏輯1122-3可致使記憶體內容之複本及計算狀態儲存至該第一近記憶體。
在一些實例中，邏輯流程1200在區塊1208處可週 期性地經由有線或無線互連將自第一近記憶體處之髒區塊複製之資料發送至第二近記憶體。對於此等實例，複製邏輯1122-3可致使記憶體內容之至少部分發送至第一近記憶體或第二近記憶體。
在一些實例中，邏輯流程1200在區塊1210處可在該第一電路系統執行該一或多個應用程式期間對第一近記憶體之快取未中指示。該邏輯流程在區塊1212處可接著將記憶體請求發送至第二裝置以獲得維持於該第一遠記憶體或該第二近記憶體中的一者中之與該快取未中相關聯之資料。該邏輯流程在區塊1214處可接著自第二裝置接收資料，且該邏輯流程在區塊1216處可將資料儲存至第一近記憶體。對於此等實例，請求邏輯1122-3可能能夠實施邏輯流程1200之區塊1210至1216。
圖13說明第二儲存媒體之實施例。如圖13中所示，第二儲存媒體包括儲存媒體1300。儲存媒體1300可包含製品。在一些實例中，儲存媒體1300可包括任何非暫時性電腦可讀媒體或機器可讀媒體，諸如光學、磁性或半導體儲存器。儲存媒體1300可儲存各種類型之電腦可執行指令，諸如用以實施邏輯流程1200之指令。電腦可讀或機器可讀儲存媒體之實例可包括能夠儲存電子資料之任何有形媒體，包括依電性記憶體或非依電性記憶體、可移除或非可移除記憶體、可抹除或非可抹除記憶體、可寫入或可重寫入記憶體等等。電腦可執行指令之實例可包括任何合適類型之程式碼，諸如原始程式碼、經編譯程式碼、經解譯程式碼、 可執行碼、靜態程式碼、動態程式碼、物件導向程式碼、視覺程式碼，等等。實例在此方面不受限制。
圖14說明裝置1400之實施例。在一些實例中，裝置1400可經組配或經配置用於彙總與另一裝置之計算、記憶體及輸入/輸出(I/O)資源。裝置1400可實施例如設備800/1100、儲存媒體1000/1300及/或邏輯電路1470。邏輯電路1470可包括用以執行針對設備800/1100所描述之操作的實體電路。如圖14中所示，裝置1400可包括一無線電介面1410、基頻電路系統1420及計算平台1430，但實例並不限於此組態。
裝置1400可在單一計算實體中(諸如，完全在單一裝置內)實施設備800/1100、儲存媒體1000/1300及/或邏輯電路1470之結構及/或操作中的一些或所有。實施例在此方面不受限制。
無線電介面1410可包括被調適用於傳輸及/或接收單載波或多載波調變信號(例如，包含互補寫碼鍵控(CCK)及/或正交分頻多工(OFDM)符號及/或單載波分頻多工(SC FDM符號)之組件或組件組合，但實施例並不限於任何特定空中介面或調變方案。無線電介面1410可包括(例如)接收器1412、傳輸器1416及/或頻率合成器1414。無線電介面1410可包括偏壓控制件、晶體振盪器及/或一或多個天線1418-f。在另一實施例中，按需要，無線電介面1410可使用外部電壓控制振盪器(VCO)、表面聲波濾波器、中間頻率(IF)濾波器及/或RF濾波器。歸因於潛在RF介面設計多樣性，省略其 廣泛描述。
基頻電路系統1420可與無線電介面1410通訊以處理接收及/或傳輸信號，且可包括例如用於降頻轉換所接收信號之類比至數位轉換器1422、用於增頻轉換信號以用於傳輸之數位至類比轉換器1424。另外，基頻電路系統1420可包括用於各別接收/傳輸信號之PHY鏈路層處理的基頻或實體層(PHY)處理電路1426。基頻電路系統1420可包括(例如)用於媒體存取控制(MAC)/資料鏈路層處理之處理電路1428。基頻電路系統1420可包括用於例如經由一或多個介面1434與MAC處理電路1428及/或計算平台1430通訊之記憶體控制器1432。
在一些實施例中，PHY處理電路1426可包括訊框建構及/或偵測邏輯，其與諸如緩衝器記憶體之額外電路系統組合以建構及/或解構通信訊框(例如，含有子訊框)。替代地或此外，MAC處理電路1428可共享此等功能中之某些功能的處理或獨立於PHY處理電路1426執行此等過程。在一些實施例中，MAC及PHY處理可整合至單一電路中。
計算平台1430可為裝置1400提供計算功能性。如所展示，計算平台1430可包括處理組件1440。除此之外或替代性地，裝置1400之基頻電路系統1420亦可使用該處理組件1430執行用於設備800/1100、儲存媒體1000/1300及邏輯電路1470之處理操作或邏輯。處理組件1440(及/或PHY 1426及/或MAC 1428)可包含各種硬體元件、軟體元件或兩者之組合。硬體元件之實例可包括裝置、邏輯裝置、組件、 處理器、微處理器、電路、處理器電路、電路元件(例如，電晶體、電阻器、電容器、電感器等等)、積體電路、特殊應用積體電路(ASIC)、可程式化邏輯裝置(PLD)、數位信號處理器(DSP)、場可程式化閘陣列(FPGA)、記憶體單元、邏輯閘、暫存器、半導體裝置、晶片、微晶片、晶片組等等。軟體元件之實例可包括軟體組件、程式、應用程式、電腦程式、應用程式、系統程式、軟體開發程式、機器程式、作業系統軟體、中間軟體、韌體、軟體模組、常式、次常式、函數、方法、程序、軟體介面、應用程式介面(API)、指令集、計算程式碼、電腦程式碼、程式碼分段、電腦程式碼分段、字、值、符號或其任何組合。是否使用硬體元件及/或軟體元件實施實例之判定可根據任何數目之因素而變化，諸如所要之計算速率、功率位準、耐熱性、處理循環預算、輸入資料速率、輸出資料速率、記憶體資源、資料匯流排速度及其他設計或效能約束，如給定實例所需要。
計算平台1430可進一步包括其他平台組件1450。其他平台組件1450包括常見計算元件，諸如一或多個處理器、多核心處理器、共處理器、記憶體單元、晶片組、控制器、周邊裝置、介面、振盪器、計時裝置、視訊卡、音訊卡、多媒體輸入/輸出(I/O)組件(例如，數位顯示器)、電源供應器等等。記憶體單元之實例可包含(但不限於)呈一或多個較高速度記憶體單元形式的各種類型之電腦可讀及機器可讀儲存媒體，諸如唯讀記憶體(ROM)、隨機存取記憶 體(RAM)、動態RAM(DRAM)、雙資料速率DRAM(DDRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)、可程式化ROM(PROM)、可抹除可程式化ROM(EPROM)、電可抹除可程式化ROM(EEPROM)、快閃記憶體、諸如鐵電聚合物記憶體、雙向記憶體、相變或鐵電記憶體之聚合物記憶體、矽氧化氮氧化矽(SONOS)記憶體、磁性或光學卡、諸如獨立磁碟冗餘陣列(RAID)磁碟機之裝置陣列、固態記憶體裝置(例如，USB記憶體、固態磁碟機(SSD))及適於儲存資訊之任何其他類型儲存媒體。
計算平台1430可進一步包括網路介面1460。在一些實例中，網路介面1460可包括用以支援按照一或多個無線或有線技術(諸如，上文針對經由有線或無線通訊頻道連接至另一裝置以在裝置之間建立互連而所描述的彼等)操作之網路介面的邏輯及/或特徵。
裝置1400可為例如用戶設備、電腦、個人電腦(PC)、桌上型電腦、膝上型電腦、筆記型電腦、迷你筆記型電腦、平板電腦、超筆記型電腦、智慧型手機、可佩戴計算裝置、嵌入式電子元件、遊戲主機、伺服器、伺服器陣列或伺服器群、網頁伺服器、網路伺服器、網際網路伺服器、工作台、微電腦、主機電腦、超級電腦、網路器具、網頁器具、分散式計算系統、多處理器系統、基於處理器系統或其組合。因此，可按合適需要在裝置1400之各種實施例中包括或省略本文中所描述的裝置1400之功能及/或特定組態。
可使用單輸入單輸出(SISO)架構實施裝置1400之實施例。然而，特定實施方案可包括用於使用用於波束成形或分域多重存取(SDMA)之自適應天線技術及/或使用多輸入多輸出(MIMO)通訊技術用於傳輸及/或接收的多個天線(例如，天線1418-f)。
可使用任何組合之離散電路系統、特殊應用積體電路(ASIC)、邏輯閘及/或單一晶片架構實施裝置1400之組件及特徵。另外，在合適地適當時，可使用微控制器、可程式化邏輯陣列及/或微處理器或前述各者之任何組合實施裝置1400之特徵。應注意，硬體、韌體及/或軟體元件可在本文中統稱為或個別地被稱作「邏輯」或「電路」。
應瞭解，圖14之方塊圖中所展示的例示性裝置1400可表示許多潛在實施方案之一個功能描述性實例。因此，劃分、省略或包含隨附圖式中所描繪之功能區塊並不暗示將必須在實施例中劃分、省略或包含用於實施此等功能之硬體組件、電路、軟體及/或元件。
可使用表達式「在一個實例中」或「一實例」連同其衍生物描述一些實例。此等術語意謂結合實例所描述之特定特徵、結構或特性包括於至少一個實例中。本說明書中之各種地方處出現的片語「在一個實例中」未必皆係指同一實例。
可使用表述「耦接」、「連接」或「能夠耦接」連同其衍生物描述一些實例。此等詞未必意欲為彼此之同義語。舉例來說，使用詞語「連接」及/或「耦接」之描述可 指示兩個或兩個以上元件直接彼此實體接觸或電接觸。然而，「耦接」一詞亦可意謂兩個或兩個以上元件並不彼此直接接觸，但仍彼此合作或互動。
以下實例涉及本文所揭示的技術之額外實例。
實例1、用於第一裝置之實例設備可包括能夠使用包括在該第一裝置處維持之一第一近記憶體及一第一遠記憶體之一階層式記憶體架構執行一或多個應用程式之第一電路系統。該實例設備亦可包括偵測邏輯以偵測第二裝置處的能夠使用亦包括第二裝置處維持的第二近記憶體的階層式記憶體架構執行一或多個應用程式的第二電路系統。該實例設備亦可包括移轉邏輯以致使與第一電路系統對一或多個應用程式之執行相關聯的記憶體內容之複本及計算狀態經由有線或無線互連自第一近記憶體移轉至第二近記憶體以供第二電路系統執行該一或多個應用程式。該實例設備亦可包括緩衝邏輯以組配該第一近記憶體以充當能夠週期性地接收自該第二近記憶體處之髒區塊複製之資料的一緩衝器。
實例2、實例1之實例設備亦可包括一接收邏輯以經由該有線或無線互連自該第二近記憶體週期性地接收該資料，將該資料儲存至該第一近記憶體處之一第一組一或多個區塊，且將該第一組標記為髒區塊。實例1之實例設備亦可包括一複製邏輯以將儲存至該第一組之資料複製至第一遠記憶體，且在複製至第一遠記憶體之後將該第一組一或多個區塊標記為乾淨。
實例3、實例2之實例設備，該接收邏輯接收自該第二近記憶體處之髒區塊複製之資料包含該接收邏輯首先回應於該第一近記憶體達到一容量臨限值而自該第一近記憶體驅逐標記為乾淨區塊之記憶體區塊，且若已驅逐所有乾淨區塊且在接收到自該第二近記憶體處之該等髒區塊複製之該資料之後仍達到該容量臨限值，則根據一髒區塊驅逐策略自該第一近記憶體驅逐標記為髒之記憶體區塊。
實例4、實例2之實例設備，該第一近記憶體包括依電性記憶體，且該第一遠記憶體包括非依電性記憶體。實例2之實例設備包括一功率邏輯以在藉由該複製邏輯將該所接收資料複製至該第一遠記憶體之後將該第一近記憶體斷電至包括一自我再新功率模式之一較低功率狀態。
實例5、實例4之實例設備，該偵測邏輯可接收至該第二電路系統之該有線或無線互連將終止之一指示。該功率邏輯可將該第一電路系統及該第一近記憶體通電至一較高功率狀態。該接收邏輯可在該第一近記憶體處接收與該第二電路系統對該一或多個應用程式之執行相關聯的記憶體內容之一經移轉第二複本及一第二計算狀態。對於實例5，記憶體內容之該第二複本及該第二計算狀態可經由該有線或無線互連而自該第二近記憶體發送。該複製邏輯可將記憶體內容之該第二複本之至少一部分自該第二近記憶體儲存至該第一遠記憶體。該第一電路系統可基於所接收之記憶體內容之該第二複本及該第二計算狀態而恢復在該第一裝置處執行該一或多個應用程式。
實例6、實例2之實例設備，該接收邏輯基於一寫回策略週期性地接收自該第二近記憶體處之髒區塊複製之資料，該寫回策略包括維持於該第二近記憶體中之髒區塊之一臨限數目或髒區塊可維持於該第二近記憶體中之一臨限時間。
實例7、實例6之實例設備，該臨限數目或該臨限時間係基於靜態資訊判定，該靜態資訊包括以下各者中之一或多者：第一近記憶體之記憶體容量、用以經由互連互連或無線互連將記憶體內容之第二複本自第二近記憶體移轉至第一近記憶體之給定資料頻寬及給定潛時，與第一近記憶體相關聯之功率管理方案。
實例8、實例6之實例設備，該臨限數目或該臨限時間係基於動態資訊，該動態資訊包括以下各者中之一或多者：該第二近記憶體之區塊在該一或多個應用程式之執行期間變得髒之一速率、經由該有線或無線互連發送包括於髒區塊中之經複製資料之可用資料頻寬，或將資料自該第一近記憶體複製至該第一遠記憶體之一量測潛時。
實例9、實例1之實例設備亦可包括一請求邏輯以基於對該第二近記憶體之快取未中而自該第一裝置接收一記憶體請求。對於實例9，該請求邏輯可致使同時查找該第一近記憶體及該第一遠記憶體兩者以定位與該記憶體請求相關聯之資料。該請求邏輯亦可判定該資料是否位於該近記憶體處。該請求邏輯亦可在資料位於近記憶體處的情況下取消對第一遠記憶體之查找，且經由有線或無線鏈路發 送該資料以滿足記憶體請求。
實例10、實例1之實例設備，該階層式記憶體架構包括一2LM架構。
實例11、實例1之實例設備，該第一裝置包括以下各者中之一或多者：與用於自該第二裝置處之該第二電路系統耗散熱之一較高熱容量相比具有一較低熱容量以用於自該第一電路系統耗散熱的該第一裝置、靠電池電力操作之該第一裝置或與用於為該第二裝置處之該第二電路系統供電之一較高載流容量相比具有一較低載流容量以用於為該第一電路系統供電之該第一裝置。
實例12、實例1之實例設備，該一或多個應用程式至少包括以下各者中之一者：一4K解析度串流視訊應用程式、用以將至少一4K解析度影像或圖形呈現至一顯示器之一應用程式、包括在呈現至一顯示器時具有至少一4K解析度之視訊或圖形的一遊戲應用程式、供使用者輸入至耦接至該第二電路系統的具有觸摸式輸入能力之一顯示器的一視訊編輯應用程式或一觸控式螢幕應用程式。
實例13、在具有第一電路系統的第一裝置處實施的實例方法可包括在該第一電路系統上執行一或多個應用程式。該第一電路系統可能能夠使用包括維持於該第一裝置處之一第一近記憶體及一第一遠記憶體之一階層式記憶體架構來執行一或多個應用程式。該實例方法亦可包括偵測具有能夠使用亦包括在第二裝置處維持之第二近記憶體的階層式記憶體架構執行該一或多個應用程式之第二電路 系統的第二裝置。該實例方法亦可包括經由一有線或無線互連移轉與該第一電路系統對該一或多個應用程式之執行相關聯的記憶體內容及一計算狀態。記憶體內容及計算狀態可經移轉以供第二電路系統執行一或多個應用程式。該實例方法亦可包括組配該第一近記憶體以充當能夠經由該有線或無線互連週期性地接收自該第二近記憶體處之髒區塊複製之資料的一緩衝器。
實例14、實例13之實例方法亦可包括將自第一近記憶體週期性地接收之資料複製至第一遠記憶體，且將儲存所接收資料之記憶體的一或多個區塊標記為乾淨區塊。
實例15、實例14之實例方法，接收自該第二近記憶體處之髒區塊複製之資料亦可包括回應於該第一近記憶體達到一容量臨限值而自該第一近記憶體驅逐標記為乾淨區塊之記憶體區塊，且若已驅逐所有乾淨區塊且在接收到自該第二近記憶體處之該等髒區塊複製之該資料之後仍達到該容量臨限值，則根據一髒區塊驅逐策略自該第一近記憶體驅逐髒記憶體區塊。
實例16、實例14之實例方法亦可包括該第一近記憶體包括依電性記憶體且該第一遠記憶體包括非依電性記憶體。此等實例亦可包括在將該所接收資料複製至該第一遠記憶體之後將該第一近記憶體斷電至包括一自我再新功率模式之一較低功率狀態。
實例17、實例16之實例方法亦可包括接收至該第二電路系統之該有線或無線互連將終止之一指示。此等實 例亦可包括使該第一電路系統及該第一近記憶體通電至一較高功率狀態。此等實例亦可包括在該第一近記憶體處接收與該第二電路系統對該一或多個應用程式之執行相關聯的記憶體內容之一經移轉第二複本及一第二計算狀態，記憶體內容之該第二複本及該第二計算狀態係經由該有線或無線互連而自該第二近記憶體接收。此等實例亦可包括將記憶體內容之該第二複本之至少一部分自該第二近記憶體儲存至該第一遠記憶體，且基於經移轉之記憶體內容之該第二複本及該第二計算狀態而恢復在該第一電路系統處執行該一或多個應用程式。
實例18、實例13之實例方法亦可包括基於對第二近記憶體之快取未中而自第一裝置接收記憶體請求。此等實例亦可包括致使同時查找該第一近記憶體及該第一遠記憶體兩者以定位與該記憶體請求相關聯之資料。此等實例亦可包括判定該資料是否位於該近記憶體處。此等實例亦可包括在資料位於近記憶體處的情況下取消對第一遠記憶體之查找，且經由有線或無線鏈路發送該資料以滿足記憶體請求。
實例19、實例13之實例方法，該階層式記憶體架構包含一2LM架構。
實例20、實例13之實例方法亦可包括基於一寫回策略週期性地接收自該第二近記憶體處之髒區塊複製之資料，該寫回策略包括維持於該第二近記憶體中之髒區塊之一臨限數目或髒區塊可維持於該第二近記憶體中之一臨限 時間。
實例21、實例20之實例方法，該臨限數目或該臨限時間可基於靜態資訊判定，該靜態資訊包括以下各者中之一或多者：第一近記憶體之記憶體容量、用以經由互連互連或無線互連將記憶體內容之第二複本自第二近記憶體移轉至第一近記憶體之給定資料頻寬及給定潛時，與第一近記憶體相關聯之功率管理方案。
實例22、實例20之實例方法，該臨限數目或該臨限時間係基於動態資訊，該動態資訊包括以下各者中之一或多者：該第二近記憶體之區塊在該一或多個應用程式之執行期間變得髒之一速率、經由該有線或無線互連發送包括於髒區塊中之經複製資料之可用資料頻寬，或將資料自該第一近記憶體複製至該第一遠記憶體之一量測潛時。
實例23、實例13之實例方法亦可包括回應於該第一裝置耦接至使得該第一裝置能夠建立一有線通訊頻道以經由一有線互連與該第二裝置連接之一有線介面或回應於該第一裝置進入使得該第一裝置能夠建立一無線通訊頻道以經由一無線互連與該第二裝置連接之一給定實體接近度內而偵測該第二裝置。
實例24、實例13之實例方法，該一或多個應用程式可至少包括以下各者中之一者：一4K解析度串流視訊應用程式、用以將至少一4K解析度影像或圖形呈現至一顯示器之一應用程式、包括在呈現至一顯示器時具有至少一4K解析度之視訊或圖形的一遊戲應用程式、供使用者輸入至 耦接至該第二電路系統的具有觸摸式輸入能力之一顯示器的一視訊編輯應用程式或一觸控式螢幕應用程式。
實例25、一實例機器可讀媒體，其包括回應於在一裝置上執行而可致使該裝置進行根據用於實例方法的實例13至24中的任一者之計算機實施方法的多個指令。
實例26、一實例設備可包括用於執行用於實例方法的實例13至24中之任一者的構件。
實例27、實例至少一個機器可讀媒體包含回應於在具有第一電路系統之一第一裝置上執行而致使該第一裝置執行一或多個應用程式之多個指令。對於此等實例，第一電路系統可能能夠使用包含第一近記憶體及在第一裝置處維持的第一遠記憶體之階層式記憶體架構執行一或多個應用程式。該等指令亦可致使該第一裝置偵測第二裝置處的能夠使用亦包括第二裝置處維持的第二近記憶體的階層式記憶體架構執行一或多個應用程式的第二電路系統。該等指令亦可致使該第一裝置經由有線或無線互連來移轉與第一電路系統對一或多個應用程式之執行相關聯的記憶體內容及計算狀態。對於此等實例，該等記憶體內容及該計算狀態可經移轉以供該第二電路系統執行該一或多個應用程式。該等指令亦可致使該第一裝置可組配該第一近記憶體以充當能夠經由有線或無線互連週期性地接收自第二近記憶體處之髒區塊複製之資料的緩衝器。該等指令亦可致使該第一裝置將自第一近記憶體週期性地接收之資料複製至第一遠記憶體，且將儲存所接收資料之記憶體的一或多 個區塊標記為乾淨區塊。
實例28、實例27之實例至少一個機器可讀媒體，該等指令致使該第一裝置接收自第二近記憶體處之髒區塊複製的資料可包括該等指令亦致使該第一裝置回應於該第一近記憶體達到一容量臨限值而自該第一近記憶體驅逐標記為乾淨區塊之記憶體區塊，且若已驅逐所有乾淨區塊且在接收到自該第二近記憶體處之該等髒區塊複製之該資料之後仍達到該容量臨限值，則根據一髒區塊驅逐策略自該第一近記憶體驅逐髒記憶體區塊。
實例29、實例27之實例至少一個機器可讀媒體，該第一近記憶體可包括依電性記憶體，且該第一遠記憶體可包括非依電性記憶體。對於此等實例該等指令可進一步致使該第一裝置在將該所接收資料複製至該第一遠記憶體之後將該第一近記憶體斷電至包括一自我再新功率模式之一較低功率狀態。
實例30、實例29之實例至少一個機器可讀媒體，該等指令亦可致使該第一裝置接收至該第二電路系統之有線或無線互連將終止之指示。該等指令亦可致使該第一裝置使該第一電路系統及該第一近記憶體通電至較高功率狀態。該等指令亦可致使該第一裝置在該第一近記憶體處接收與該第二電路系統對該一或多個應用程式之執行相關聯的記憶體內容之一經移轉第二複本及第二計算狀態。對於此等實例，記憶體內容之該第二複本及該第二計算狀態可經由該有線或無線互連而自該第二近記憶體接收。該等指 令亦可致使該第一裝置將記憶體內容之該第二複本之至少一部分自該第二近記憶體儲存至該第一遠記憶體，且基於經移轉之記憶體內容之該第二複本及該第二計算狀態而恢復在該第一電路系統處執行該一或多個應用程式。
實例31、實例27之實例至少一個機器可讀媒體，該等指令亦可致使該第一裝置基於對第二近記憶體之快取未中而自第一裝置接收記憶體請求。該等指令亦可致使該第一裝置致使同時查找該第一近記憶體及該第一遠記憶體兩者以定位與該記憶體請求相關聯之資料。該等指令亦可致使該第一裝置判定該資料是否位於該近記憶體處。該等指令亦可致使該第一裝置在資料位於近記憶體處的情況下取消對第一遠記憶體之查找，且經由有線或無線鏈路發送該資料以滿足記憶體請求。
實例32、實例27之實例至少一個機器可讀媒體，該等指令亦可致使該第一裝置回應於該第一裝置耦接至使得該第一裝置能夠建立一有線通訊頻道以經由一有線互連與該第二裝置連接之一有線介面或回應於該第一裝置進入使得該第一裝置能夠建立一無線通訊頻道以經由一無線互連與該第二裝置連接之一給定實體接近度內而偵測該第二裝置。
實例33、實例27之實例至少一個機器可讀媒體，該等指令亦可致使該第一裝置基於一寫回策略經由該有線或無線互連週期性地將接收自該第二近記憶體處之髒區塊複製之資料，該寫回策略包括維持於該第二近記憶體中之 髒區塊之一臨限數目或髒區塊可維持於該第二近記憶體中之一臨限時間。
實例34、實例33之實例至少一個機器可讀媒體，該臨限數目或該臨限時間可基於靜態資訊判定，該靜態資訊包括以下各者中之一或多者：第一近記憶體之記憶體容量、用以經由互連互連或無線互連將記憶體內容之第二複本自第二近記憶體移轉至第一近記憶體之給定資料頻寬及給定潛時，與第一近記憶體相關聯之功率管理方案。
實例35、實例33之至少一個機器可讀媒體，該臨限數目或該臨限時間可基於動態資訊，該動態資訊包括以下各者中之一或多者：該第二近記憶體之區塊在該一或多個應用程式之執行期間變得髒之一速率、經由該有線或無線互連發送包括於髒區塊中之經複製資料之可用資料頻寬，或將資料自該第一近記憶體複製至該第一遠記憶體之一量測潛時。
實例36、實例27之至少一個機器可讀媒體，該一或多個應用程式可至少包括以下各者中之一者：一4K解析度串流視訊應用程式、用以將至少一4K解析度影像或圖形呈現至一顯示器之一應用程式、包括在呈現至一顯示器時具有至少一4K解析度之視訊或圖形的一遊戲應用程式、供使用者輸入至耦接至該第二電路系統的具有觸摸式輸入能力之一顯示器的一視訊編輯應用程式或一觸控式螢幕應用程式。
實例37、第一裝置處之實例設備可包括能夠使用 包括在該第一裝置處維持之一第一近記憶體及一第一遠記憶體之一階層式記憶體架構執行一或多個應用程式之第一電路系統。該實例設備亦可包括一偵測邏輯以偵測具有第二電路系統之第二裝置已經由有線或無線互連連接至第一裝置的指示，該第二電路系統能夠使用亦包括在第二裝置處維持的第二近記憶體及在第二裝置處維持的第一遠記憶體之階層式記憶體架構執行一或多個應用程式。該實例設備亦可包括一移轉邏輯以接收與第二電路系統對該一或多個應用程式之執行相關聯的記憶體內容之複本及計算狀態。對於此等實例，記憶體內容之複本及計算狀態可經由有線或無線互連自第二近記憶體移轉，且該移轉邏輯可致使該複本儲存於第一近記憶體中以供第一電路系統執行一或多個應用程式。該實例設備亦可包括一複製邏輯以致使自第一近記憶體處之髒區塊複製的資料經由有線或無線互連發送至第二近記憶體。
實例38、實例37之實例設備亦可包括一請求邏輯以在第一電路系統處執行一或多個應用程式期間接收對第一近記憶體之快取未中指示。對於此等實例，該請求邏輯可將記憶體請求發送至第二裝置以獲得維持於該第一遠記憶體或該第二近記憶體中的一者中之與該快取未中相關聯之資料。該請求邏輯亦可自該第二裝置接收該資料且致使該所接收資料儲存至該第一近記憶體。
實例39、實例37之實例設備，該偵測邏輯可回應於該第一裝置耦接至使得該第一裝置能夠建立一有線通訊 頻道以經由一有線互連與該第二裝置連接之一有線介面或回應於該第一裝置進入使得該第一裝置能夠建立一無線通訊頻道以經由一無線互連與該第二裝置連接之一給定實體接近度內而偵測該第二裝置已連接之指示。
實例40、實例37之實例設備，該複製邏輯可基於一寫回策略經由該有線或無線互連週期性地將自該第一近記憶體處之髒區塊複製之資料發送至該第二近記憶體，該寫回策略包括維持於該第二近記憶體中之髒區塊之一臨限數目或髒區塊可維持於該第二近記憶體中之一臨限時間。
實例41、實例40之實例設備，該臨限數目或該臨限時間可基於靜態臨限資訊，該靜態臨限資訊包括以下各者中之一或多者：該第二裝置處之該第二近記憶體之一記憶體容量、用以經由該有線互連或一無線互連將記憶體內容之一第二複本自該第一近記憶體移轉至該第二近記憶體之一給定資料頻寬及一給定潛時，或由該第二裝置對於該第二近記憶體實施之一功率管理方案。
實例42、技術方案40之實例設備，該臨限數目或臨限時間可基於動態臨限資訊，該動態臨限資訊以下各者中之一或多者：該第一近記憶體之區塊在該一或多個應用程式之執行期間變得髒之一速率、經由該有線或無線互連發送包括於髒區塊中之複製資料之可用資料頻寬，或將資料自該第二近記憶體複製至該第一遠記憶體之一量測潛時。
實例43、實例37之實例設備，該偵測邏輯可接收 至該第二近記憶體之該有線或無線互連將終止之一指示。該移轉邏輯可發送與第一電路系統對一或多個應用程式之執行相關聯的記憶體內容之第二複本及第二計算狀態。對於此等實例，記憶體內容之第二複本及第二計算狀態可經由該有線或無線互連自該第一近記憶體發送至該第二近記憶體以將記憶體內容之該第二複本及該第二計算狀態移轉至該第二近記憶體或該第一遠記憶體中的至少一者以供該第二電路系統執行該一或多個應用程式。該實例設備亦可包括一功率邏輯以在將該記憶體內容之第二複本及第二計算狀態發送至該第二近記憶體之後將該第一電路系統及第一近記憶體斷電至一較低功率狀態。
實例44、實例37之實例設備，該階層式記憶體架構可包括一2LM架構。
實例45、在具有第一電路系統之第一裝置處實施的實例方法可包括偵測具有第二電路系統之第二裝置已經由有線或無線互連連接至第一裝置的指示。對於此等實例，該第一電路系統及該第二電路系統可各自能夠使用具有近記憶體及遠記憶體之階層式記憶體架構執行一或多個應用程式。該實例方法亦可包括經由該有線或無線互連接收與第二電路系統對該一或多個應用程式之執行相關聯的記憶體內容之複本及計算狀態。對於此等實例，可經由該有線或無線互連自該第二裝置處之一第二近記憶體接收記憶體內容之複本及計算狀態。該實例方法亦可包括將記憶體內容之複本及計算狀態儲存至該第一裝置處之第一近記憶體 以供第一電路系統執行該一或多個應用程式。該實例方法亦可包括週期性地將自第一近記憶體處之髒區塊複製的資料經由有線或無線互連發送至第二近記憶體。
實例46、實例45之實例方法亦可包括在該第一電路系統執行該一或多個應用程式期間對第一近記憶體之快取未中指示。該實例方法亦可包括將記憶體請求發送至第二裝置以獲得維持於該第一遠記憶體或該第二近記憶體中的一者中之與該快取未中相關聯之資料。該實例方法亦可包括自該第二裝置接收該資料且將該資料儲存至該第一近記憶體。
實例47、實例45之實例設備，可回應於該第一裝置耦接至使得該第一裝置能夠建立一有線通訊頻道以經由一有線互連與該第二裝置連接之一有線介面或回應於該第一裝置進入使得該第一裝置能夠建立一無線通訊頻道以經由一無線互連與該第二裝置連接之一給定實體接近度內而偵測該第二裝置已連接之指示。
實例48、實例45之實例方法可包括基於一寫回策略經由該有線或無線互連週期性地將自該第一近記憶體處之髒區塊複製之資料發送至該第二近記憶體，該寫回策略包括維持於該第二近記憶體中之髒區塊之一臨限數目或髒區塊可維持於該第二近記憶體中之一臨限時間。
實例49、實例48之實例方法，該臨限數目或該臨限時間可基於靜態臨限資訊，該靜態臨限資訊包括以下各者中之一或多者：該第二裝置處之該第二近記憶體之一記 憶體容量、用以經由該有線互連或一無線互連將記憶體內容之一第二複本自該第一近記憶體移轉至該第二近記憶體之一給定資料頻寬及一給定潛時，或由該第二裝置對於該第二近記憶體實施之一功率管理方案。
實例50、技術方案48之實例方法，該臨限數目或臨限時間可基於動態臨限資訊，該動態臨限資訊以下各者中之一或多者：該第一近記憶體之區塊在該一或多個應用程式之執行期間變得髒之一速率、經由該有線或無線互連發送包括於髒區塊中之複製資料之可用資料頻寬，或將資料自該第二近記憶體複製至該第一遠記憶體之一量測潛時。
實例51、實例45之實例方法亦可包括接收至該第二裝置之該有線或無線互連將終止之一指示。該實例方法亦可包括發送與該第一電路系統對該一或多個應用程式之執行相關聯的記憶體內容之一第二複本及一第二計算狀態，記憶體內容之該第二複本及第二計算狀態經由該有線或無線互連自該第一近記憶體發送至該第二近記憶體以將記憶體內容之該第二複本及該第二計算狀態移轉至該第二近記憶體或該第一遠記憶體中的至少一者以供該第二電路系統執行該一或多個應用程式。該實例方法亦可包括在將該記憶體內容之第二複本及第二計算狀態發送至該第二近記憶體之後將該第一電路系統及第一近記憶體斷電至一較低功率狀態。
實例52、實例45之實例方法，該階層式記憶體架 構可包括一2LM架構。
實例53、技術方案43之方法，執行該一或多個應用程式之至少部分包含以下各者中之一者：使至少一4K解析度串流視訊呈現在耦接至該第一裝置之顯示器上、使至少一4K解析度影像或圖形呈現至耦接至該第一裝置之顯示器上或使一觸控式螢幕呈現在耦接至該第一裝置之顯示器上，該顯示器具有觸摸式輸入能力。
實例54、一實例機器可讀媒體，其包括回應於在一裝置上執行而可致使該裝置進行根據用於實例方法的實例45至53中的任一者之計算機實施方法的多個指令。
實例55、一實例設備可包括用於執行用於實例方法的實例45至53中之任一者的構件。
實例56、實例至少一個機器可讀媒體包含回應於在具有第一電路系統之一第一裝置上執行而致使該第一裝置偵測具有第二電路系統之第二裝置已經由有線或無線互連連接至第一裝置之指示的多個指令。對於此等實例，該第一電路系統及該第二電路系統可各自能夠使用具有近記憶體及遠記憶體之階層式記憶體架構執行一或多個應用程式。該等指令亦可致使該第一裝置經由該有線或無線互連接收與第二電路系統對該一或多個應用程式之執行相關聯的記憶體內容之複本及計算狀態。對於此等實例，可經由該有線或無線互連自該第二裝置處之一第二近記憶體接收記憶體內容之複本及計算狀態。該等指令亦可致使該第一裝置將記憶體內容之複本及計算狀態儲存至該第一裝置處 之第一近記憶體以供第一電路系統執行該一或多個應用程式。該等指令亦可致使該第一裝置週期性地將自第一近記憶體處之髒區塊複製的資料經由有線或無線互連發送至第二近記憶體。
實例57、實例56之實例至少一個機器可讀媒體，該等指令亦可致使該第一裝置在該第一電路系統執行該一或多個應用程式期間接收對第一近記憶體之快取未中指示。該等指令亦可致使該第一裝置將記憶體請求發送至第二裝置以獲得維持於該第一遠記憶體或該第二近記憶體中的一者中之與該快取未中相關聯之資料。該等指令亦可致使該第一裝置自該第二裝置接收該資料且將該資料儲存至該第一近記憶體。
實例58、實例56之實例至少一個機器可讀媒體，可回應於該第一裝置耦接至使得該第一裝置能夠建立一有線通訊頻道以經由一有線互連與該第二裝置連接之一有線介面或可回應於該第一裝置進入使得該第一裝置能夠建立一無線通訊頻道以經由一無線互連與該第二裝置連接之一給定實體接近度內而偵測該第二裝置已連接之該指示。
實例59、實例56之實例至少一個機器可讀媒體，該等指令亦可致使該第一裝置基於一寫回策略經由該有線或無線互連週期性地將自該第一近記憶體處之髒區塊複製之資料發送至該第二近記憶體，該寫回策略包括維持於該第二近記憶體中之髒區塊之一臨限數目或髒區塊可維持於該第二近記憶體中之一臨限時間。
實例60、實例59之至少一個機器可讀媒體，該臨限數目或該臨限時間可基於動態臨限資訊，該動態臨限資訊以下各者中之一或多者：該第一近記憶體之區塊在該一或多個應用程式之執行期間變得髒之一速率、經由該有線或無線互連發送包括於髒區塊中之經複製資料之可用資料頻寬，或將資料自該第二近記憶體複製至該第一遠記憶體之一量測潛時。
實例61、實例56之實例至少一個機器可讀媒體，該等指令亦可致使該第一裝置接收至該第二裝置之有線或無線互連將終止之指示。該等指令亦可致使該第一裝置發送與該第一電路系統對該一或多個應用程式之執行相關聯的記憶體內容之第二複本及第二計算狀態。對於此等實例，記憶體內容之第二複本及第二計算狀態可經由該有線或無線互連自該第一近記憶體發送至該第二近記憶體以將記憶體內容之該第二複本及該第二計算狀態移轉至該第二近記憶體或該第一遠記憶體中的至少一者以供該第二電路系統執行該一或多個應用程式。該等指令亦可致使該第一裝置在將該記憶體內容之第二複本及第二計算狀態發送至該第二近記憶體之後將該第一電路系統及第一近記憶體斷電至一較低功率狀態。
實例62、實例56之實例至少一個機器可讀媒體，該階層式記憶體架構可包括一2LM架構。
實例63、實例56之至少一個機器可讀媒體，執行該一或多個應用程式之至少部分可包括以下各者中之一者： 使至少一4K解析度串流視訊呈現在耦接至該第一裝置之顯示器上、使至少一4K解析度影像或圖形呈現至耦接至該第一裝置之顯示器上或使一觸控式螢幕呈現在耦接至該第一裝置之顯示器上，該顯示器具有觸摸式輸入能力。
需強調，提供發明摘要以符合37 C.F.R.第1.72(b)部分，其要求摘要將允許讀者快速確認技術揭示內容之性質。應遵守以下理解：其將不會用於解釋或限制申請專利範圍之範疇或涵義。另外，在前述實施方式中，可看到出於精簡本發明之目的在單一實例中將各種特徵分組在一起。不應將此揭示方法解釋為反映以下意圖：所主張之實例要求比每一申請專利範圍項中明確所述更多的特徵。實情為，如以下申請專利範圍所反映，本發明標的物在於單一所揭示實施例之少於全部的特徵。因此，以下申請專利範圍據此併入實施方式中，其中每一請求項就其自身而言作為單獨實例。在所附申請專利範圍中，術語「包括」及「其中(in which)」分別用作各別術語「包含」及「其中(wherein)」之直白英文等效物。此外，術語「第一」、「第二」、「第三」等等僅僅用作標記，且並不意欲對其物件強加數值要求。
雖然已以特定於結構特徵及/或方法動作之語言描述標的物，但應瞭解，所附申請專利範圍中所定義之標的物未必限於所描述之特定特徵或動作。實際上，以實施申請專利範圍之實例形式揭示上文所述之特定特徵及動作。

Claims (25)

  1. 一種設備，其包含：在一第一裝置處之第一電路系統，其要使用一階層式記憶體架構來執行一或多個應用程式，該第一電路系統要使用該階層式記憶體架構以維持於該第一裝置處的一第一近記憶體及維持於該第一裝置處的一第一遠記憶體來執行該一或多個應用程式；一偵測邏輯，其用以偵測能夠執行由該第一電路系統所執行的該一或多個應用程式之第二電路系統，該第二電路系統經配置在與該第一裝置分離的一第二裝置處之中，該第二電路系統能夠使用該階層式記憶體架構以維持於該第二裝置的一第二近記憶體及維持於該第一裝置處的該第一遠記憶體來執行該一或多個應用程式；一移轉邏輯，其用以致使與該第一電路系統的該一或多個應用程式之執行相關聯的記憶體內容之一複本及一計算狀態自該第一近記憶體經由一無線互連被移轉至該第二近記憶體以供該第二電路系統執行該一或多個應用程式；以及一緩衝邏輯，其用以組配該第一近記憶體以作為一緩衝器運作，該緩衝器能夠週期性地接收自該第二近記憶體處之髒區塊(dirty block)所複製之資料，其中該第一裝置為一可佩戴式裝置、一智慧型手機或一平板計算裝置以及該第二裝置為一膝上型電腦或一桌上型電腦。
  2. 如請求項1之設備，其包含：一接收邏輯，其用以經由該無線互連自該第二近記憶體週期性地接收該資料，將該資料儲存至該第一近記憶體處之一第一組一或多個區塊，且將該第一組標記為髒區塊；以及一複製邏輯，其將儲存至該第一組之資料複製至該第一遠記憶體，且跟在複製至該第一遠記憶體之後將該第一組一或多個區塊標記為乾淨。
  3. 如請求項2之設備，用以接收自該第二近記憶體處之髒區塊所複製的資料之該接收邏輯包含用以首先回應於該第一近記憶體達到一容量臨限值而自標記為乾淨區塊之該第一近記憶體驅逐記憶體之區塊、且若所有乾淨區塊已被驅逐並在接收到自該第二近記憶體處之該等髒區塊所複製之該資料之後仍達到該容量臨限值時則根據一髒區塊驅逐策略自該第一近記憶體驅逐標記為髒之記憶體區塊的該接收邏輯。
  4. 如請求項2之設備，其包含：包括依電性記憶體之該第一近記憶體及包括非依電性記憶體之該第一遠記憶體；以及一功率邏輯，其用以跟在由該複製邏輯將所接收之該資料複製至該第一遠記憶體之後將該第一近記憶體電力下降至包括一自我再新功率模式之一較低功率狀態。
  5. 如請求項4之設備，其包含：該偵測邏輯，其用以接收至該第二電路系統之該無線互連係要被終止之一指示；該功率邏輯，其用以將該第一電路系統及該第一近記憶體電力提高至一較高功率狀態；該接收邏輯，其用以在該第一近記憶體處接收與該第二電路系統對該一或多個應用程式之執行相關聯的記憶體內容之一經移轉第二複本及一第二計算狀態，記憶體內容之該第二複本及該第二計算狀態經由該無線互連而自該第二近記憶體發送；該複製邏輯，其用以將來自該第二近記憶體之記憶體內容之該第二複本之至少一部分儲存至該第一遠記憶體；以及該第一電路系統，其用以基於所接收之記憶體內容之該第二複本及該第二計算狀態而恢復在該第一裝置處之該一或多個應用程式的執行。
  6. 如請求項1之設備，其包含：一請求邏輯，其用以基於對該第二近記憶體之一快取未中而接收來自該第一裝置之一記憶體請求，該請求邏輯用以：致使該第一近記憶體及該第一遠記憶體兩者之一同時查找以定位與該記憶體請求相關聯之資料；判定該資料是否係位於該近記憶體處；若該資料係位於該近記憶體處，則取消對該第一遠記憶體之該查找；以及經由該無線互連發送該資料以滿足該記憶體請求。
  7. 如請求項1之設備，該階層式記憶體架構包含一兩層級記憶體(2LM)架構。
  8. 如請求項1之設備，該第一裝置包含以下各者中之一或多者：與用於自該第二裝置處之該第二電路系統散熱之一較高熱容量相比具有用於自該第一電路系統散熱之一較低熱容量的該第一裝置、靠電池電力操作之該第一裝置、或與用於為該第二裝置處之該第二電路系統供電之一較高載流容量相比具有用於為該第一電路系統供電之一較低載流容量之該第一裝置。
  9. 如請求項1之設備，該一或多個應用程式包含至少以下各者中之一者：一4K解析度串流視訊應用程式、用以將至少一4K解析度影像或圖形呈現至一顯示器之一應用程式、包括在呈現至一顯示器時具有至少一4K解析度之視訊或圖形的一遊戲應用程式、供使用者輸入至耦接至具有觸控式輸入能力之該第二電路系統之一顯示器的一視訊編輯應用程式或一觸控式螢幕應用程式。
  10. 一種方法，其包含：在一第一裝置處之第一電路系統上執行一或多個應用程式，該第一電路系統要使用一階層式記憶體架構來執行該一或多個應用程式，該第一電路系統要使用該階層式記憶體架構以維持於該第一裝置處的一第一近記憶體及維持於該第一裝置處的一第一遠記憶體來執行該一或多個應用程式；偵測具有第二電路系統之一第二裝置，該第二電路系統能夠執行由該第一電路系統所執行的該一或多個應用程式，該第二電路系統能夠使用該階層式記憶體架構以維持於該第二裝置的一第二近記憶體及維持於該第一裝置處的該第一遠記憶體來執行該一或多個應用程式，該第二裝置與該第一裝置分離；經由一無線互連移轉與該第一電路系統對該一或多個應用程式之執行相關聯的記憶體內容及一計算狀態，該等記憶體內容及該計算狀態經移轉以供該第二電路系統去執行該一或多個應用程式；以及組配該第一近記憶體以作為一緩衝器運作，該緩衝器能夠經由該無線互連週期性地接收自該第二近記憶體處之髒區塊所複製之資料，其中該第一裝置為一可佩戴式裝置、一智慧型手機或一平板計算裝置以及該第二裝置為一膝上型電腦或一桌上型電腦。
  11. 如請求項10之方法，其包含：將週期性地接收之該資料自該第一近記憶體複製至該第一遠記憶體，且將儲存所接收之該資料的一或多個記憶體區塊標記為乾淨區塊。
  12. 如請求項10之方法，其包含：該第一近記憶體包括依電性記憶體，且該第一遠記憶體包括非依電性記憶體；跟在將所接收之該資料複製至該第一遠記憶體之後將該第一近記憶體電力下降至包括一自我再新功率模式之一較低功率狀態；接收至該第二電路系統之該無線互連係要被終止之一指示；將該第一電路系統及該第一近記憶體電力上升至一較高功率狀態；在該第一近記憶體處接收與該第二電路系統對該一或多個應用程式之執行相關聯的記憶體內容之一經移轉第二複本及第二計算狀態，記憶體內容之該第二複本及該第二計算狀態經由該無線互連而自該第二近記憶體接收；儲存來自該第二近記憶體之記憶體內容之該第二複本之至少一部分至該第一遠記憶體；以及基於經移轉之記憶體內容之該第二複本及該第二計算狀態而恢復在該第一電路系統上之該一或多個應用程式的執行。
  13. 如請求項10之方法，其包含：基於至該第二近記憶體之一快取未中而接收來自該第一裝置之一記憶體請求；致使該第一近記憶體及該第一遠記憶體兩者之一同時查找以定位與該記憶體請求相關聯之資料；判定該資料是否係位於該近記憶體處；若該資料係位於該近記憶體處，則取消對該第一遠記憶體之該查找；以及經由該無線互連發送該資料以滿足該記憶體請求。
  14. 一種設備，其包含：在一第一裝置處之第一電路系統，其要使用一階層式記憶體架構來執行一或多個應用程式，該第一電路系統要使用該階層式記憶體架構以維持於該第一裝置處的一第一近記憶體及維持於一第二裝置處的一第一遠記憶體來執行該一或多個應用程式；一偵測邏輯，其用以偵測具有第二電路系統之該第二裝置已經由一無線互連連接至該第一裝置之一指示，該第二電路系統能夠執行由該第一電路系統所執行的該一或多個應用程式，該第二電路系統能夠使用該階層式記憶體架構以維持於該第二裝置的一第二近記憶體及維持於該第二裝置的該第一遠記憶體來執行該一或多個應用程式，該第二裝置與該第一裝置分離；一移轉邏輯，其用以接收與該第二電路系統的該一或多個應用程式之執行相關聯的記憶體內容之一複本及一計算狀態，記憶體內容之該複本及該計算狀態經由該無線互連自該第二近記憶體移轉，該移轉邏輯用以致使該複本用以被儲存於用於該第一電路系統之該第一近記憶體中以執行該一或多個應用程式；以及一複製邏輯，其用以致使自該第一近記憶體處之髒區塊所複製之資料經由該無線互連被發送至該第二近記憶體，其中該第一裝置為一可佩戴式裝置、一智慧型手機或一平板計算裝置以及該第二裝置為一膝上型電腦或一桌上型電腦。
  15. 如請求項14之設備，其包含：一請求邏輯，其用以在該第一電路系統處之該一或多個應用程式的執行期間接收針對該第一近記憶體之一快取未中指示，該請求邏輯用以：將一記憶體請求發送至該第二裝置以獲得被維持於該第一遠記憶體或該第二近記憶體中的一者中之與該快取未中相關聯之資料；接收來自該第二裝置之該資料；以及致使所接收之該資料儲存至該第一近記憶體。
  16. 如請求項14之設備，其包含該複製邏輯以在週期性的基礎上，基於一寫回策略經由該無線互連將自該第一近記憶體處之髒區塊所複製之資料發送至該第二近記憶體，該寫回策略包括維持於該第二近記憶體中之髒區塊之一臨限數目或髒區塊可被維持於該第二近記憶體中之一臨限時間。
  17. 如請求項16之設備，其包含基於靜態臨限資訊之該臨限數目或該臨限時間，該靜態臨限資訊包括以下各者中之一或多者：用於該第二裝置處之該第二近記憶體之一記憶體容量、用以經由該無線互連將來自該第一近記憶體之記憶體內容之一第二複本移轉至該第二近記憶體之一給定資料頻寬及一給定潛時，或由該第二裝置針對該第二近記憶體所實施之一功率管理方案。
  18. 如請求項16之設備，其包含基於動態臨限資訊之該臨限數目或臨限時間，該動態臨限資訊以下各者中之一或多者：該第一近記憶體之區塊在該一或多個應用程式之執行期間變為髒之一速率、經由該無線互連用以發送包括於髒區塊中的經複製資料之可用資料頻寬，或用以將資料自該第二近記憶體複製至該第一遠記憶體之一量測潛時。
  19. 如請求項14之設備，其包含：該偵測邏輯，其用以接收至該第二近記憶體之該無線互連係要被終止之一指示；該移轉邏輯，其用以發送與該第一電路系統的該一或多個應用程式之執行相關聯的記憶體內容之一第二複本及一第二計算狀態，記憶體內容之該第二複本及該第二計算狀態經由該無線互連自該第一近記憶體發送至該第二近記憶體以將記憶體內容之該第二複本及該第二計算狀態移轉至該第二近記憶體或該第一遠記憶體中的至少一者以供該第二電路系統執行該一或多個應用程式；以及一功率邏輯，其用以跟在將記憶體內容之該第二複本及該第二計算狀態發送至該第二近記憶體之後將該第一電路系統及該第一近記憶體電力下降至一較低功率狀態。
  20. 一種包括電腦可讀取記憶體及包含多個指令之至少一個非暫時性機器可讀取媒體，回應於該等多個指令在具有第一電路系統之一第一裝置上執行而致使該第一裝置用以：偵測具有第二電路系統之一第二裝置已經由一無線互連連接至該第一裝置之一指示，該第一電路系統及該第二電路系統各自能夠使用一階層式記憶體架構來執行一或多個應用程式，該第一電路系統要使用該階層式記憶體架構以維持於該第一裝置處的一近記憶體及一第一遠記憶體來執行該一或多個應用程式，且該第二電路系統要使用該階層式記憶體架構以維持於該第二裝置處的一第二近記憶體及該第一遠記憶體，該第二裝置與該第一裝置分離；經由該無線互連接收與該第二電路系統的該一或多個應用程式之執行相關聯的記憶體內容之一複本及一計算狀態，記憶體內容之該複本及該計算狀態經由該無線互連自該第二裝置處之該第二近記憶體接收；將記憶體內容之該複本及該計算狀態儲存至該第一裝置處之該第一近記憶體以供該第一電路系統執行該一或多個應用程式；以及在週期性的基礎上，經由該無線互連將自該第一近記憶體處之髒區塊所複製之資料發送至該第二近記憶體，其中該第一裝置為一可佩戴式裝置、一智慧型手機或一平板計算裝置以及該第二裝置為一膝上型電腦或一桌上型電腦。
  21. 如請求項20之至少一個非暫時性機器可讀取媒體，其包含亦使得該第一裝置進行以下動作之該等指令：藉由該第一電路系統之該一或多個應用程式的執行期間接收針對該第一近記憶體之一快取未中指示；將一記憶體請求發送至該第二裝置以獲得被維持於該第一遠記憶體或該第二近記憶體中的一者中之與該快取未中相關聯之資料；接收來自該第二裝置之該資料；以及將該資料儲存至該第一近記憶體。
  22. 如請求項20之至少一個非暫時性機器可讀取媒體，其包含該第二裝置已連接之該指示的偵測，該連接回應於該第一裝置耦接至使該第一裝置能建立一有線通訊頻道以經由一有線互連與該第二裝置連接之一有線介面，或回應於該第一裝置進入使該第一裝置能建立一無線通訊頻道以經由一無線互連與該第二裝置連接之一給定實體接近度(physical proximity)內。
  23. 如請求項20之至少一個非暫時性機器可讀取媒體，其包含亦致使該第一裝置進行以下動作之該等指令：在週期性的基礎上，基於一寫回策略經由該無線互連將自該第一近記憶體處之髒區塊所複製之資料發送至該第二近記憶體，該寫回策略包括維持於該第二近記憶體中之髒區塊之一臨限數目或髒區塊可維持於該第二近記憶體中之一臨限時間。
  24. 如請求項23之至少一個非暫時性機器可讀取媒體，其包含基於動態臨限資訊之該臨限數目或臨限時間，該動態臨限資訊為以下各者中之一或多者：該第一近記憶體之區塊在該一或多個應用程式之執行期間變為髒之一速率、經由該無線互連用以發送包括於髒區塊中的經複製資料之可用資料頻寬，或用以將資料自該第二近記憶體複製至該第一遠記憶體之一量測潛時。
  25. 如請求項20之至少一個非暫時性機器可讀取媒體，其包含亦致使該第一裝置進行以下操作之該等指令：接收至該第二裝置之該無線互連係要被終止之一指示；發送與該第一電路系統的該一或多個應用程式之執行相關聯的記憶體內容之一第二複本及一第二計算狀態，記憶體內容之該第二複本及第二計算狀態經由該無線互連自該第一近記憶體發送至該第二近記憶體以將記憶體內容之該第二複本及該第二計算狀態移轉至該第二近記憶體及該第一遠記憶體中的至少一者以供該第二電路系統執行該一或多個應用程式；以及跟在將記憶體內容之該第二複本及該第二計算狀態發送至該第二近記憶體之後將該第一電路系統及該第一近記憶體電力下降至一較低功率狀態。
TW104114735A 2014-06-25 2015-05-08 用以組成跨裝置的記憶體資源及降低過渡性潛時之設備、方法及機器可讀媒體 TWI637263B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/314,940 US20150379678A1 (en) 2014-06-25 2014-06-25 Techniques to Compose Memory Resources Across Devices and Reduce Transitional Latency
US14/314,940 2014-06-25

Publications (2)

Publication Number Publication Date
TW201606506A TW201606506A (zh) 2016-02-16
TWI637263B true TWI637263B (zh) 2018-10-01

Family

ID=53483648

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104114735A TWI637263B (zh) 2014-06-25 2015-05-08 用以組成跨裝置的記憶體資源及降低過渡性潛時之設備、方法及機器可讀媒體

Country Status (3)

Country Link
US (1) US20150379678A1 (zh)
EP (1) EP2960785B1 (zh)
TW (1) TWI637263B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211990B2 (en) * 2014-07-25 2019-02-19 GM Global Technology Operations LLC Authenticating messages sent over a vehicle bus that include message authentication codes
US10223061B2 (en) * 2015-12-17 2019-03-05 International Business Machines Corporation Display redistribution between a primary display and a secondary display
KR102500616B1 (ko) * 2016-02-26 2023-02-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9583182B1 (en) * 2016-03-22 2017-02-28 Intel Corporation Multi-level memory management
WO2018122184A1 (en) * 2016-12-29 2018-07-05 Koninklijke Philips N.V. Wireless communication system
TWI771854B (zh) * 2019-04-01 2022-07-21 慧榮科技股份有限公司 用於快閃記憶體中保護已抹除區塊的寫入管理機制
TWI718516B (zh) * 2019-04-01 2021-02-11 慧榮科技股份有限公司 用於快閃記憶體中保護已抹除區塊的寫入管理機制

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070231A (en) * 1997-12-02 2000-05-30 Intel Corporation Method and apparatus for processing memory requests that require coherency transactions
US20040203698A1 (en) * 2002-04-22 2004-10-14 Intel Corporation Pre-notification of potential connection loss in wireless local area network
US20080184229A1 (en) * 2005-04-07 2008-07-31 International Business Machines Corporation Method and apparatus for using virtual machine technology for managing parallel communicating applications
US20120017047A1 (en) * 2008-08-15 2012-01-19 International Business Machines Corporation Data vaulting in emergency shutdown
US20130061237A1 (en) * 2011-09-06 2013-03-07 Ofer Zaarur Switching Tasks Between Heterogeneous Cores
US20130212212A1 (en) * 2012-02-09 2013-08-15 Cisco Technology, Inc. Application context transfer for distributed computing resources

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7792918B2 (en) * 2008-09-04 2010-09-07 International Business Machines Corporation Migration of a guest from one server to another
US20110083130A1 (en) * 2009-10-01 2011-04-07 Nokia Corporation Dynamic execution context management in heterogeneous computing environments
US8533505B2 (en) * 2010-03-01 2013-09-10 Arm Limited Data processing apparatus and method for transferring workload between source and destination processing circuitry
US8473577B2 (en) * 2010-10-13 2013-06-25 Google Inc. Continuous application execution between multiple devices
US8171137B1 (en) * 2011-05-09 2012-05-01 Google Inc. Transferring application state across devices
US20130036270A1 (en) * 2011-08-04 2013-02-07 The Regents Of The University Of Michigan Data processing apparatus and method for powering down a cache
US20130041790A1 (en) * 2011-08-12 2013-02-14 Sivakumar Murugesan Method and system for transferring an application state
US9053027B1 (en) * 2011-12-21 2015-06-09 Emc Corporation Techniques for maintaining and restoring dirty caches across CPU resets
US10223026B2 (en) * 2013-09-30 2019-03-05 Vmware, Inc. Consistent and efficient mirroring of nonvolatile memory state in virtualized environments where dirty bit of page table entries in non-volatile memory are not cleared until pages in non-volatile memory are remotely mirrored

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6070231A (en) * 1997-12-02 2000-05-30 Intel Corporation Method and apparatus for processing memory requests that require coherency transactions
US20040203698A1 (en) * 2002-04-22 2004-10-14 Intel Corporation Pre-notification of potential connection loss in wireless local area network
US20080184229A1 (en) * 2005-04-07 2008-07-31 International Business Machines Corporation Method and apparatus for using virtual machine technology for managing parallel communicating applications
US20120017047A1 (en) * 2008-08-15 2012-01-19 International Business Machines Corporation Data vaulting in emergency shutdown
US20130061237A1 (en) * 2011-09-06 2013-03-07 Ofer Zaarur Switching Tasks Between Heterogeneous Cores
US20130212212A1 (en) * 2012-02-09 2013-08-15 Cisco Technology, Inc. Application context transfer for distributed computing resources

Also Published As

Publication number Publication date
EP2960785B1 (en) 2020-04-01
EP2960785A2 (en) 2015-12-30
US20150379678A1 (en) 2015-12-31
EP2960785A3 (en) 2016-01-13
TW201606506A (zh) 2016-02-16

Similar Documents

Publication Publication Date Title
TWI637263B (zh) 用以組成跨裝置的記憶體資源及降低過渡性潛時之設備、方法及機器可讀媒體
US10545787B2 (en) Techniques to compose memory resources across devices
US10331186B2 (en) Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states
US10120809B2 (en) Method, apparatus, and system for allocating cache using traffic class
US10560081B2 (en) Method, apparatus, system for centering in a high performance interconnect
CN108027785B (zh) 用于对链路拆分进行去偏斜的方法、设备和系统
US20160188519A1 (en) Method, apparatus, system for embedded stream lanes in a high-performance interconnect
US10969992B2 (en) Address translation for scalable linked devices
CN107430554B (zh) 通过使用数据的可压缩性作为高速缓存插入的标准来提高存储高速缓存性能
KR20160085882A (ko) 고속 구성 메커니즘을 위한 장치, 방법, 및 시스템
WO2014209401A1 (en) Techniques to aggregate compute, memory and input/output resources across devices
US20140141654A1 (en) Card edge connector ground return
US20150186311A1 (en) Smart direct memory access
EP4109281A1 (en) Peer-to-peer link sharing for upstream communications from xpus to a host processor
US20170351430A1 (en) Method, apparatus, and system for cache coherency using a coarse directory