TWI634418B - 用於程式化失敗時回復資料的方法與控制器及使用該方法與控制器的系統 - Google Patents
用於程式化失敗時回復資料的方法與控制器及使用該方法與控制器的系統 Download PDFInfo
- Publication number
- TWI634418B TWI634418B TW105122035A TW105122035A TWI634418B TW I634418 B TWI634418 B TW I634418B TW 105122035 A TW105122035 A TW 105122035A TW 105122035 A TW105122035 A TW 105122035A TW I634418 B TWI634418 B TW I634418B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- flash memory
- volatile memory
- memory chip
- sub
- Prior art date
Links
Abstract
本發明揭露用於程式化失敗時回復資料的方法與控制器,及使用該方法與控制器的儲存系統。該控制器包含主要元件:一同位檢查碼產生單元、一揮發性記憶體模組與一處理單元。藉由揮發性記憶體模組中的一同位檢查碼與成功程式化的子資料,一程式化失敗的寫入資料可以被回復並正確程式化。本發明提出的方法較其它用於程式化失敗時回復資料的方法,有節省儲存資源使用及延長儲存系統的使用壽命等優點。
Description
本發明關於用於程式化失敗時回復資料的方法與控制器及使用該方法與控制器的儲存系統,特別是關於利用儲存在DRAM模組中同位檢查碼之用於程式化失敗時回復資料的方法與控制器及使用該方法與控制器的儲存系統。
近來,快閃記憶體廣泛用於儲存數位化資料,具有許多應用面:快閃記憶體晶片可集結成形成固態硬碟,作為筆記型電腦的主要部件,或製成可攜式儲存裝置,如隨身碟;一顆單一快閃記憶體晶片也可被封裝形成micro SD記憶卡,插入智慧型手機中用來記錄資料。以固態硬碟為例,相較於應傳統硬碟,固態硬碟具有防震、小尺寸、低散熱及快速讀寫等優點。雖然傳統硬碟比固態硬碟有較高的位元成本比,但兩者差異正在縮小中。固態硬碟正取代傳統硬碟,成為儲存設備的主流。
傳統上,儲存資料到固態硬碟中採行以下步驟:傳送資料到DRAM模組、程式化該資料到固態硬碟,及如果程式化成功,移除DRAM模組中的資料。有時,因為實體快閃記憶體單元損壞或儲存通道中的噪訊,程式化可能會失敗。要求儲存資料的主機可能不會被告知失敗的意外,而再次執行程式化,這會導致資料遺失。因此,可安全程式化資料到固態硬碟或其它具有快閃記憶體晶片的相似儲存設備的方法是非常重要的課題。
一種用來解決這議題的習知方法是應用RAID 5演算法,RAID 5是覆蓋了儲存效率、資料安全性與成本的解決方案。它使用硬碟條帶化技術,至少需要3個磁碟。RAID 5不是用來備份儲存的資料而取得副本,而是儲存該資料與對應同位檢查碼於形成RAID 5系統的不同磁碟中。如果一個磁碟壞了,該磁碟中儲存的資料可將其它磁碟中資料的其它部分,連同同位檢查碼而還原。RAID 5演算法的應用僅以快閃記憶體晶片作為磁碟,進行相同的資料分布作業。當然,考量資料安全,可以應用RAID 6或更高階的RAID演算法。雖然該法具有安全的程式化能力,但缺點是需要使用更多的快閃記憶體晶片來儲存同位檢查碼,很浪費資源。
美國專利公開號第20150355858號提出了另一種解決方案。該專利申請號提出的方法包含儲存以錯誤更正碼(ECC,Error Correction Code)編碼的資料於類比記憶體單
元中、藉由緩衝該資料於一揮發性緩衝器,及寫入該緩衝的資料到類比記憶體單元並以成功指標覆寫至少某些資料於該揮發性緩衝器中。當偵測到該緩衝的資料寫入類比記憶體單元失敗時,回復的資料藉由讀取揮發性緩衝器與類比記憶體單元而產生,依據位元是讀取自揮發性緩衝器或類比記憶體單元,而指定可靠性指標給回復資料的個別位元,並使用該些可靠性指標對回復資料執行ECC解碼。如此一來,該回復資料便重新被程式化了。
前述的專利申請案提供一種具體有效的解決方案來避免程式化失敗。然而,其中存在著許多的缺點。首先,該方法需要一個揮發性緩衝器來暫時儲存類比記憶體單元中的資料(可能包含對應同位檢查碼),揮發性緩衝器的能力與大小之於應用的快閃記憶體晶片將影響資料回復的性能。其次,依照該專利申請案的說明,用於執行該方法的控制器要具有RAM(Random Access Memory)模組,以緩衝所有寫入資料,如同習知技術一般的程式化流程做法。RAM模組的工作負荷大且其大小無法縮減。
由以上說明可知,一種用於程式化失敗時回復資料的方法與相關的控制器及儲存系統,亟為所需。
本段文字提取和編譯本發明的某些特點。其他特點將被揭露於後續段落中。其目的在涵蓋附加的申請專利範圍之精神和範圍中,各式的修改和類似的排列。
為了解決上述問題,本發明提出一種用於程式化失敗時回復資料的方法。該方法包含步驟:A.接收一寫入資料,該寫入資料需要程式化至複數個非揮發性記憶體單元中;B.由該寫入資料產生一同位檢查碼並切分該寫入資料為複數個子資料;C.儲存該同位檢查碼於一揮發性記憶體中;D.以每一子資料程式化到一對應非揮發性記憶體單元方式來程式化該寫入資料到某些非揮發性記憶體單元中;E.決定步驟D是否成功;及F.如果步驟E的結果為否,以該揮發性記憶體中的同位檢查碼與其它成功程式化的子資料,回復至少一非揮發性記憶體單元中程式化失敗的資料。
依照本發明,該子資料可依照RAID 5、RAID 6或具有同位檢查碼資訊的更高階RAID規範進行切分。該非揮發性記憶體單元可為一快閃記憶體晶片的一頁、一區塊或一儲存矩陣。該非揮發性記憶體單元可為一固態硬碟或一可攜式儲存裝置中的一快閃記憶體晶片。該快閃記憶體晶片可為NAND快閃記憶體晶片、NOR快閃記憶體晶片,或電荷擷取快閃記憶體晶片。該揮發性記憶體可為DRAM或SRAM。
本發明的另一種態樣是用於程式化失敗時回復資料的控制器。該控制器包含:一同位檢查碼產生單元,用以自一
寫入資料產生一同位檢查碼;一揮發性記憶體模組,用以儲存並提供該同位檢查碼;及一處理單元,與該同位檢查碼產生單元及揮發性記憶體模組電連接,用以接收需要程式化至複數個非揮發性記憶體單元中的一寫入資料、儲存該同位檢查碼於該揮發性記憶體模組中、切分該寫入資料為複數個子資料、程式化每一子資料到一對應非揮發性記憶體單元中、決定程式化每一子資料是否成功,及以該揮發性記憶體模組中的同位檢查碼與其它成功程式化的子資料,回復至少一非揮發性記憶體單元中程式化失敗的子資料。
最好,該子資料可依照RAID 5、RAID 6或具有同位檢查碼資訊的更高階RAID規範進行切分。該非揮發性記憶體單元可為一快閃記憶體晶片的一頁、一區塊或一儲存矩陣。該非揮發性記憶體單元可為一固態硬碟或一可攜式儲存裝置中的一快閃記憶體晶片。該快閃記憶體晶片可為NAND快閃記憶體晶片、NOR快閃記憶體晶片,或電荷擷取快閃記憶體晶片。該揮發性記憶體模組可為DRAM模組或SRAM模組。
依照本發明,該控制器進一步包括:一主機介面,與該處理單元電連接,用以向外部與一主機進行溝通並由該主機至處理單元傳遞該寫入資料;及一非揮發性記憶體介面,與該非揮發性記憶體單元外部連接並與該處理單元電連接,用以為該非揮發性記憶體單元與處理單元橋接溝通。
本發明的又一種態樣是儲存系統。該儲存系統包含:前述的控制器;及連接到該控制器的非揮發性記憶體單元陣列。
最好,該子資料可依照RAID 5、RAID 6或具有同位檢查碼資訊的更高階RAID規範進行切分。該非揮發性記憶體單元可為一快閃記憶體晶片的一頁、一區塊或一儲存矩陣。該非揮發性記憶體單元可為一固態硬碟或一可攜式儲存裝置中的一快閃記憶體晶片。該快閃記憶體晶片可為NAND快閃記憶體晶片、NOR快閃記憶體晶片,或電荷擷取快閃記憶體晶片。該揮發性記憶體可為DRAM模組或SRAM模組。
本發明具有以下的優點,可在程式化失敗時回復快閃記憶體儲存設備中的資料。第一,傳統RAID應用於資料回復需要一個或多個磁碟儲存同位檢查碼。該些同位檢查碼需要被儲存到對應資料改變或移除。本發明所提出的方法節省了備用磁碟數量。第二,揮發性記憶體模組不必暫時儲存完整的寫入資料與對應同位檢查碼,如此可改善揮發性記憶體模組的效率。第三,因為較少的快閃記憶體單元用來程式化一筆寫入資料,儲存系統的壽命可以延長。因此,上述問題可以有效地解決。
10‧‧‧固態硬碟
20‧‧‧筆記型電腦
100‧‧‧控制器
110‧‧‧同位檢查碼產生單元
120‧‧‧揮發性記憶體模組
130‧‧‧處理單元
140‧‧‧主機介面
150‧‧‧非揮發性記憶體介面
161‧‧‧第一快閃記憶體晶片
162‧‧‧第二快閃記憶體晶片
163‧‧‧第三快閃記憶體晶片
164‧‧‧第四快閃記憶體晶片
165‧‧‧第五快閃記憶體晶片
166‧‧‧第六快閃記憶體晶片
16N‧‧‧第N快閃記憶體晶片
200‧‧‧主機
第1圖為依照本發明一種用於程式化失敗時回復資料的方法之流程圖。
第2圖為依照本發明用於程式化失敗時回復資料的控制器及包含該控制器的儲存系統之示意圖。
第3圖顯示數個非揮發性記憶體單元中的頁。
本發明將藉由參照下列的實施方式而更具體地描述。
請參閱第1圖,該圖為依照本發明一種用於程式化失敗時回復資料的方法之流程圖。要注意的是該方法可應用於安裝在筆記型電腦或桌機內的固態硬碟,該方法也能應用於作為儲存設備的USB隨身碟。也就是,基於快閃記憶體的存儲設備是應用的標的,而最好的實踐品是運作固態硬碟的控制器。
本發明提出的發明的第一步是接收一寫入資料,該寫入資料需要程式化至複數個非揮發性記憶體單元中(S01)。實作上,該寫入資料來自主機,要程式化到一固態硬碟或USB隨身碟。主機可以是具有固態硬碟的桌機中的中央處理單元(CPU,Central Processing Unit),也可以是連接到USB隨身碟,筆記型電腦的中央處理單元。本發明使用的非揮發性記憶體單元也是快閃記憶體。
本發明的第二步是由該寫入資料產生一同位檢查碼並切分該寫入資料為複數個子資料(S02)。依照本發明,切分的子資料與產生的同位檢查碼符合RAID 5規範要求,也就是同位檢查碼能用於回復程式化失敗的子資料。然而,RAID 5需要該些子資料與同位檢查碼儲存在不同的磁碟中,而這些磁碟應該是相同的型態。RAID 5與本發明間的差異在於揭露的方法要求儲存同位檢查碼的儲存單元不同於儲存子資料的儲存單元,這點將於之後詳述。另外,RAID 6或具有同位檢查碼資訊的更高階RAID規範也能用來決定子資料與同位檢查碼的內容。舉例來說,如果應用RAID 6規範,二個程式化失敗子的資料可以回復。
此處,要強調的是非揮發性記憶體單元可以是一快閃記憶體晶片的一頁、一區塊或一儲存矩陣。在此情況下,快閃記憶體晶片中的每一頁、每一區塊或每一儲存矩陣可以被視為RAID規範(指的是RAID 5、RAID 6或具有同位檢查碼資訊的更高階RAID規範)中的磁碟。固態硬碟或隨身碟中所有的快閃記憶體晶片是程式化子資料的基本單元,非揮發性記憶體單元也可以是指固態硬碟或可攜式儲存裝置中的快閃記憶體晶片。如此一來,快閃記憶體晶片就是程式化的基本單元。快閃記憶體晶片可以是NAND快閃記憶體晶片。實作上,它也可以是NOR快閃記憶體晶片或電荷擷取快閃記憶體晶片。
接著的步驟是儲存該同位檢查碼於一揮發性記憶體中(S03)。如上所述,同位檢查碼與子資料儲存於不同種類的儲存單元中。同位檢查碼暫存於揮發性記憶體,揮發性記憶體可以是DRAM或SRAM。揮發性記憶體與非揮發性記憶體單元能組裝於相同的設備如固態硬碟中,它們也能分散置於不同的硬體上。舉例來說,快閃記憶體晶片存在於固態硬碟中,應用的DRAM模組連接到主機,而快閃記憶體晶片與DRAM模組由主機控制晶片所控制而協作。
此時,以每一子資料程式化到一對應非揮發性記憶體單元方式來程式化該寫入資料到某些非揮發性記憶體單元中(S04)。在程式化後,決定程式化(步驟S04)是否成功(S05)。如果程式化成功,不需要回復任何的子資料,程式化結束(S06)。然而,如果步驟S05的結果為否,寫入資料需要被回復來完成程式化。依照本發明的步驟為以該揮發性記憶體中的同位檢查碼與其它成功程式化的子資料,回復至少一非揮發性記憶體單元(如果應用了RAID 6或具有同位檢查碼資訊的更高階RAID規範,二個或更多的非揮發性記憶體單元可以回復)中程式化失敗的資料(S07)。這是對成功程式化的子資料與同位檢查碼進行反運算來找到失誤(未成功程式化),許多現有的技巧及演算法可資使用,本發明並未限定之。如果第二次的子資料程式化又失敗,步驟S05與步驟S06會持續重複,直到子資料成功程式化。在程式化結束後,揮發性記
憶體中的對應同位檢查碼可以捨棄。揮發性記憶體(或一部分揮發性記憶體)釋出供進一步使用。
此處揭露發明的另一個態樣是一種使用上述方法,用於程式化失敗時回復資料的控制器及包括該控制器的儲存系統。控制器的架構與該儲存系統顯示於第2圖中。
第2圖中的一固態硬碟(儲存系統)10包含一控制器100與連接到該控制器100的一陣列的非揮發性記憶體單元。在本實施例中,非揮發性記憶體單元為一第一快閃記憶體晶片161、一第二快閃記憶體晶片162、一第三快閃記憶體晶片163、一第四快閃記憶體晶片164、一第五快閃記憶體晶片165、一第六快閃記憶體晶片166,…,與一第N快閃記憶體晶片161。每一快閃記憶體晶片是具有m個頁的快閃記憶體單元(請見第3圖)。控制器100具有5個主要單元,用來執行本發明的方法。他們是一同位檢查碼產生單元110、一揮發性記憶體模組120、一處理單元130、一主機介面140與一非揮發性記憶體介面150。在其它實施例中,非揮發性記憶體單元可以是NOR快閃記憶體晶片或電荷擷取快閃記憶體晶片。每一單元的功能說明於下。
同位檢查碼產生單元110是一個邏輯電路,它自處理單元130接收一寫入資料並由該寫入資料產生一同位檢查碼。揮發性記憶體模組120被用來儲存同位檢查碼,並當程式化失敗時提供該同位檢查碼給處理單元130。在本實施例中,揮發
性記憶體模組120是一個DRAM模組(可指其它實施例中的SRAM模組)。處理單元130與同位檢查碼產生單元110及揮發性記憶體模組120電連接。處理單元130的功能是接收需要程式化至複數個非揮發性記憶體單元中的一寫入資料、儲存該同位檢查碼於揮發性記憶體模組120中、切分該寫入資料為複數個子資料(依照應用的RAID規範)、程式化每一子資料到一對應非揮發性記憶體單元中、決定程式化每一子資料是否成功,及以揮發性記憶體模組120中的同位檢查碼與其它成功程式化的子資料,回復至少一非揮發性記憶體單元中程式化失敗的子資料。
主機介面140與處理單元130電連接,能向外部與一筆記型電腦20的主機200進行溝通並由該主機200至處理單元130傳遞該寫入資料。在本實施例中,主機200是筆記型電腦20的中央處理器。固態硬碟10由該中央處理器控制但相對內部固態硬碟來說,還是一個外部相連的儲存設備。要注意的是主機介面140可以是外部連接器,如USB連接器。對應連接介面、電子設備及主機200與主機介面140間的電路被簡化而未繪示。本領域中的技術人員可以了解其細部設計,故本發明不說明。
非揮發性記憶體介面150與非揮發性記憶體單元外部連接並與處理單元130電連接。非揮發性記憶體介面150的功能是為非揮發性記憶體單元與處理單元130橋接溝通。也就
是說處理單元130知道程式化成功與否,並經由非揮發性記憶體介面150執行資料回復。非揮發性記憶體介面150可以控制器100(控制器100在本實施例中是一積體電路)接腳的形式存在。
請參閱第3圖。頁是子資料程式化的基本對象,以下是頁中資料回復的例子。當寫入資料要程式化到非揮發性記憶體單元中時,處理單元130程式化一第一子資料到第一快閃記憶體晶片161的頁1、一第二子資料到第二快閃記憶體晶片162的頁1、一第三子資料到第三快閃記憶體晶片163的頁1、及一第四子資料到第四快閃記憶體晶片164的頁1。所有程式化的頁由一虛線框所標示。第三子資料程式化到第三快閃記憶體晶片163的頁1(背景以點標註)失敗。處理單元130以第一子資料、第二子資料、第四子資料與揮發性記憶體模組120中的同位檢查碼計算出該遺失的第三子資料。第三子資料被計算得到並將被程式化到第五快閃記憶體晶片165的頁2。
在此時實施例中,非揮發性記憶體單元是固態硬碟10中的快閃記憶體晶片。在本發明的應用中,非揮發性記憶體單元可以是快閃記憶體晶片中的一頁、一區塊或一儲存矩陣。儲存系統可以不是固態硬碟10,而是一可攜式儲存裝置。
由以上說明,很明顯本發明具有以下的優點,可在程式化失敗時回復快閃記憶體儲存設備中的資料。第一,傳統RAID應用於資料回復需要一個或多個磁碟儲存同位檢查碼。
該些同位檢查碼需要被儲存到對應資料改變或移除。本發明所提出的方法節省了備用磁碟數量。第二,揮發性記憶體模組120不必暫時儲存完整的寫入資料與對應同位檢查碼,如此可改善揮發性記憶體模組120的效率。第三,因為較少的快閃記憶體單元用來程式化一筆寫入資料,儲存系統(固態硬碟10)的壽命可以延長。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (22)
- 一種用於程式化失敗時回復資料的方法,包含步驟:A.接收一預備程式化至複數個非揮發性記憶體單元中之寫入資料;B.由該寫入資料產生一同位檢查碼,並將該寫入資料切分為複數個子資料;C.將該同位檢查碼儲存於一揮發性記憶體中;D.將所切分的複數個子資料分別程式化到一對應的非揮發性記憶體單元;E.判斷步驟D是否成功;及F.如果步驟E的結果為否,以該揮發性記憶體中的同位檢查碼與其它成功程式化的子資料,回復至少一非揮發性記憶體單元中程式化失敗的資料。
- 如申請專利範圍第1項所述之方法,其中該子資料依照RAID 5、RAID 6或具有同位檢查碼資訊的更高階RAID規範進行切分。
- 如申請專利範圍第1項所述之方法,其中該非揮發性記憶體單元為一快閃記憶體晶片的一頁、一區塊或一儲存矩陣。
- 如申請專利範圍第3項所述之方法,其中該快閃記憶體晶片為NAND快閃記憶體晶片、NOR快閃記憶體晶片,或電荷擷取快閃記憶體晶片。
- 如申請專利範圍第1項所述之方法,其中該非揮發性記憶體單元為一固態硬碟或一可攜式儲存裝置中的一快閃記憶體晶片。
- 如申請專利範圍第5項所述之方法,其中該快閃記憶體晶片為NAND快閃記憶體晶片、NOR快閃記憶體晶片,或電荷擷取快閃記憶體晶片。
- 如申請專利範圍第1項所述之方法,其中該揮發性記憶體為DRAM或SRAM。
- 一種用於程式化失敗時回復資料的控制器,包含:一同位檢查碼產生單元,用以自一寫入資料產生一同位檢查碼;一揮發性記憶體模組,用以儲存並提供該同位檢查碼;及一處理單元,與該同位檢查碼產生單元及揮發性記憶體模組電連接,用以接收預備程式化至複數個非揮發性記憶體單元中的一寫入資料、儲存該同位檢查碼於該揮發性記憶體模組中、切分該寫入資料為複數個子資料、程式化每一子資料到一對應非揮發性記憶體單元中、判斷所程式化的每一子資料是否成功,及以該揮發性記憶體模組中的同位檢查碼與其它非揮發性記憶體單元中成功程式化的子資料,回復至少一非揮發性記憶體單元中程式化失敗的子資料。
- 如申請專利範圍第8項所述之控制器,其中該子資料依照 RAID 5、RAID 6或具有同位檢查碼資訊的更高階RAID規範進行切分。
- 如申請專利範圍第8項所述之控制器,其中該非揮發性記憶體單元為一快閃記憶體晶片的一頁、一區塊或一儲存矩陣。
- 如申請專利範圍第10項所述之控制器,其中該快閃記憶體晶片為NAND快閃記憶體晶片、NOR快閃記憶體晶片,或電荷擷取快閃記憶體晶片。
- 如申請專利範圍第8項所述之控制器,其中該非揮發性記憶體單元為一固態硬碟或一可攜式儲存裝置中的一快閃記憶體晶片。
- 如申請專利範圍第12項所述之控制器,其中該快閃記憶體晶片為NAND快閃記憶體晶片、NOR快閃記憶體晶片,或電荷擷取快閃記憶體晶片。
- 如申請專利範圍第8項所述之控制器,其中該揮發性記憶體模組該揮發性記憶體為DRAM模組或SRAM模組。
- 如申請專利範圍第8項所述之控制器,進一步包含:一主機介面,與該處理單元電連接,用以向外部與一主機進行溝通並由該主機至處理單元傳遞該寫入資料;及一非揮發性記憶體介面,與該非揮發性記憶體單元外部連接並與該處理單元電連接,用以為該非揮發性記憶體單元與處理單元橋接溝通。
- 一種儲存系統,包含:如申請專利範圍第8項所述之控制器;及連接到該控制器的非揮發性記憶體單元陣列。
- 如申請專利範圍第16項所述之系統,其中該子資料依照RAID 5、RAID 6或具有同位檢查碼資訊的更高階RAID規範進行切分。
- 如申請專利範圍第16項所述之系統,其中該非揮發性記憶體單元為一快閃記憶體晶片的一頁、一區塊或一儲存矩陣。
- 如申請專利範圍第18項所述之系統,其中該快閃記憶體晶片為NAND快閃記憶體晶片、NOR快閃記憶體晶片,或電荷擷取快閃記憶體晶片。
- 如申請專利範圍第16項所述之系統,其中該非揮發性記憶體單元為一固態硬碟或一可攜式儲存裝置中的一快閃記憶體晶片。
- 如申請專利範圍第20項所述之系統,其中該快閃記憶體晶片為NAND快閃記憶體晶片、NOR快閃記憶體晶片,或電荷擷取快閃記憶體晶片。
- 如申請專利範圍第16項所述之系統,其中該揮發性記憶體為DRAM模組或SRAM模組。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105122035A TWI634418B (zh) | 2016-07-13 | 2016-07-13 | 用於程式化失敗時回復資料的方法與控制器及使用該方法與控制器的系統 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW105122035A TWI634418B (zh) | 2016-07-13 | 2016-07-13 | 用於程式化失敗時回復資料的方法與控制器及使用該方法與控制器的系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201802676A TW201802676A (zh) | 2018-01-16 |
TWI634418B true TWI634418B (zh) | 2018-09-01 |
Family
ID=61725308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW105122035A TWI634418B (zh) | 2016-07-13 | 2016-07-13 | 用於程式化失敗時回復資料的方法與控制器及使用該方法與控制器的系統 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI634418B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110302358A1 (en) * | 2007-02-22 | 2011-12-08 | Super Talent Technology Corp. | Flash-Memory Device with RAID-type Controller |
US20120079318A1 (en) * | 2010-09-28 | 2012-03-29 | John Colgrove | Adaptive raid for an ssd environment |
US20120278531A1 (en) * | 2011-04-29 | 2012-11-01 | Western Digital Technologies, Inc. | System and method for improved parity determination within a data redundancy scheme in a solid state memory |
US20130019057A1 (en) * | 2011-07-15 | 2013-01-17 | Violin Memory, Inc. | Flash disk array and controller |
US8700951B1 (en) * | 2011-03-09 | 2014-04-15 | Western Digital Technologies, Inc. | System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata |
US8732557B2 (en) * | 2011-05-31 | 2014-05-20 | Micron Technology, Inc. | Data protection across multiple memory blocks |
US8850114B2 (en) * | 2010-09-07 | 2014-09-30 | Daniel L Rosenband | Storage array controller for flash-based storage devices |
US20150143027A1 (en) * | 2013-11-20 | 2015-05-21 | Sage Microelectronics Corp. | Solid state drive with raid functions |
US20150331746A1 (en) * | 2014-05-16 | 2015-11-19 | International Business Machines Corporation | Storage element polymorphism to reduce performance degradation during error recovery |
-
2016
- 2016-07-13 TW TW105122035A patent/TWI634418B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110302358A1 (en) * | 2007-02-22 | 2011-12-08 | Super Talent Technology Corp. | Flash-Memory Device with RAID-type Controller |
US8850114B2 (en) * | 2010-09-07 | 2014-09-30 | Daniel L Rosenband | Storage array controller for flash-based storage devices |
US20120079318A1 (en) * | 2010-09-28 | 2012-03-29 | John Colgrove | Adaptive raid for an ssd environment |
US8700951B1 (en) * | 2011-03-09 | 2014-04-15 | Western Digital Technologies, Inc. | System and method for improving a data redundancy scheme in a solid state subsystem with additional metadata |
US20120278531A1 (en) * | 2011-04-29 | 2012-11-01 | Western Digital Technologies, Inc. | System and method for improved parity determination within a data redundancy scheme in a solid state memory |
US8732557B2 (en) * | 2011-05-31 | 2014-05-20 | Micron Technology, Inc. | Data protection across multiple memory blocks |
US20130019057A1 (en) * | 2011-07-15 | 2013-01-17 | Violin Memory, Inc. | Flash disk array and controller |
US20150143027A1 (en) * | 2013-11-20 | 2015-05-21 | Sage Microelectronics Corp. | Solid state drive with raid functions |
US20150331746A1 (en) * | 2014-05-16 | 2015-11-19 | International Business Machines Corporation | Storage element polymorphism to reduce performance degradation during error recovery |
Also Published As
Publication number | Publication date |
---|---|
TW201802676A (zh) | 2018-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11016846B2 (en) | Storage device using host memory and operating method thereof | |
US10019174B2 (en) | Read operation delay | |
US8484522B2 (en) | Apparatus, system, and method for bad block remapping | |
US9798620B2 (en) | Systems and methods for non-blocking solid-state memory | |
US8782493B2 (en) | Correcting data in a memory | |
JP6175684B2 (ja) | Nandフラッシュメモリ上のデータの記憶のためのアーキテクチャ | |
KR102571747B1 (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
US11157357B2 (en) | Operation methods of memory system and host, and computing system | |
US20150309886A1 (en) | Flash memory controller and data storage device and flash memory control method | |
US11521701B2 (en) | Memory controller with read error handling | |
US10339343B2 (en) | Storage system and method for improved generation and storage of data protection information | |
US20190179694A1 (en) | Data storage device, operating method thereof and storage system including the same | |
US10133645B2 (en) | Data recovery in three dimensional non-volatile memory array after word line short | |
US11373709B2 (en) | Memory system for performing a read operation and an operating method thereof | |
US11481153B2 (en) | Data storage device and operating method thereof | |
JP2010079856A (ja) | 記憶装置およびメモリ制御方法 | |
US10114694B2 (en) | Method and controller for recovering data in event of program failure and storage system using the same | |
CN112181281A (zh) | 数据存储装置及其操作方法 | |
TWI634418B (zh) | 用於程式化失敗時回復資料的方法與控制器及使用該方法與控制器的系統 | |
TW202318211A (zh) | 用於編程資料的記憶體裝置和記憶體系統 | |
US20210374294A1 (en) | Data storage device and data processing method | |
CN107632902B (zh) | 用于程序化失败时回复数据的方法、控制器及存储系统 | |
JP4266742B2 (ja) | フラッシュメモリ搭載電子装置、そのメモリデータ管理方法およびプログラム | |
US20190243580A1 (en) | Dram-based storage device and associated data processing method | |
US11798648B2 (en) | Apparatus and method for recovering data in a memory system |