TWI611516B - 形成具有不同閾値電壓的半導體裝置的方法 - Google Patents

形成具有不同閾値電壓的半導體裝置的方法 Download PDF

Info

Publication number
TWI611516B
TWI611516B TW104139210A TW104139210A TWI611516B TW I611516 B TWI611516 B TW I611516B TW 104139210 A TW104139210 A TW 104139210A TW 104139210 A TW104139210 A TW 104139210A TW I611516 B TWI611516 B TW I611516B
Authority
TW
Taiwan
Prior art keywords
gate
fin feature
high dielectric
forming
dielectric metal
Prior art date
Application number
TW104139210A
Other languages
English (en)
Other versions
TW201633461A (zh
Inventor
彭成毅
何嘉政
葉致鍇
李宗霖
楊玉麟
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201633461A publication Critical patent/TW201633461A/zh
Application granted granted Critical
Publication of TWI611516B publication Critical patent/TWI611516B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

用於製造半導體裝置之方法包括以下步驟：在第一鰭特徵結構的上方形成第一閘極堆疊及在第二鰭特徵結構的上方形成第二閘極堆疊；移除第一閘極堆疊以形成曝露第一鰭特徵結構之第一閘極溝道，移除第二閘極堆疊以形成曝露第二鰭特徵結構之第二閘極溝道；對第一鰭特徵結構之一部份執行高壓退火製程；及在第一鰭特徵結構之彼部份之上方的第一閘極溝道內部形成第一高介電金屬閘極及在第二鰭特徵結構之上方的第二閘極溝道內部形成第二高介電金屬閘極。因此形成具有第一、第二閾值電壓之第一、第二高介電金屬閘極，第二閾值電壓不同於第一閾值電壓。

Description

形成具有不同閾值電壓的半導體裝 置的方法
本發明是有關於一種半導體裝置。
半導體積體電路(integrated circuit,IC)工業已經歷快速增長。積體電路設計和材料的技術進步已生產多代積體電路，其中各代積體電路具有比上代更小且更複雜之電路。在積體電路演變過程中，大體功能密度(亦即，單位晶片面積互連裝置的數目)已增加，同時幾何尺寸(亦即，可使用製程形成之最小元件(或接線))已縮減。
降低元件尺寸具有增加生產效率及降低成本等益處，但降低元件尺寸亦增加積體電路處理及製造之複雜度。為使元件尺寸得以降低，積體電路的製造與製程亦需要相對應之進展。儘管製造積體電路裝置之現有方法大體符合其自身的目的，但其卻無法滿足所有層面的要求。例如，開發穩定形成具有不同閾值電壓的半導體裝置之製程時將面對到各種挑戰。
本揭露提供製造半導體裝置之許多不同實施例，此等實施例在現有方法上提供一或更多種改良。在一實施例中，用於製造半導體裝置之方法包括以下步驟：在第一鰭特徵結構的上方形成第一閘極堆疊及在第二鰭特徵結構的上方形成第二閘極堆疊；移除第一閘極堆疊以形成曝露第一鰭特徵結構之第一閘極溝道，移除第二閘極堆疊以形成曝露第二鰭特徵結構之第二閘極溝道；對曝露之第一鰭特徵結構之一部份執行高壓退火；及在第一鰭特徵結構之彼部份之上方的第一閘極溝道內部形成第一高介電金屬閘極，及在第二鰭特徵結構之上方的第二閘極溝道內部形成第二高介電金屬閘極。因此，形成具有第一閾值電壓之第一高介電金屬閘極及具有第二閾值電壓之第二高介電金屬閘極，其中第二閾值電壓不同於第一閾值電壓。
在又一實施例中，一種方法包括以下步驟：在第一鰭特徵結構的上方形成第一閘極堆疊及在第二鰭特徵結構的上方形成第二閘極堆疊；移除第一閘極堆疊以形成曝露第一鰭特徵結構之第一閘極溝道；移除第二閘極堆疊以形成曝露第二鰭特徵結構之第二閘極溝道；執行高壓退火以曝露第一鰭特徵結構。高壓退火製程在非氧環境中進行。此方法亦包括在鰭特徵結構之第一部份的上方形成第一高介電金屬閘極及在第二鰭特徵結構之第二部份的上方形成第二高介電金屬閘極。因此，形成具有第一閾值電壓 之第一高介電金屬閘極及具有第二閾值電壓之第二高介電金屬閘極，其中第二閾值電壓不同於第一閾值電壓。
在又一實施例中，一種方法包括以下步驟：在 第一鰭特徵結構的上方形成第一閘極堆疊及在第二鰭特徵結構的上方形成第二閘極堆疊；在第二閘極堆疊的上方形成硬式遮罩；移除第一閘極堆疊以形成曝露第一鰭特徵結構之第一閘極溝道，執行高壓退火以曝露第一鰭特徵結構。高壓退火製程在非氧環境中進行。方法亦包括以下步驟：移除硬式遮罩；移除第二閘極堆疊以形成曝露第一鰭特徵結構之第二閘極溝道；及在第一鰭特徵結構之部分之上方的第一閘極溝道內部形成第一高介電金屬閘極及在第二鰭特徵結構之上方的第二閘極溝道內部形成第二高介電金屬閘極。形成具有第一閾值電壓之第一高介電金屬閘極及具有第二閾值電壓之第二高介電金屬閘極，其中第二閾值電壓不同於第一閾值電壓。
100‧‧‧方法
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟
200‧‧‧半導體裝置
205‧‧‧工作件
210‧‧‧基板
220‧‧‧隔離特徵結構
230‧‧‧鰭特徵結構
230A‧‧‧第一鰭特徵結構
230B‧‧‧第二鰭特徵結構
240‧‧‧閘極堆疊
245‧‧‧側壁間隔物
250‧‧‧源/汲極特徵
255‧‧‧源/汲極凹槽
260‧‧‧層間絕緣材料)層
310‧‧‧閘極溝道
310A‧‧‧第一閘極溝道
310B‧‧‧第二閘極溝道
315‧‧‧通道區域
315A‧‧‧第一通道區域
315B‧‧‧第二通道區域
510‧‧‧圖案化之硬式遮罩
520‧‧‧第一區域
530‧‧‧第二區域
620‧‧‧表面
630‧‧‧修改之半導體材料
710A‧‧‧第一高介電金屬閘極
710B‧‧‧第二高介電金屬閘極
720‧‧‧閘極介電層/第二高介電金屬閘極
730‧‧‧金屬閘極電極
2000‧‧‧實例方法
2002‧‧‧步驟
2004‧‧‧步驟
2006‧‧‧步驟
2008‧‧‧步驟
2010‧‧‧步驟
2012‧‧‧步驟
當結合附圖閱讀以下詳細描述時，本揭露的各態樣將最易於理解。應注意，根據行業標準實務，各種特徵結構可能並非按比例繪製。事實上，為了論述清晰，可以任意地增大或減小各種特徵之尺寸。
第1圖為用於製造根據一些實施例之半導體裝置之範例方法的流程圖。
第2A圖為根據一些實施例之半導體裝置之工作件之範例的示意立體圖。
第2B圖為半導體裝置之工作件之範例沿第2A圖之線A-A之的橫截面圖。
第3圖、第4圖、第5圖、第6圖及第7圖為根據一些實施例之範例半導體裝置之沿第2A圖之線A-A的橫截面圖。
第8圖為用於製造根據一些實施例之半導體裝置之範例方法的流程圖。
第9圖、第10圖、第11圖及第12圖為根據一些實施例之範例半導體裝置沿第2A圖之線A-A的橫截面圖。
以下揭露提供用於實施本發明之不同特徵的許多不同實施例或範例。下文描述元件及佈置的特定範例，以簡化本揭露。當然，此等僅為範例而不意欲作為限制。例如，以下描述中在第二特徵結構上方或上面形成第一特徵結構可包括其中第一和第二特徵結構是以直接接觸形成的實施例，以及亦可包括其中可在第一和第二特徵結構之間形成額外的特徵結構以使得第一和第二特徵結構可不直接接觸的實施例。此外，本揭露在多個範例中可重複元件符號及/或字母。此重複是為達簡化及清晰之目的，其本身並非指示所論述的各個實施例及/或配置之間的關係。
此外，空間相對術語，諸如「在……下方」、「在……下面」、「在……下部」、「在……上方」、「在…… 上部」及類似術語可在本文中用於簡化描述，以描述如附圖中所圖示的一個元件或特徵與另一元件或特徵的關係。 空間相對術語意欲涵蓋使用或操作中的元件除了在附圖中描述的方向以外的不同方向。裝置可另經定向(旋轉90度或定向於其他方向上)，且本文使用之空間相對描述詞可相應地作出類似解釋。
本揭露是針對而非限制於，鰭式場效電晶體 (fin-like field-effect transistor,FinFET)裝置。鰭式場效電晶體裝置，例如，互補金屬氧化物半導體(CMOS)裝置，具體而言，P型金氧半導體(PMOS)鰭式場效電晶體裝置及N型金氧半導體(NMOS)鰭式場效電晶體裝置。以下揭露將繼續使用鰭式場效電晶體範例說明本發明之多個實施例。然而，應理解，本申請案將不限於特定類型之裝置，除非本文特定主張。
第1圖為根據一些實施例製造一或更多個半導 體裝置之方法100的流程圖。方法100將在下文詳細說明，第2A圖及第2B圖中繪示之半導體裝置200的工作件及第3圖、第4圖、第5圖、第6圖及第7圖繪示之半導體裝置200詳細地描述方法100。
參看第1圖、第2A圖及第2B圖，方法100從步 驟102開始，其接收半導體裝置200之工作件205。工作件205包括基板210。基板210可為塊狀矽基板。替代地，基板210可包含元素半導體，諸如結晶結構之矽(Si)或鍺(Ge)；化合物半導體，例如矽鍺(SiGe)、碳化矽(SiC)、砷 化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)及/或銻化銦(InSb)，或以上各者之組合。基板210亦可包括絕緣體上矽(SOI)基板。絕緣體上矽基板使用氧植入分離(SIMOX)、晶圓接合及/或其他適當的方法製造。
基板210亦包括絕緣體層。絕緣體層包含任何適當的材料，包括氧化矽、藍寶石及/或以上兩者之組合。絕緣體層可為內埋式氧化物層(BOX)。絕緣體藉由任何適當的製程，諸如植入(例如SIMOX)、氧化、沉積及/或其他適當的製程形成。在一些半導體裝置中，絕緣體層為絕緣體上矽基板的元件(一層)。
基板210亦可包括多個摻雜區域。摻雜區域可摻雜有：P型摻雜劑，諸如硼或BF2；N型摻雜劑，諸如磷或砷；或上述兩者之組合。摻雜區域可直接在基板210上形成，摻雜區域可為P型井結構、N型井結構、雙井結構或使用凸起結構。基板210可進一步包括多個活性區域，諸如為N型金屬氧化物半導體電晶體裝置配置之區域及為P型金屬氧化物半導體電晶體裝置配置之區域。
基板210亦可包含多個隔離特徵結構220。隔離特徵結構220分離基板210中的多個裝置區域。隔離特徵結構220包括藉由使用不同處理技術形成之不同結構。例如，隔離特徵結構220可包括淺溝道隔離(STI)特徵結構。形成淺溝道隔離之步驟可包括在基板210中蝕刻一溝道，及使用絕緣體材料(諸如氧化矽、氮化矽或氧氮化矽)填充此溝道。經填充之溝道可具有諸如熱氧化襯層之多層結構，其 中氮化矽填充溝道。另外，可執行化學機械研磨(CMP)，以研磨過量絕緣體材料的背側且平坦化隔離特徵結構220之頂表面。
工作件205亦包括在基板210上方形成之複數 個鰭特徵結構230。鰭特徵結構230可包括Si、SiGe、SiGeSn、GaAs、InAs、InP、及/或其他適當材料。在一些實施例中，鰭特徵結構230藉由任何適當的製程形成，此製程包括多種沉積、光微影及/或蝕刻製程。舉例而言，鰭特徵結構230是藉由圖案化及蝕刻基板210之部分形成的。
工作件205亦包括位於基板210之上方的複數 個閘極堆疊240，包括鰭特徵結構230之部分上方的包覆材料。在本實施例中，閘極堆疊240是虛設閘極堆疊，閘極堆疊240稍後將由高介電金屬閘極(HK/MG)替換。閘極堆疊240可包括介電層、多晶矽層。閘極堆疊240可由任何適當的製程或一些製程形成，此(此等)製程可為諸如沉積、圖案化及蝕刻。
側壁間隔物245沿閘極堆疊240之側壁形成。側 壁間隔物245可包括諸如氧化矽之介電材料。替代地，側壁間隔物245可包括氮化矽、碳化矽、氧氮化矽或以上各者之組合。側壁間隔物245可藉由此項技術中已知之以下步驟形成：沉積閘極側壁間隔物層及隨後各向異性乾式蝕刻閘極側壁間隔物層。
工作件205亦包括位於基板210上方、閘極堆疊 240(及側壁間隔物245)旁的源/汲極(源/汲極)特徵結構 250。在一些實施例中，源/汲極特徵結構250為源特徵結構，另一源/汲極特徵結構250為汲極特徵結構。源/汲極特徵結構250藉由閘極堆疊240分離。在一實施例中，鰭特徵結構230靠近閘極堆疊240之部分內凹，形成源/汲極凹槽255，且隨後藉由磊晶生長製程在源/汲極凹槽255的上方形成源/汲極特徵250，此等製程包括化學氣相沉積(CVD)沉積技術(例如，氣相磊晶法(VPE)及/或超高真空化學氣相沉積(UHV-CVD))、分子束磊晶法及/或其他適當製程。 源/汲極特徵250可包括Ge、Si、GaAs、砷化鋁鎵(AlGaAs)、SiGe、砷磷化鎵(GaAsP)、GaSb、InSb、砷化鎵銦(InGaAs)、InAs或其他適當材料。源/汲極凹槽255充滿源/汲極特徵250後，源/汲極特徵250之頂層進一步磊晶生長水平展開，且開始形成刻面，諸如鑽石狀的刻面。 源/汲極特徵250可在磊晶製程期間原位摻雜。例如，在一實施例中，源/汲極特徵250包括摻雜硼之磊晶生長SiGe層。在另一實施例中，源/汲極特徵250包括摻雜碳之磊晶生長的磊晶矽層。在又一實施例中，源/汲極特徵250包括摻雜磷之磊晶生長的磊晶矽層。在一實施例中，未原位摻雜源/汲極特徵250執行植入製程(亦即，接合植入製程)以摻雜源/汲極特徵250。可執行一或更多個退火製程以活化摻雜劑。退火製程包含快速熱退火(RTA)及/或鐳射退火製程。
工作件205亦包括沉積在基板210之上方的層 間介電材料(ILD)層260，其可位於閘極堆疊240之每一者 之間及上方及位於源/汲極特徵250之上方。層間介電材料層260可藉由化學氣相沉積、原子層沉積(ALD)/旋塗或其他適當技術沉積。層間介電材料層260可包括氧化矽、氮化矽、氮氧化物、具有低於熱氧化矽之介電常數的介電材料(因此被稱為低k介電材料層)及/或其他適當的介電材料層。層間介電材料層可包括單層或多層。可執行化學機械研磨以研磨層間介電材料層260，曝露閘極堆疊240之頂表面。
參看第1圖及第3圖，方法100進行至步驟 104，即移除閘極堆疊240以形成閘極溝道310。蝕刻製程可包括選擇性濕式蝕刻或選擇性乾式蝕刻，其具有相對於鰭特徵結構230、側壁間隔物245及層間介電材料層260之適當蝕刻選擇性。替代地，可藉由一系列製程(包括光微影圖案化及回蝕)移除閘極堆疊240。在本實施例中，在閘極溝道310中曝露鰭特徵結構230之一部分，此處待形成閘極通道，且因此將此區域稱為通道區域315。
參看第1圖及第4圖，方法100進行至步驟 106，即形成圖案化之硬式遮罩(HM)510，在基板210之上方界定第一區域520及第二區域530。半導體裝置經常需要被製造具有不同閾值電壓(Vt)，例如，第一區域520為低功率部分(具有高Vth)，而第二區域530為高速部分(具有低Vth)。對於另一實施例，第一區域520為N型鰭式場效電晶體(NFET)區域，而第二區域530為P型鰭式場效電晶體(PFET)區域。因此，待在第一區域520中形成之第一高介 電金屬閘極可能需要具有與待在第二區域530中形成之第二高介電金屬閘極不同之閘極閾值電壓(Vt)。在本實施例中，圖案化之硬式遮罩510覆蓋第二區域530，包括覆蓋第二閘極溝道310B中的第二鰭特徵結構230B，且不覆蓋第一區域520。圖案化之硬式遮罩510可包括氮化矽、碳化矽、氮碳化矽及/或其他適當的材料。應理解，在其他實施例中，第一區域520為P型鰭式場效電晶體(NFET)區域，而第二區域530為N型鰭式場效電晶體(PFET)區域。
在一些實施例中，首先藉由在第一區域530及 第二區域530之兩者的上方沉積一硬式遮罩層形成圖案化之硬式遮罩510。硬式遮罩層之材料經選擇與鰭特徵結構230、側壁間隔物245及層間介電材料層260之材料不同，以達成後續蝕刻期間的蝕刻選擇性。硬式遮罩層可藉由化學氣相沉積、原子層沉積或其他適當技術沉積。藉由微影術製程在硬式遮罩層的上方形成圖案化的光阻層，且隨後經由圖案化之光阻層蝕刻此硬式遮罩層。蝕刻製程有選擇地蝕刻硬式遮罩層，而實質上不蝕刻鰭特徵結構230、側壁間隔物245及層間介電材料層260。選擇性蝕刻可能包括選擇性濕式蝕刻、選擇性乾式蝕刻及/或以上兩者之一組合。
為使論述清楚，將第一區域520中的閘極溝道 310、鰭特徵結構230及通道區域315分別稱為第一閘極溝道310A、第一鰭特徵結構230A及第一通道區域315A；且將第二區域530中的閘極溝道310、鰭特徵結構230及通道區域315分別稱為第二閘極溝道310B、第二鰭特徵結構 230B及第二通道區域315B。因為未被經圖案化之硬式遮罩510覆蓋，第一閘極溝道310A中的第一通道區域315A會裸露出來。
參看第1圖及第5圖，方法100進行至步驟 108，即對第一通道區域315A執行高壓退火(HPA)製程。 在本實施例中，第一通道區域315A位於與第二通道區域315B不同的環境中。特定言之，第一通道區域315A未由圖案化之硬式遮罩510覆蓋，而第二通道區域315B由圖案化之硬式遮罩510覆蓋。第一及第二通道區域315A及315B條件不同的情況下，高壓退火製程引發第一通道區域315A中材料性能的變化，而第二通道區域315B保持不變。第一通道區域315A之材料性能的變化經歷自校正性質，此性質將改良製程控制窗。
在本實施例中，高壓退火製程在非氧環境中進 行，以避免氧化及改變第一鰭特徵結構230A的成分，諸如將半導體材料轉化為半導體氧化物材料。有時，改變材料成分之後，鰭特徵結構之形狀及尺寸可能因一鰭特徵結構與另一鰭特徵結構之不同而不同，及/或因一鰭特徵結構之上部份與同一鰭特徵結構之下部分之不同而不同，此鰭特徵結構被稱為不均勻的鰭特徵結構，此可能不利地改變裝置效能。在以下條件下進行高壓退火製程：壓力在10atm至30atm之範圍內，溫度在27℃至600℃之範圍內，及使用處理氣體，諸如氫氣(H2)、氘氣(D2)、氯氣(Cl2)及四氟化碳(CF4)及/或其他適當的氣體。
在高壓退火製程期間，第一通道區域315A之上 部分(鄰近表面620)中半導體材料的材料性質，諸如介面缺陷密度(Dit)及固定電荷，轉換為與第二通道區域315B中材料性質不同的材料性質。在一實施例中，第一通道區域315A中的固定電荷及介面缺陷密度比第二通道區域315B中的固定電荷r及介面缺陷密度有所減少。為使論述清楚，將第一通道區域315A中的半導體材料稱為改質半導體材料630。
參看第1圖及第6圖，方法100進行之步驟 110，即移除圖案化之硬式遮罩510。蝕刻製程可包括濕式蝕刻、乾式蝕刻及/或上述兩者之組合。在一些實施例中，蝕刻製程有選擇地蝕刻硬式遮罩層，而實質上不蝕刻第一及第二鰭特徵結構230A及230B、側壁間隔物245及層間介電材料層260。結果，在第二閘極溝道310B中曝露第二鰭特徵結構230B之一部分。
參看第1圖及第7圖，方法進行至步驟112，即 在第一區域520及第二區域530中形成高介電金屬閘極710，其分別包覆第一鰭特徵結構230A及第二鰭特徵結構230B之上方。為使論述清楚及更好地描述，將第一區域520中之高介電金屬閘極710稱為第一高介電金屬閘極710A，且將第二區域530中的高介電金屬閘極710稱為第二高介電金屬閘極710B。
第一及第二高介電金屬閘極710A及710B包括 閘極介電層720及位於閘極介電層720之上方的金屬閘極電 極730。在一實施例中，閘極介電層720包括具有高介電常數之介電材料層(高介電值介電層比本實施例中的熱氧化矽更大)，而金屬閘極電極730包括金屬、金屬合金或金屬矽化物。第一及第二高介電金屬閘極710A及710B的形成包括：沉積以形成多種閘極材料，進行化學機械研磨製程以移除過多的閘極材料及平坦化半導體裝置200之頂表面。
在一實施例中，閘極介電層720包括藉由適當 之方法沉積之介面層，方法諸如原子層沉積(原子層沉積)、化學氣相沉積、熱氧化或臭氧氧化。介面層可包括氧化物、HfSiO及氮氧化物。高介電值介電層藉由適當的技術沉積於此介面層上，此技術諸如原子層沉積、化學氣相沉積、金屬有機化學氣相沉積(MOCVD)、物理氣相沉積(PVD)、其他適當技術或以上各者之組合。高介電值介電層可包括LaO、AlO、ZrO、TiO、Ta2O5、Y2O3、SrTiO3(STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3(BST)、Al2O3、Si3N4、氮氧化物(SiON)或其他適當材料。
金屬閘極電極730可包括單層或多層結構，諸 如襯層、潤濕層、黏著層及金屬、金屬合金或金屬矽化物之導電層的不同組合。金屬閘極電極730可包括Ti、Ag、Al、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、任何適當材料或以上各者之組合。金屬閘極電極730可藉由原子層沉積、物理氣相沉積、化學氣相沉積或其他適當的製程形成。在一些實施例 中，金屬閘極電極730可同時在具有相同金屬層之第一及第二區域520及530兩者中形成。可執行化學機械研磨製程，移除過多的金屬閘極電極730。化學機械研磨製程為金屬閘極電極730及層間介電材料層260提供實質上平坦的頂表面。
在本實施例中，在第一通道區域315A的上方形 成具有改質半導體材料630的第一高介電金屬閘極710A，在第二通道區域315B的上方形成具有未改質半導體材料的第二高介電金屬閘極710B。因此，第一高介電金屬閘極710A具有與第二高介電金屬閘極710B不同的閾值電壓Vt。在本實施例中，藉由一起選擇第一及第二鰭特徵結構230A及230B之材料及高壓退火製程條件，達成第一及第二高介電金屬閘極710A及710B之兩個不同的目標閾值電壓Vt。
在一些實施例中，第一高介電金屬閘極710A 及第二高介電金屬閘極710B同時形成，且具有相同閘極介電層720及金屬閘極電極730。替代地，在一些實施例中，第一高介電金屬閘極710A及第二高介電金屬閘極710B為單獨形成，且具有不同的閘極介電層720及金屬閘極電極730。藉由改變第一閘極溝道310A中的材料性質，第一高介電金屬閘極710A具有與第二高介電金屬閘極720不同之閾值電壓Vt。此證明用於形成不同閾值電壓Vt之製程的簡單性及靈活性。
在方法100之前、期間及之後可提供額外的步 驟，也可為方法100之額外的實施例替換、刪除或移動所描述之一些步驟。
第8圖為用於製造半導體裝置200之另一範例 方法2000的流程圖。方法2000的第一步驟2002類似於上文第2A圖及第2B圖討論之方法100的步驟102。因此，上文相對於步驟102討論之內容適用於步驟2002。本揭露在多個實施例中重複元件符號及/或字母。此重複是為達簡化及清晰之目的，使得重複之元件符號及/或字母指示多種實施例間的類似特徵。
參看第8圖及第9圖，方法進行至步驟2004，即 在基板210的上方(包括在閘極堆疊240的上方)形成圖案化之硬式遮罩510，以界定第一區域520及第二區域530。 圖案化之硬式遮罩510之形成在許多方面與上文結合第4圖論述之彼等內容(包括所討論之材料)類似。
參看第8圖及第10圖，方法2000進行至步驟 2006，移除閘極堆疊240及在第一區域520中形成第一閘極溝道310A。閘極堆疊240的移除在許多方面與上文結合第3圖論述之彼等內容類似。在第一閘極溝道310A中曝露第一通道區域315A。
參看第8圖及第11圖，方法2000進行至步驟 2008，執行高壓退火製程，以改變第一通道區域315A中的材料性質。高壓退火製程在許多方面與上文結合第6圖論述之彼等內容類似。在高壓退火製程期間，第一通道區域 315A之上部份(鄰近表面620)中半導體材料的材料性質，諸如介面缺陷密度(Dit)及固定電荷，轉換為與第二通道區域315B中材料性質不同的材料性質，將此稱為改質半導體材料630。在一實施例中，第一通道區域315A中的固定電荷及介面缺陷密度比第二通道區域315B中的固定電荷及介面缺陷密度有所減少。
參看第8圖及第12圖，方法2000進行至步驟 2010，移除圖案化之硬式遮罩510及閘極堆疊240，且在第二區域530中形成第二閘極溝道310B。第二鰭特徵結構230B之一部份(包括第二通道區域315B)曝露於第二閘極溝道310B中。蝕刻製程可包括濕式蝕刻、乾式蝕刻及/或上述兩者之組合。蝕刻製程可包括多個子蝕刻製程，以達成足夠的蝕刻選擇性及製程靈活性。在一實施例中，有選擇地移除圖案化之硬式遮罩層，而實質上不蝕刻鰭特徵結構230A及230B、側壁間隔物245及層間介電材料層260。閘極堆疊240的移除在許多方面與上文結合第3圖論述之彼等內容類似。
方法2000之剩餘步驟與上文結合第7圖描述之 彼等步驟類似。為達簡化及清晰之目的，參看第7圖，包括結合第7圖討論之材料對方法2000展開剩餘討論。
在方法2000之前、期間及之後可提供額外的步 驟，也可為方法2000之額外的實施例替換、刪除或移動所描述之一些步驟。
半導體裝置200可進一步經歷CMOS或MOS 技術處理，以形成此項技術中已知的多種特徵及區域。例如，後續處理可在基板210的上方形成多個接觸/通路/接線及多層互連特徵(例如金屬層及層間介電質)，此等接觸/通路/接線及多層互連特徵經設置以連接半導體裝置200之多個特徵或結構。例如，多層互連包括垂直互連，諸如習知的通路或接觸，及水平互連，諸如金屬接線。多種互連特徵可實施多種導電材料，包括銅、鎢及/或矽化物。在一範例中，鑲嵌及/或雙鑲嵌製程用於形成銅相關之多層互連結構。
基於以上所述，可見本揭露提供在半導體裝置 中形成不同閾值電壓之方法。此等方法藉由執行高壓退火製程在不改變第二通道區域的同時改變第一通道區域之介面缺陷密度(Dit)及固定電荷提供形成不同閾值電壓，而不是藉由執行植入，及/或形成不同工作函數金屬層，及/或氧化一通道區域校準閾值電壓。因此，在無植入製程之不利影響、不受形成工作函數金屬層之製程約束及無氧化製程之非均勻鰭特徵結構的情況下達成閾值電壓調整。此方法演示了用於形成不同閾值電壓之穩健形成製程。
本揭露提供製造半導體裝置之許多不同實施 例，此等實施例在現有方法上提供一或更多種改良。在一實施例中，用於製造半導體裝置之方法包括以下步驟：在第一鰭特徵結構的上方形成第一閘極堆疊及在第二鰭特徵結構的上方形成第二閘極堆疊；移除第一閘極堆疊以形成 曝露第一鰭特徵結構之第一閘極溝道，移除第二閘極堆疊以形成曝露第二鰭特徵結構之第二閘極溝道；對曝露之第一鰭特徵結構之一部份執行高壓退火；及在第一鰭特徵結構之彼部份之上方的第一閘極溝道內部形成第一高介電金屬閘極，及在第二鰭特徵結構之上方的第二閘極溝道內部形成第二高介電金屬閘極。因此，形成具有第一閾值電壓之第一高介電金屬閘極及具有第二閾值電壓之第二高介電金屬閘極，其中第二閾值電壓不同於第一閾值電壓。
在又一實施例中，一種方法包括以下步驟：在 第一鰭特徵結構的上方形成第一閘極堆疊及在第二鰭特徵結構的上方形成第二閘極堆疊；移除第一閘極堆疊以形成曝露第一鰭特徵結構之第一閘極溝道；移除第二閘極堆疊以形成曝露第二鰭特徵結構之第二閘極溝道；執行高壓退火以曝露第一鰭特徵結構。高壓退火製程在非氧環境中進行。此方法亦包括在鰭特徵結構之第一部份的上方形成第一高介電金屬閘極及在第二鰭特徵結構之第二部份的上方形成第二高介電金屬閘極。因此，形成具有第一閾值電壓之第一高介電金屬閘極及具有第二閾值電壓之第二高介電金屬閘極，其中第二閾值電壓不同於第一閾值電壓。
在又一實施例中，一種方法包括以下步驟：在 第一鰭特徵結構的上方形成第一閘極堆疊及在第二鰭特徵結構的上方形成第二閘極堆疊；在第二閘極堆疊的上方形成硬式遮罩；移除第一閘極堆疊以形成曝露第一鰭特徵結構之第一閘極溝道，執行高壓退火以曝露第一鰭特徵結 構。高壓退火製程在非氧環境中進行。方法亦包括以下步驟：移除硬式遮罩；移除第二閘極堆疊以形成曝露第一鰭特徵結構之第二閘極溝道；及在第一鰭特徵結構之部分之上方的第一閘極溝道內部形成第一高介電金屬閘極及在第二鰭特徵結構之上方的第二閘極溝道內部形成第二高介電金屬閘極。形成具有第一閾值電壓之第一高介電金屬閘極及具有第二閾值電壓之第二高介電金屬閘極，其中第二閾值電壓不同於第一閾值電壓。
前文概述了若干實施例的特徵，以便本領域熟 習此項技藝者可更好地理解本揭露的各態樣。本領域熟習此項技藝者應當瞭解到他們可容易地使用本揭露作為基礎來設計或者修改用於實行相同目的及/或實現本文引入的實施例的相同優勢的其他製程及結構。本領域熟習此項技藝者亦應當瞭解到，此類等效構造不脫離本揭露的精神及範疇，以及在不脫離本揭露的精神及範疇的情況下，其可對本文進行各種改變、取代及變更。
100‧‧‧方法
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧步驟
112‧‧‧步驟

Claims (8)

  1. 一種形成具有不同閾值電壓的半導體裝置的方法，包含：在一第一鰭特徵結構的上方形成一第一閘極堆疊及在一第二鰭特徵結構的上方形成第二閘極堆疊；移除該第一閘極堆疊以形成曝露該第一鰭特徵結構之一第一閘極溝道；移除該第二閘極堆疊以形成曝露該第二鰭特徵結構之一第二閘極溝道；對該曝露之第一鰭特徵結構之一部份執行一高壓退火(HPA)製程，其中對該曝露第一鰭特徵結構之該部份執行該高壓退火製程之步驟包括：在執行該高壓退火製程之前形成一圖案化之硬式遮罩(HM)以覆蓋該第二閘極溝道；以及在執行該高壓退火製程之後移除該圖案化之硬式遮罩；以及在該第一鰭特徵結構之該部分之上方的該第一閘極溝道內部形成一第一高介電金屬閘極(HK/MG)，及在該第二鰭特徵結構之上方的該第二閘極溝道內部形成一第二高介電金屬閘極，其中形成之該第一高介電金屬閘極具有一第一閾值電壓，且形成之該第二高介電金屬閘極具有一第二閾值電壓，該第二閾值電壓不同於該第一閾值電壓。
  2. 如請求項1所述之方法，其中該高壓退火製程在非氧環境中進行。
  3. 如請求項1所述之方法，其中在該第一鰭特徵結構之該部份之上方的該第一閘極溝道內部形成該 第一高介電金屬閘極及在該第二鰭特徵結構之上方的該第二閘極溝道內部形成該第二高介電金屬閘極包括：該第一高介電金屬閘極及該第二高介電金屬閘極同時一起形成，且具有相同的介電層材料與金屬材料。
  4. 如請求項1所述之方法，其中在該第一鰭特徵結構之該部份之上方的該第一閘極溝道內部形成該第一高介電金屬閘極及在該第二鰭特徵結構之上方的該第二閘極溝道內部形成該第二高介電金屬閘極之步驟包括：該第一高介電金屬閘極及該第二高介電金屬閘極單獨形成，且具有不同的介電層材料與金屬材料。
  5. 一種形成具有不同閾值電壓的半導體裝置的方法，包含：在一第一鰭特徵結構的上方形成一第一閘極堆疊及在一第二鰭特徵結構的上方形成第二閘極堆疊；移除該第一閘極堆疊以形成曝露該第一鰭特徵結構之一第一閘極溝道；移除該第二閘極堆疊以形成曝露該第二鰭特徵結構之一第二閘極溝道；在該第二閘極溝道的上方，包括該第二鰭特徵結構的上方形成一硬式遮罩；對該曝露第一鰭特徵結構執行一高壓退火製程，其中該高壓退火製程在非氧環境中進行；有選擇地移除該硬式遮罩；以及 在該第一鰭特徵結構之一第一部分之上方形成一第一高介電金屬閘極，及在該第二鰭特徵結構之一第二部份的上方形成一第二高介電金屬閘極，其中形成之該第一高介電金屬閘極具有一第一閾值電壓，且形成之該第二高介電金屬閘極具有一第二閾值電壓，該第二閾值電壓不同於該第一閾值電壓。
  6. 一種形成具有不同閾值電壓的半導體裝置的方法，包含：在一第一鰭特徵結構的上方形成一第一閘極堆疊及在一第二鰭特徵結構的上方形成第二閘極堆疊；移除該第一閘極堆疊以形成一第一閘極溝道曝露該第一鰭特徵結構之一第一通道區域，以及移除該第二閘極堆疊以形成一第二閘極溝道曝露該第二鰭特徵結構之一第二通道區域；形成一硬式遮罩於該第二通道區域上並接觸該第二通道區域；對該第一通道區域執行一高壓退火製程，其中該高壓退火製程在非氧環境中進行；移除該硬式遮罩；以及在該第一閘極溝道內部形成一第一高介電金屬閘極，及在該第二閘極溝道內部形成一第二高介電金屬閘極，其中形成之該第一高介電金屬閘極具有一第一閾值電壓，且形成之該第二高介電金屬閘極具有一第二閾值電壓，該第二閾值電壓不同於該第一閾值電壓。
  7. 如請求項6所述之方法，其中移除該硬式遮罩之步驟包括：有選擇地蝕刻該硬式遮罩，而實質上不蝕刻該第一鰭特徵結構及該第二鰭特徵結構。
  8. 如請求項6所述之方法，其中移除該第二閘極堆疊以形成該第二閘極溝道曝露該第二鰭特徵結構之該第二通道區域之步驟包括：有選擇地蝕刻該第二閘極堆疊，而實質上不蝕刻該第一鰭特徵結構及該第二鰭特徵結構。
TW104139210A 2014-12-12 2015-11-25 形成具有不同閾値電壓的半導體裝置的方法 TWI611516B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/569,096 2014-12-12
US14/569,096 US9349652B1 (en) 2014-12-12 2014-12-12 Method of forming semiconductor device with different threshold voltages
US14/839,753 US9728461B2 (en) 2014-12-12 2015-08-28 Method of forming semiconductor device with different threshold voltages
US14/839,753 2015-08-28

Publications (2)

Publication Number Publication Date
TW201633461A TW201633461A (zh) 2016-09-16
TWI611516B true TWI611516B (zh) 2018-01-11

Family

ID=55969793

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139210A TWI611516B (zh) 2014-12-12 2015-11-25 形成具有不同閾値電壓的半導體裝置的方法

Country Status (3)

Country Link
US (2) US9349652B1 (zh)
CN (1) CN105702583B (zh)
TW (1) TWI611516B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714621B2 (en) * 2016-12-14 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming doped channel thereof
DE102018106191B4 (de) * 2017-09-29 2023-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren zur selektiven bildung von gate-abstandshaltern eines finfets mittels eines fluorierungsprozesses
US10916552B2 (en) 2018-10-26 2021-02-09 International Business Machines Corporation Stacked FinFET mask-programmable read only memory containing spaced apart upper and lower threshold voltage setting layers
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
CN112563203A (zh) * 2019-09-26 2021-03-26 台湾积体电路制造股份有限公司 半导体装置的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020031920A1 (en) * 1996-01-16 2002-03-14 Lyding Joseph W. Deuterium treatment of semiconductor devices
US7262104B1 (en) * 2004-06-02 2007-08-28 Advanced Micro Devices, Inc. Selective channel implantation for forming semiconductor devices with different threshold voltages
US20140227850A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/Tri-Gate Channel Doping for Multiple Threshold Voltage Tuning

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274490B1 (en) * 2000-03-08 2001-08-14 Lucent Technologies Inc. Method of manufacturing semiconductor devices having high pressure anneal
JP3634320B2 (ja) * 2002-03-29 2005-03-30 株式会社東芝 半導体装置及び半導体装置の製造方法
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US7425740B2 (en) 2005-10-07 2008-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for a 1T-RAM bit cell and macro
CN101350306B (zh) * 2007-07-20 2010-08-11 中芯国际集成电路制造(上海)有限公司 一种减小阈值电压标准方差的方法
US8048723B2 (en) 2008-12-05 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs having dielectric punch-through stoppers
US8776734B1 (en) 2008-05-19 2014-07-15 Innovative Environmental Solutions, Llc Remedial system: a pollution control device for utilizing and abating volatile organic compounds
US8053299B2 (en) 2009-04-17 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabrication of a FinFET element
US8415718B2 (en) 2009-10-30 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming epi film in substrate trench
US8395195B2 (en) 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8618556B2 (en) 2011-06-30 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design and method of fabricating same
US8609518B2 (en) 2011-07-22 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Re-growing source/drain regions from un-relaxed silicon layer
US8815712B2 (en) 2011-12-28 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for epitaxial re-growth of semiconductor region
US8742509B2 (en) 2012-03-01 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for FinFETs
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9171929B2 (en) 2012-04-25 2015-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device and method of making the strained structure
US8633516B1 (en) 2012-09-28 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain stack stressor for semiconductor device
US8497177B1 (en) 2012-10-04 2013-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US9214555B2 (en) 2013-03-12 2015-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for FinFET channels
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US9515164B2 (en) * 2014-03-06 2016-12-06 International Business Machines Corporation Methods and structure to form high K metal gate stack with single work-function metal
KR102237433B1 (ko) * 2014-05-07 2021-04-07 삼성전자주식회사 반도체 소자의 제조 방법
US9330938B2 (en) * 2014-07-24 2016-05-03 International Business Machines Corporation Method of patterning dopant films in high-k dielectrics in a soft mask integration scheme

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020031920A1 (en) * 1996-01-16 2002-03-14 Lyding Joseph W. Deuterium treatment of semiconductor devices
US7262104B1 (en) * 2004-06-02 2007-08-28 Advanced Micro Devices, Inc. Selective channel implantation for forming semiconductor devices with different threshold voltages
US20140227850A1 (en) * 2013-02-08 2014-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/Tri-Gate Channel Doping for Multiple Threshold Voltage Tuning

Also Published As

Publication number Publication date
US20160172248A1 (en) 2016-06-16
CN105702583A (zh) 2016-06-22
TW201633461A (zh) 2016-09-16
US9728461B2 (en) 2017-08-08
US20160172247A1 (en) 2016-06-16
US9349652B1 (en) 2016-05-24
CN105702583B (zh) 2019-06-11

Similar Documents

Publication Publication Date Title
US11894275B2 (en) FinFET device having oxide region between vertical fin structures
US10325816B2 (en) Structure and method for FinFET device
US11889674B2 (en) Structure and method for SRAM FinFET device having an oxide feature
US9318606B2 (en) FinFET device and method of fabricating same
US10199502B2 (en) Structure of S/D contact and method of making same
US8614127B1 (en) Method of making a FinFET device
US9349866B2 (en) Structure and method for FinFET device
US9034716B2 (en) Method of making a FinFET device
TWI567981B (zh) 鰭部件的結構及其製造方法
US11804546B2 (en) Structure and method for integrated circuit
US10256151B2 (en) Method of making a finFET device
TWI611516B (zh) 形成具有不同閾値電壓的半導體裝置的方法