TWI592938B - 於控制邏輯錯誤時重新配置存儲控制器的方法以及使用該方法的裝置 - Google Patents

於控制邏輯錯誤時重新配置存儲控制器的方法以及使用該方法的裝置 Download PDF

Info

Publication number
TWI592938B
TWI592938B TW104137290A TW104137290A TWI592938B TW I592938 B TWI592938 B TW I592938B TW 104137290 A TW104137290 A TW 104137290A TW 104137290 A TW104137290 A TW 104137290A TW I592938 B TWI592938 B TW I592938B
Authority
TW
Taiwan
Prior art keywords
logic
memory controller
error
reconfiguring
area
Prior art date
Application number
TW104137290A
Other languages
English (en)
Other versions
TW201717209A (zh
Inventor
周溱
陽學仕
Original Assignee
上海寶存信息科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海寶存信息科技有限公司 filed Critical 上海寶存信息科技有限公司
Publication of TW201717209A publication Critical patent/TW201717209A/zh
Application granted granted Critical
Publication of TWI592938B publication Critical patent/TWI592938B/zh

Links

Landscapes

  • Logic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

於控制邏輯錯誤時重新配置存儲控制器的方法以及使用該方法的裝置
本發明關連於一種快閃記憶體裝置，特別是一種於控制邏輯錯誤時重新配置存儲控制器的方法以及使用該方法的裝置。
對於以現場可程式化邏輯閘陣列(FPGA,Field-Programmable Gate Array)封裝的固態硬碟(SSD,Solid State Drive)儲存系統中的控制器，單粒子翻轉(SEU,Single Event Upset)是造成控制邏輯錯誤的原因之一。單粒子翻轉是微電子裝置中的敏感裝置因為阿爾法粒子或宇宙射線衝擊造成的狀態翻轉。因此，本發明提出一種於控制邏輯錯誤時重新配置控制器中之邏輯的方法以及使用該方法的裝置，用以克服上述的問題。
本發明的實施例提出一種於控制邏輯錯誤時重新配置存儲控制器的方法，由處理單元執行，包含下列步驟。週期性詢問編碼器是否存儲控制器發生錯誤。當編碼器答覆存儲控制器發生錯誤時，驅動存儲控制器的固定區域中的重配置控 制邏輯，用以重新程式化存儲控制器的整個可重配置區域，其中，可重配置區域以現場可程式化邏輯閘陣列實施。
本發明的實施例提出一種於控制邏輯錯誤時重新配置控制器的裝置，包含固定區域與可重配置區域。固定區域包含處理單元以及重配置控制邏輯。處理單元週期性詢問編碼器是否存儲控制器發生錯誤。當編碼器答覆存儲控制器發生錯誤時，驅動存儲控制器的固定區域中的重配置控制邏輯，用以重新程式化存儲控制器的整個可重配置區域。可重配置區域以現場可程式化邏輯閘陣列實施。
10‧‧‧系統
110‧‧‧處理單元
120‧‧‧唯讀記憶體
130‧‧‧靜態隨機存取記憶體
140‧‧‧動態隨機存取記憶體
150‧‧‧存取介面
160‧‧‧主裝置
170‧‧‧存取介面
180‧‧‧儲存單元
210‧‧‧記憶體單元陣列
220‧‧‧行解碼單元
230‧‧‧列編碼單元
240‧‧‧位址單元
250‧‧‧資料暫存器
300a‧‧‧可重配置區域
300b‧‧‧固定區域
310‧‧‧重配置控制邏輯
S410~S480‧‧‧方法步驟
S510~S520‧‧‧方法步驟
S610‧‧‧方法步驟
第1圖係依據本發明實施例之固態硬碟儲存系統的系統架構圖。
第2圖係依據本發明實施例之快閃記憶體中的儲存單元示意圖。
第3圖係依據本發明實施例之存儲控制器的邏輯分割示意圖。
第4圖係依據本發明實施例之重新配置存儲控制器的方法流程圖。
第5圖係依據本發明實施例之重新配置存儲控制器的方法流程圖。
第6圖係依據本發明實施例之重新配置存儲控制器的方法流程圖。
第7圖係依據本發明實施例之重新配置存儲控制器的方法 流程圖。
以下說明係為完成發明的較佳實現方式，其目的在於描述本發明的基本精神，但並不用以限定本發明。實際的發明內容必須參考之後的權利要求範圍。
必須瞭解的是，使用於本說明書中的”包含”、”包括”等詞，係用以表示存在特定的技術特徵、數值、方法步驟、作業處理、元件以及/或元件，但並不排除可加上更多的技術特徵、數值、方法步驟、作業處理、元件、元件，或以上的任意組合。
於權利要求中使用如”第一”、"第二"、"第三"等詞係用來修飾權利要求中的元件，並非用來表示之間具有優先權順序，先行關係，或者是一個元件先於另一個元件，或者是執行方法步驟時的時間先後順序，僅用來區別具有相同名字的元件。
第1圖係依據本發明實施例之固態硬碟儲存系統的系統架構圖。固態硬碟儲存系統的系統架構10中包含唯讀記憶體120，儲存重新配置存儲控制器的資訊。於此須注意的是，此資訊也可備份在儲存單元180中。當處理單元110執行靜態隨機存取記憶體130的控制核心演算法時，根據主裝置160透過存取介面150發出的命令，寫入資料到儲存單元180中的指定位址，或者從儲存單元180中的指定位址讀取資料。詳細來說，處理單元110可透過存取介面170寫入資料到儲存單元180中的指定位址，以及從儲存單元180中的指定位址讀取資料。系統 架構10使用數個電子訊號來協調處理單元110與儲存單元180間的資料與命令傳遞，包含資料線(data line)、頻率訊號(clock signal)與控制訊號(control signal)。資料線可用以傳遞命令、位址、讀出及寫入的資料；控制訊號線可用以傳遞晶片致能(chip enable,CE)、位址提取致能(address latch enable,ALE)、命令提取致能(command latch enable,CLE)、寫入致能(write enable,WE)等控制訊號。存取介面170可採用雙倍數據率(double data rate,DDR)通訊協定與儲存單元180溝通，例如，開放NAND快閃(open NAND flash interface,ONFI)、雙倍數據率開關(DDR toggle)或其他介面。處理單元110另可使用存取介面150透過指定通訊協定與主裝置160進行溝通，例如，通用序列匯流排(universal serial bus,USB)、先進技術附著(advanced technology attachment,ATA)、序列先進技術附著(serial advanced technology attachment,SATA)、快速周邊組件互聯(peripheral component interconnect express,PCI-E)或其他介面。處理單元110、唯讀記憶體120、靜態隨機存取記憶體130、存取介面150及170可統稱為一個存儲控制器(storage controller)。
第2圖係依據本發明實施例之快閃記憶體中的儲存單元示意圖。儲存單元180可包含由MxN個記憶體單元(memory cells)組成的陣列(array)210，而每一個記憶體單元儲存至少一個位(bit)的資訊。快閃記憶體可以是NAND型快閃記憶體，或其他種類的快閃記憶體。為了正確存取訊號，行解碼單元220用以選擇記憶體單元陣列210中指定的行，而列編碼單 元230用以選擇指定行中一定數量的位元組的資料作為輸出。位址單元240提供行資訊給行解碼器220，其中定義了選擇記憶體單元陣列210中的那些行。相似地，列解碼器230則根據地址單元240提供的列資訊，選擇記憶體單元陣列210的指定行中一定數量的列進行讀取或寫入操作。行可稱為為字元線(wordline)，列可稱為位線(bitline)。資料暫存器(data buffer)250可儲存從記憶體單元陣列210讀取出的資料，或欲寫入記憶體單元陣列210中的資料。記憶體單元可為單層式單元(single-level cells,SLCs)、多層式單元(multi-level cells,MLCs)或三層式單元(triple-level cells,TLCs)。
第3圖係依據本發明實施例之存儲控制器的邏輯分割示意圖。存儲控制器可包含可重配置區域(reconfigurable region)130a及固定區域(fixed region)300b。固定區域300b可包含輸出入控制邏輯(I/O control logic)、主裝置通訊邏輯(master-device communications logic)及重配置控制邏輯(re-configuration control logic)310等。固定區域300b另可包含處理單元110的運算邏輯單元，用以依據載入的韌體進行數學運算以及控制其他元件。例如，輸出入控制邏輯包含對唯讀記憶體120以及靜態隨機存取記憶體130等的輸出入控制。主裝置通訊邏輯可實施於存取介面150。固定區域300b中的邏輯不能重新配置。可重配置區域300a以現場可程式化邏輯閘陣列實施。可重配置區域300a包含固態硬碟儲存系統的控制核心演算法，可占超過存儲控制器的90%空間。可重配置區域300a包含可程式化邏輯區塊的陣列及階層式可重新組態的相互連結，使 得區塊與區塊可連接在一起，例如，數個邏輯閘可依據不同組態相互連接在一起。一些邏輯區塊可組態來執行複雜的綜合性功能，或者是簡單的邏輯閘，例如及閘(AND)、或閘(OR)、互斥或閘(XOR)等。一些邏輯區塊可包含記憶元件，由簡單的正反器(flip-flops)或完整的記憶塊組成。可重配置區域300a中的控制核心演算法以及固定區域300b中的邏輯可組織成數個碼區段(code segments)，並在每一個碼區段加上迴圈冗餘校驗碼(CRC-Cyclic Redundancy Check)進行保護。解碼單元可使用迴圈冗餘校驗碼檢查存儲控制器中的控制核心演算法及邏輯是否發生錯誤，並且當錯誤發生時嘗試修正其中的錯誤。然而，當控制核心演算法及邏輯無法修復時(亦可稱為控制邏輯錯誤)，需要執行一個方法，用以重新配置存儲控制器。控制邏輯錯誤也可以代表存儲控制器發生錯誤。
於一種實施方式中，存儲控制器可偵測可重配置區域300a的哪個部份發生不可恢復的錯誤，接著，僅重新組態發生錯誤的部分。為完成此偵測需要實施特定的硬體電路以及/或軟體指令。或者是，需要花費額外的時間來完成此偵測，在主裝置160所發出的命令逾時前，可能造成來不及完成重新組態以及處理此命令。於另一種實施方式，存儲控制器可重新組態整個可重配置區域300a而不進行如上所述的偵測。第4圖係依據本發明實施例之重新配置存儲控制器的方法流程圖。熟習此技藝人士理解當存儲控制器接收到主裝置160所發出的命令時，使用控制核心演算法來驅動存取介面170，用以完成此命令，例如資料讀取命令、資料寫入命令等。在使用控制核心 演算法前，解碼單元需要先檢查存儲控制器中的控制核心演算法及邏輯是否正確。當解碼單元無法修復於存儲控制器的控制核心演算法及邏輯中發生的錯誤時，可發出最高優先權的中斷給處理單元110。當處理單元110接收到中斷後(步驟S410)，暫停存取(步驟S420)。換句話說，處理單元110並不使用包含無法恢復錯誤的控制核心演算法來驅動存取介面170。接著，儲存目前的執行狀態(例如，執行變數值，尚未寫入儲存單元180的資料，已讀取但尚未答覆給主裝置160的資料等)於動態隨機存取記憶體140(步驟S430)。詳細來說，於步驟S430，處理單元110驅動輸出入控制邏輯儲存目前的執行狀態至動態隨機存取記憶體140。處理單元110驅動重配置控制邏輯310的開始執行重配置作業，用以重新程式化整個可重配置區域300a(步驟S440)。詳細來說，重配置控制邏輯310透過輸出入控制邏輯驅動讀取唯讀記憶體120中儲存的資訊，例如使用硬體描述語言(HDL,Hardware Description Language)撰寫的指令、邏輯區塊間相互連接的對照表等，並根據此資訊來重新程式化整個可重配置區域300a。接著，反復執行一個迴圈，用以詢問重配置控制邏輯310重配置作業是否完成(步驟S450)。當重配置控制邏輯310回復重配置作業完成的訊息後(步驟S450中”是”的路徑)，處理單元110啟動整個存儲控制器的再初始化作業(re-initiation operation)，使得存儲控制器處於可用狀態(步驟S460)。接著，從動態隨機存取記憶體140恢復(restore)執行狀態(步驟S470)，以及根據恢復的執行狀態恢復存取(resume access)(步驟S480)。透過以上的方法，尚未執行完的操作可以 從中斷點繼續執行。存儲控制器僅在短暫的時間(少於1秒)失效，重配置之後則恢復正常。
第5圖係依據本發明實施例之重新配置存儲控制器的方法流程圖。當暫停存取後(步驟S420)，完成當前管道(pipeline)中操作(步驟S510)。當完成當前管道(pipeline)中操作後(步驟S510)，處理單元110驅動重配置控制邏輯310的開始執行重配置作業，用以重新程式化整個可重配置區域300a(步驟S440)。接著，當處理單元110啟動整個存儲控制器的再初始化作業，使得存儲控制器處於可用狀態後(步驟S460)，恢復存取(步驟S520)。步驟S410、S420、S440、S450、S460的詳細技術內容請參考第4圖的說明，為求簡潔不再贅述。
關於如何判斷上述存儲控制器發生錯誤，請參考第4圖及第5圖描述的方法流程：一些實施例是透過中斷處理常式(interrupt handler)的機制偵測發生單粒子翻轉錯誤(造成存儲控制器錯誤)，一旦接收到中斷，接著進行重新組態。於一些實施例中，處理單元110也可週期性的詢問(polling)解碼單元是否發生單粒子翻轉錯誤。一旦解碼單元答覆發生單粒子翻轉錯誤，則進行重新組態。
第6圖係依據本發明實施例之重新配置存儲控制器的方法流程圖。第6圖的方法流程圖相似於第4圖。然而，熟習此技藝人士可將第4圖的步驟S410中的接收中斷修改為週期性詢問解碼單元是否發生存儲控制器錯誤(步驟S610)。當解碼單元答覆發生控制邏輯錯誤時(步驟S610中”是”的路徑)，暫停存取(步驟S420)。為求說明書的簡潔，後續的步驟可參考第 4圖的說明，不再贅述。
第7圖係依據本發明實施例之重新配置存儲控制器的方法流程圖。第7圖的方法流程圖相似於第5圖。然而，熟習此技藝人士可將第5圖的步驟S410中的接收中斷修改為週期性詢問解碼單元是否發生存儲控制器錯誤(步驟S610)。當解碼單元答覆發生控制邏輯錯誤時(步驟S610中”是”的路徑)，暫停存取(步驟S420)。為求說明書的簡潔，後續的步驟可參考第5圖的說明，不再贅述。
雖然第1圖中包含了以上描述的組件，但不排除在不違反發明的精神下，使用更多其他的附加元件，已達成更佳的技術效果。此外，雖然第4至7圖的流程圖採用指定的順序來執行，但是在不違反發明精神的情況下，熟習此技藝人士可以在達到相同效果的前提下，修改這些步驟間的順序，所以，本發明並不局限於僅使用如上所述的順序。此外，熟習此技藝人士亦可以將若干步驟整合為一個步驟，或者是除了這些步驟外，循序或平行地執行更多步驟，本發明亦不因此而局限。
雖然本發明使用以上實施例進行說明，但需要注意的是，這些描述並非用以限縮本發明。相反地，此發明涵蓋了熟習此技藝人士顯而易見的修改與相似設置。所以，申請權利要求範圍須以最寬廣的方式解釋來包含所有顯而易見的修改與相似設置。
S610、S420~S480‧‧‧方法步驟

Claims (18)

  1. 一種於控制邏輯錯誤時重新配置存儲控制器的方法，由一處理單元執行，包含：週期性詢問一編碼器是否一存儲控制器發生錯誤，其中，上述控制邏輯錯誤代表一可重配置區域的控制核心演算法以及一固定區域的邏輯中包含無法被一解碼器修正的錯誤；當上述編碼器答覆上述存儲控制器發生錯誤時，驅動一存儲控制器的上述固定區域中的一重配置控制邏輯，用以重新程式化上述存儲控制器的一整個可重配置區域，而不是重新程式化上述可重配置區域中的一部份；以及恢復上述存儲控制器的操作。
  2. 如權利要求第1項所述的於控制邏輯錯誤時重新配置存儲控制器的方法，其中，上述可重配置區域以現場可程式化邏輯閘陣列實施。
  3. 如權利要求第1項所述的於控制邏輯錯誤時重新配置存儲控制器的方法，更包含：於重新程式化上述存儲控制器的上述整個可重配置區域前，暫停一存取以及儲存一執行狀態至一動態隨機存取記憶體；以及於重新程式化上述存儲控制器的上述整個可重配置區域後，啟動上述存儲控制器的一再初始化作業、回復上述執行狀態以及根據上述執行狀態恢復上述存取。
  4. 如權利要求第3項所述的於控制邏輯錯誤時重新配置存儲 控制器的方法，其中，上述固定區域包含一主裝置通訊邏輯，用以從一主裝置接收指示存取一儲存單元中的資料的一命令。
  5. 如權利要求第3項所述的於控制邏輯錯誤時重新配置存儲控制器的方法，其中，於上述驅動一存儲控制器的上述固定區域中的一重配置控制邏輯的步驟，更包含：週期性詢問上述重配置控制邏輯一重配置作業是否完成；以及當上述重配置控制邏輯回復上述重配置作業已完成時，繼續後續的處理。
  6. 如權利要求第1項所述的於控制邏輯錯誤時重新配置存儲控制器的方法，其中，於上述驅動一存儲控制器的上述固定區域中的一重配置控制邏輯的步驟，更包含：依據一唯讀記憶體中儲存的一資訊重新程式化上述存儲控制器的上述整個可重配置區域。
  7. 如權利要求第6項所述的於控制邏輯錯誤時重新配置存儲控制器的方法，其中，上述固定區域更包含一輸出入控制邏輯，以及於依據一唯讀記憶體中儲存的一資訊重新程式化上述存儲控制器的上述整個可重配置區域的步驟，更包含：驅動上述輸出入控制邏輯讀取上述唯讀記憶體中儲存的上述資訊。
  8. 如權利要求第1項所述的於控制邏輯錯誤時重新配置存儲控制器的方法，其中，上述可重配置區域的控制核心演算 法以及上述固定區域的邏輯組織成多個碼區段，並且在每一上述碼區段加上一迴圈冗餘校驗碼進行保護。
  9. 如權利要求第8項所述的於控制邏輯錯誤時重新配置存儲控制器的方法，其中，上述解碼器使用上述迴圈冗餘校驗碼檢查上述可重配置區域的控制核心演算法以及上述固定區域的邏輯是否發生一錯誤，以及當上述錯誤發生時嘗試修正其中的錯誤。
  10. 一種於控制邏輯錯誤時重新配置存儲控制器的裝置，包含：一固定區域，包含一處理單元以及一重配置控制邏輯；以及一可重配置區域；其中，上述處理單元週期性詢問一編碼器是否一存儲控制器發生錯誤，其中，上述控制邏輯錯誤代表一可重配置區域的控制核心演算法以及一固定區域的邏輯中包含無法被一解碼器修正的錯誤；以及當上述編碼器答覆上述存儲控制器發生錯誤時，驅動一存儲控制器的上述固定區域中的一重配置控制邏輯，用以重新程式化上述存儲控制器的一整個可重配置區域，而不是重新程式化上述可重配置區域中的一部份。
  11. 如權利要求第10項所述的於控制邏輯錯誤時重新配置存儲控制器的裝置，其中，上述可重配置區域以現場可程式化邏輯閘陣列實施。
  12. 如權利要求第11項所述的於控制邏輯錯誤時重新配置存儲控制器的裝置，其中，上述處理單元於重新程式化上述存 儲控制器的上述整個可重配置區域前，暫停一存取以及儲存一執行狀態至一動態隨機存取記憶體；以及於重新程式化上述存儲控制器的上述整個可重配置區域後，啟動上述存儲控制器的一再初始化作業、回復上述執行狀態以及根據上述執行狀態恢復上述存取。
  13. 如權利要求第12項所述的於控制邏輯錯誤時重新配置存儲控制器的裝置，其中，上述固定區域包含一主裝置通訊邏輯，用以從一主裝置接收指示存取一儲存單元中的資料的一命令。
  14. 如權利要求第13項所述的於控制邏輯錯誤時重新配置存儲控制器的裝置，其中，上述處理單元週期性詢問上述重配置控制邏輯一重配置作業是否完成；以及當上述重配置控制邏輯回復上述重配置作業已完成時，繼續後續的處理。
  15. 如權利要求第10項所述的於控制邏輯錯誤時重新配置存儲控制器的裝置，其中，上述處理單元依據一唯讀記憶體中儲存的一資訊重新程式化上述存儲控制器的上述整個可重配置區域。
  16. 如權利要求第15項所述的於控制邏輯錯誤時重新配置存儲控制器的裝置，其中，上述固定區域更包含一輸出入控制邏輯，以及上述處理單元驅動上述輸出入控制邏輯讀取上述唯讀記憶體中儲存的上述資訊。
  17. 如權利要求第10項所述的於控制邏輯錯誤時重新配置存儲控制器的裝置，其中，上述可重配置區域的控制核心演算法以及上述固定區域的邏輯組織成多個碼區段，並且在每 一上述碼區段加上一迴圈冗餘校驗碼進行保護。
  18. 如權利要求第17項所述的於控制邏輯錯誤時重新配置存儲控制器的裝置，其中，上述解碼器使用上述迴圈冗餘校驗碼檢查上述可重配置區域的控制核心演算法以及上述固定區域的邏輯是否發生一錯誤，以及當上述錯誤發生時嘗試修正其中的錯誤。
TW104137290A 2015-11-04 2015-11-12 於控制邏輯錯誤時重新配置存儲控制器的方法以及使用該方法的裝置 TWI592938B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510740155.3A CN106648449B (zh) 2015-11-04 2015-11-04 于控制逻辑错误时重新配置存储控制器的方法及装置

Publications (2)

Publication Number Publication Date
TW201717209A TW201717209A (zh) 2017-05-16
TWI592938B true TWI592938B (zh) 2017-07-21

Family

ID=58850947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104137290A TWI592938B (zh) 2015-11-04 2015-11-12 於控制邏輯錯誤時重新配置存儲控制器的方法以及使用該方法的裝置

Country Status (2)

Country Link
CN (1) CN106648449B (zh)
TW (1) TWI592938B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7320064B2 (en) * 2004-07-23 2008-01-15 Honeywell International Inc. Reconfigurable computing architecture for space applications
US8443230B1 (en) * 2010-12-15 2013-05-14 Xilinx, Inc. Methods and systems with transaction-level lockstep
CN104484309B (zh) * 2014-12-18 2017-07-28 北京控制工程研究所 一种支持部分可重构的航天用SoC的实现方法

Also Published As

Publication number Publication date
CN106648449A (zh) 2017-05-10
CN106648449B (zh) 2019-09-20
TW201717209A (zh) 2017-05-16

Similar Documents

Publication Publication Date Title
KR102487553B1 (ko) 리페어 가능한 휘발성 메모리를 포함하는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
TWI442407B (zh) 在固態儲存系統中之資料回復
US9513992B2 (en) Method and apparatus to perform concurrent read and write memory operations
US11481294B2 (en) Runtime cell row replacement in a memory
KR102282879B1 (ko) 고체 상태 드라이브의 전송 버퍼 사용률을 향상시키기 위해 nand 페이지 버퍼들을 사용하는 방법 및 시스템
US20230004320A1 (en) Method of managing debugging log in storage device
US20180166142A1 (en) Flash command that reports a count of cell program failures
US11714697B2 (en) Reset and replay of memory sub-system controller in a memory sub-system
CN115443451A (zh) 与由微处理器识别的存储器错误相关的信息的记录和解码
CN116302630A (zh) 处置由微处理器识别的存储器错误
US11422921B2 (en) Debug systems for deterministic validation of data storage devices
TWI567544B (zh) 於控制邏輯錯誤時重新配置存儲控制器的方法以及使用該方法的裝置
TWI592938B (zh) 於控制邏輯錯誤時重新配置存儲控制器的方法以及使用該方法的裝置
US10089196B2 (en) Methods for reconfiguring a storage controller when control logic fails and apparatuses using the same
TWI740454B (zh) 反應電源事件的資料存取方法及裝置
US11798614B2 (en) Automated voltage demarcation (VDM) adjustment for memory device
CN113535459B (zh) 响应电源事件的数据存取方法及装置
CN117289591A (zh) 一种基于fpga的可信芯片冗余控制方法及系统
CN115687180A (zh) 在具有硬件加速输入/输出路径的存储器子系统上生成系统存储器快照
CN114420192A (zh) DRAMLess SSD NAND编程出错的优化方法、装置及介质
CN114097039A (zh) 经停用超级管理单元的恢复管理