TWI533573B - 參數控制方法以及使用其之積體電路 - Google Patents

參數控制方法以及使用其之積體電路 Download PDF

Info

Publication number
TWI533573B
TWI533573B TW103141328A TW103141328A TWI533573B TW I533573 B TWI533573 B TW I533573B TW 103141328 A TW103141328 A TW 103141328A TW 103141328 A TW103141328 A TW 103141328A TW I533573 B TWI533573 B TW I533573B
Authority
TW
Taiwan
Prior art keywords
impedance
setting
pin
group
specific
Prior art date
Application number
TW103141328A
Other languages
English (en)
Other versions
TW201620235A (zh
Inventor
陳佐民
涂榮杰
Original Assignee
力鉅電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力鉅電子股份有限公司 filed Critical 力鉅電子股份有限公司
Priority to TW103141328A priority Critical patent/TWI533573B/zh
Priority to CN201510087970.4A priority patent/CN105991007B/zh
Priority to US14/715,192 priority patent/US9490816B2/en
Application granted granted Critical
Publication of TWI533573B publication Critical patent/TWI533573B/zh
Publication of TW201620235A publication Critical patent/TW201620235A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H03L5/02—Automatic control of voltage, current, or power of power
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2843—In-circuit-testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)

Description

參數控制方法以及使用其之積體電路
本發明係關於一種積體電路的技術，更進一步來說，本發明係關於一種參數控制方法以及使用其之積體電路。
電晶體發明並大量生產之後，各式固態半導體元件如二極體、電晶體等大量使用，取代了真空管在電路中的功能與角色。到了20世紀中後期半導體製造技術進步，使得積體電路成為可能。相對於手工組裝電路使用個別的分立電子元件，積體電路可以把很大數量的微電晶體整合到一個小晶片，是一個巨大的進步。積體電路的規模生產能力，可靠性，電路設計的模組化方法確保了快速採用標準化積體電路代替了設計使用離散電晶體。
積體電路的應用非常廣泛，可使用於幾乎所有的電器和電子設備或裝置，執行各類功能，如存儲器、微處理器、邏輯、類比與其他個別元件。其應用一般分為電腦及週邊設備、辦公自動化設備、消費性產品、通 訊、汽車、工業及其他應用等。
一般積體電路，即使電路幾乎相同，常常會有根據不同廠商、不同應用，需要不同的設定，例如操作頻率等等。然而，若僅為了這些設定，積體電路設計廠商生產實質電路相同而操作設定不同的積體電路，不符和成本。因此，積體電路常常會有一個特殊腳位用以進行操作設定。第1圖繪示為先前技術的積體電路100的腳位圖。請參考第1圖，此積體電路100係用於電源控制，其腳位包括閘極(開關)控制接腳VG、電流感測接腳ICS、電源接腳VCC、接地接腳GND、回授接腳FB以及切換頻率控制接腳OSC。開關控制接腳VG輸出脈波寬度調變訊號PWM用來控制主開關的導通截止。回授接腳FB用來接收回授訊號。電源接腳VCC與接地接腳GND用以接收電源控制積體電路100的操作電壓。切換頻率控制接腳OSC根據其所耦接的頻率決定電路101的阻抗大小，決定電源控制積體電路100的操作頻率。
雖然藉由額外的切換頻率控制接腳OSC，使設計者可以控制電源控制積體電路100的運作頻率。然而，先前技術的積體電路一個設定必須要浪費一個接腳。若需要進行多個設定，則必須要有多個接腳，造成接腳的浪費與產品體積的增加。因此，申請人提出一種利用一個接腳可以進行多個設定的方式。
本發明的一目的在於提供一種參數控制方法及使用其之積體電路，用以在少數腳位的基礎上，可以控制積體電路的多數個參數。
有鑒於此，本發明提供一種參數控制方法，此參數控制方法包括下列步驟：提供第一組至第N組阻抗組與第一個到第N個第一設定的對應關係，其中，每一組阻抗組包括K個子阻抗；提供第一個至第K個子阻抗與第一個到第K個第二設定的對應關係；檢測一設定接腳所耦接之阻抗值；根據該設定接腳所檢測到的阻抗值與上述第一組至第N組阻抗組進行比對，找出所對應的一特定阻抗組，選擇一特定第一設定；根據該設定接腳所檢測到的阻抗值與上述特定阻抗組的第一至第K子阻抗進行比對，找出所對應的一特定子阻抗，選擇一特定第二設定；以及根據該特定第一設定與該特定第二設定，運作該積體電路。
本發明另外提供一種積體電路，此積體電路包括一設定接腳、一阻抗量測電路以及一阻抗-設定轉換電路。阻抗量測電路耦接上述設定接腳，用以檢測上述設定接腳的阻抗。阻抗-設定轉換電路耦接上述阻抗量測電路，根據上述設定接腳的阻抗，以決定上述積體電路之一運作設定，其中，上述阻抗-設定轉換電路內部儲存有第一組至第N組阻抗組與第一個到第N個第一設定的對應關係，其中，每一組阻抗組包括K個子阻抗。另外，上述阻抗-設定轉換電路內部儲存有第一至第K子阻抗與第一個 到第K個第二設定的對應關係。再者，上述阻抗-設定轉換電路根據上述設定接腳所檢測到的阻抗值與上述第一組至第N組阻抗組進行比對，找出所對應的一特定阻抗組，選擇一特定第一設定。另外，上述阻抗-設定轉換電路根據上述設定接腳所檢測到的阻抗值與上述特定阻抗組的第一至第K子阻抗進行比對，找出所對應的一特定子阻抗，選擇一特定第二設定。之後，上述積體電路根據上述特定第一設定與上述特定第二設定，進行運作，其中，N與K為自然數。
依照本發明較佳實施例所述之參數控制方法以及使用其之積體電路，上述積體電路還包括一第二設定接腳，其中，上述第二設定接腳耦接上述阻抗量測電路，且上述阻抗量測電路用以檢測上述第二設定接腳的阻抗。其中，上述阻抗-設定轉換電路內部儲存有第一組至第N組第二阻抗組與第一個到第N個第三設定的對應關係，其中，每一組第二阻抗組包括K個第二子阻抗；另外，上述阻抗-設定轉換電路內部儲存有第一個至第K個子阻抗以及第一個至第K個第二子阻抗與K2個第二設定的對應關係，其中，第I個子阻抗與第J個第二子阻抗對應第(I，J)個第二設定。上述阻抗量測電路根據第二設定接腳所檢測到的阻抗值與上述第一組至第N組第二阻抗組進行比對，找出所對應的一特定第二阻抗組，選擇一特定第三設定。之後，上述阻抗量測電路根據設定接腳所檢測到的阻抗值與上述特定阻抗組的第一個至第K個子阻抗進行 比對，並且根據上述第二設定接腳所檢測到的阻抗值與上述特定阻抗組的第一個至第K個子阻抗進行比對，找出所對應的上述特定子阻抗以及第二特定子阻抗，選擇一特定第二設定。
依照本發明較佳實施例所述之參數控制方法以及使用其之積體電路，上述積體電路係一電源控制積體電路，且上述設定接腳係一開關控制接腳，上述設定接腳所耦接之阻抗值係防浮接電阻之阻抗值，且上述第二設定接腳係電流感測接腳，上述第二設定接腳所耦接之阻抗值係耦接該電流感測接腳之低通濾波器的電阻之阻抗值，其中，上述參數控制方法係在上述電源控制積體電路啟動時執行。
本發明之精神在於在積體電路內部設置一阻抗-設定轉換電路，且在阻抗-設定轉換電路中設立以N組阻抗對應N組第一設定，每一組阻抗又細分為K個阻抗，K個阻抗又對應K個第二設定。藉此，積體電路便可以用少數個腳位進行多數個設定。因此，可以節省設定所需要的腳位。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
100‧‧‧積體電路
VG‧‧‧閘極(開關)控制接腳
ICS‧‧‧電流感測接腳
VCC‧‧‧電源接腳
GND‧‧‧接地接腳
FB‧‧‧回授接腳
OSC‧‧‧切換頻率控制接腳
PWM‧‧‧脈波寬度調變訊號
101‧‧‧頻率決定電路
SPIN‧‧‧設定接腳
201、301、501‧‧‧阻抗量測電路
202、302、502‧‧‧阻抗-設定轉換電路
203、303‧‧‧功能電路
RSET‧‧‧設定電阻
SPIN1‧‧‧第一設定接腳
SPIN2‧‧‧第二設定接腳
RSET1‧‧‧第一設定電阻
RSET2‧‧‧第二設定電阻
400‧‧‧電源轉換器
401‧‧‧本發明較佳實施例的電源控制積體電路
402‧‧‧變壓器
403‧‧‧切換開關
404‧‧‧回授電路
405‧‧‧電流感測電阻
406‧‧‧整流濾波電路
407‧‧‧防浮接電阻
408‧‧‧RC低通濾波器
503‧‧‧操作輸出電路
S600~S606‧‧‧本發明實施例的各步驟
第1圖繪示為先前技術的返馳式電源供 應器的電路圖。
第2圖繪示為本發明之第一實施例的積體電路的電路方塊圖。
第3圖繪示為本發明之第二實施例的積體電路的電路方塊圖。
第4圖繪示為本發明第三實施例的電源供應器的電路方塊圖。
第5圖繪示為本發明第三實施例的電源控制積體電路的電路方塊圖。
第6圖繪示為本發明第四實施例的參數控制方法的流程圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至 該第二裝置。
第一實施例
第2圖繪示為本發明之第一實施例的積體電路的電路方塊圖。請參考第2圖，此積體電路包括一設定接腳SPIN、一阻抗量測電路201、一阻抗-設定轉換電路202以及功能電路203。為了簡單說明本發明，圖式中還繪示了一設定電阻RSET。
表一表示第一實施例的阻抗-設定轉換電路202之內部所儲存的阻抗與設定的對應關係。在此第一實施例中，第一組阻抗組Group1包括16KΩ以及18KΩ；第二阻抗組Group2包括20KΩ以及22KΩ；第三阻抗組Group3包括24KΩ以及27KΩ。由於共有三組阻抗，第一設定具有三個選項，分別是第一選項S11、第二選項S12以及第三選項S13。每一組阻抗組具有兩個子阻抗，因此，第二設定具有兩個選項，分別是第一選項S21以及第二選項S22。
假設產品設計者需要此積體電路運作於第一設定內的第二選項S12以及第二設定內的第一選項S21，產品設計者只需要在此積體電路的設定接腳SPIN耦接20KΩ的設定電阻RSET。之後，上述積體電路的阻抗量測電路201測量到設定電阻RSET為20KΩ，並通知阻抗-設定轉換電路202。阻抗-設定轉換電路202藉由例如查表的方式，找到20KΩ對應第二阻抗組，並且對應第二阻抗組的第一個子阻抗。阻抗-設定轉換電路202便會輸出控制訊號CTRL給功能電路203，使積體電路依照第一設定內的第二選項S12以及第二設定內的第一選項S21進行運作。
第二實施例
第3圖繪示為本發明之第二實施例的積體電路的電路方塊圖。請參考第3圖，此積體電路包括一第一設定接腳SPIN1、第二設定接腳SPIN2、一阻抗量測電路301、一阻抗-設定轉換電路302以及功能電路303。為了簡單說明本發明，圖式中還繪示了一第一設定電阻RSET1以及第二設定電阻RSET2。
表二表示第二實施例的阻抗-設定轉換電路202之內部所儲存的阻抗與第一設定、第二設定的對應關係。在此第二實施例中，第一設定的第一組阻抗組包括16KΩ以及18KΩ；第一設定的第二阻抗組包括20KΩ以及22KΩ；第一設定的第三阻抗組包括24KΩ以及27KΩ。 由於共有三組阻抗，第一設定具有三個選項，分別是第一選項S11、第二選項S12以及第三選項S13。第二設定的第一組阻抗組包括20KΩ以及24KΩ；第二設定的第二阻抗組包括30KΩ以及36KΩ；第二設定的第三阻抗組包括43KΩ以及47KΩ。由於共有三組阻抗，第二設定也具有三個選項，分別是第一選項S21、第二選項S22以及第三選項S23。
表三表示第二實施例的阻抗-設定轉換 電路202之內部所儲存的阻抗與第三設定的對應關係。由表二可以看出，每一組阻抗組具有兩個子阻抗，在此實施例中，每一組阻抗分別代表邏輯1(H)與邏輯0(L)。因此，第三設定具有四個選項，分別是第一選項LL、第二選項LH、第三選項HL以及第四選項HH。
假設產品設計者需要此積體電路運作於第一設定內的第二選項S12、第二設定內的第三選項S21以及第三設定的第四選項，產品設計者只需要在此積體電路的第一設定接腳SPIN1耦接22KΩ的第一設定電阻RSET1。第二設定接腳SPIN2耦接47KΩ的第二設定電阻RSET2。之後，上述積體電路的阻抗量測電路301測量到第一設定電阻RSET1為22KΩ，且第二設定電阻RSET2為47KΩ，並通知阻抗-設定轉換電路302。阻抗-設定轉換電路302藉由例如查表的方式，找到22KΩ對應第二阻抗組，並且對應第二阻抗組的第二個子阻抗，同時，阻抗-設定轉換電路302找到47KΩ對應第三阻抗組，並且對應第三阻抗組的第二個子阻抗。阻抗-設定轉換電路302便會輸出控制訊號CTRL給功能電路303，使積體電路依照第一設定內的第二選項S12、第二設定內的第一選項S21以及第三設定的第四選項HH進行運作。
由上述實施例可以看出，本發明可以用較少的腳位執行較多的設定。另外，上述實施例每組的阻抗有兩個，因此第三設定僅能有四個選項。然而，所屬技術領域具有通常知識者，參考上述實施例後，應當瞭解， 若每組的阻抗改為三個，第三設定便可以有九個選項。本發明不以上數數字為限。
另外，上述實施例雖然是以三種設定為例，然而，所屬技術領域具有通常知識者應當知道，本發明的兩個腳位可以進行四種設定。然而，在此實施例中，選擇了增加第三設定的數目，捨棄了第四設定。此為積體電路設計者在設計上的選擇，在此不予贅述。
第三實施例
上述實施例是以較為廣義的方式說明本發明，以下以電源供應器所使用的電源控制積體電路作為實施例以說明本發明之精神。第4圖繪示為本發明之第三實施例的電源供應器的電路方塊圖。請參考第4圖，此電源供應器包括一電源轉換器400以及本發明較佳實施例的電源控制積體電路401。電源轉換器400包括一變壓器402、一切換開關403、回授電路404、電流感測電阻405、整流濾波電路406、防浮接電阻407以及一RC低通濾波器408。電源控制積體電路401包括開關控制接腳VG、電流感測接腳ICS、電源接腳VCC、接地接腳GND以及回授接腳FB。
電流感測電阻405耦接在切換開關403與接地之間，用以進行電流補償。切換開關403的汲極耦接在變壓器402的一次側。切換開關403的源極耦接電流感測電阻405。切換開關403的閘極耦接電源控制積體電路401的開關控制接腳VG。防浮接電阻407耦接於切換 開關403的閘極與接地之間，用以防止切換開關403的閘極浮接。RC低通濾波器408耦接於電流感測電阻405與電源控制積體電路401的電流感測接腳ICS之間，用以對電流感測訊號進行低通濾波，去除雜訊。
上述第三實施例中，電源控制積體電路301未配置控制內部參數的腳位。以下在此說明本發明的第三實施例如何進行參數控制。第5圖繪示為本發明第三實施例的電源控制積體電路的電路方塊圖。請參考第5圖，在此實施例中，電源控制積體電路包括一開關控制接腳VG、一電流感測接腳ICS、一阻抗量測電路501、一阻抗-設定轉換電路502以及一操作輸出電路503。
開關控制接腳VG用以耦接上述切換開關403的閘極。電流感測接腳ICS用以耦接上述RC低通濾波器408的輸出端。阻抗量測電路501耦接開關控制接腳VG以及電流感測接腳ICS，用以在電源控制積體電路啟動時，分別檢測開關控制接腳VG以及電流感測接腳ICS的阻抗。阻抗-設定轉換電路502耦接阻抗量測電路501。在此實施例中，阻抗-設定轉換電路502例如是一個查找表(LUT，Look Up Table)電路。內部儲存有開關控制接腳VG之阻抗以及電流感測接腳ICS之阻抗對切換頻率的控制關係。
舉例來說，在本實施例中，電源控制積體電路401內部有切換頻率、過電流保護時間以及進入省電模式之回授電壓需要進行設置。同樣的在此實施例中， 以兩個可以變動，且不影響電路操作的電阻作為設置用電組。由上面的電路可以看到，上述防止浮接電阻是407可以變動的，且不會影響到整體電路操作。另外，上述電流感測接腳所耦接的低通濾波器408的電阻，亦屬於可以變動的，且不會影響到整體電路操作的電阻。在此，第三實施例採用上述兩個電阻進行電源控制積體電路之設定。
表四表示第三實施例的阻抗-設定轉換電路502之內部所儲存的阻抗與設定的對應關係。在此表四中，FSW代表切換頻率；OCP表示過電流保護；RFL表示防止浮接電阻之電阻值；RCSF表示低通濾波器的電阻之電阻值。由上表可以看出，藉由上述防止浮接電阻是RFL可以對切換頻率進行60KHz、80KHz、100KHz的選擇。另外，由上表可以看出，藉由上述低通濾波器的電阻RCSF可以對過電流保護的時間進行500ms、1000ms、1500ms的選擇。
表五則是表示了可程式化的省電模式之回授電壓對上述表四的電阻之關係。請參考表五，VFB表示回授電壓，回授電壓與電源供應器輸出負載相關。接下來，請同時參考表四與表五，在表四中，S1L為阻抗16KΩ，S1H為阻抗18KΩ，且S1L與S1H同樣對應60KHz；M1L為阻抗20KΩ，M1H為阻抗24KΩ，且M1L與M1H同樣對應500ms。然而，藉由表五可以看出，當由開關控制接腳VG所量測到的阻抗RFL為16KΩ且由電流感測接腳ICS所量測到的阻抗RCSF為20KΩ時，省電模式之回授電壓為V1，也就是說，回授電壓到達電壓V1時，電源控制積體電路401進入省電模式。同樣的道理，當由開關控制接腳VG所量測到的阻抗RFL為22KΩ且由電流感測接腳ICS所量測到的阻抗RCSF為36KΩ時，省電模式之回授電壓為V4，也就是說，回授電壓到達電壓V4時，電源控制積體電路401進入省電模式。
再者，為了不影響電源控制積體電路401的運作，在此實施例中，阻抗量測電路501、阻抗-設定轉換電路502以及操作輸出電路503皆是在電源控制積 體電路401啟動時，讀取上述防止浮接電阻RFL以及低通濾波器的電阻RCSF之電阻值，以完成上述設定。
由上所述，由於腳位與元件係原本電源供應器中所需要的元件，且防浮接電阻407以及RC低通濾波器408的電阻之電阻值的選取上具有彈性，因此，設計者可以根據表四與表五選取電阻，以上述三種設定。不會因為電阻的電阻值的變化而影響整體電路操作。
再者，由於電流感測電阻，一般來說，電阻值約為0.3Ω~1Ω，因此，阻抗量測電路501透過電流感測接腳ICS所測量到的阻抗相當於RC低通濾波器的阻抗，電流感測電阻的電阻值相對於RC低通濾波器的阻抗值是可忽略的。
上述實施例雖然是以電源控制積體電路啟動時進行對電源控制積體電路的設定，然而，上述實施例僅是一個較佳實施方式。本領域具有通常知識者應當知道，積體電路的設定，亦可以不需在啟動時，進行設定，也可以在平常運作時，進行設定。故本發明不以此為限。
第四實施例
綜合上述實施例，本發明可以被歸納成一個參數控制方法。第6圖繪示為本發明第四實施例的參數控制方法的流程圖。請參考第6圖，此低腳位參數控制方法包括下列步驟：
步驟S600：開始。
步驟S601：提供第一組至第N組阻抗 組與第一個到第N個第一設定的對應關係，其中，每一組阻抗組包括K個子阻抗。
步驟S602：提供第一個至第K個子阻抗與第一個到第K個第二設定的對應關係。
步驟S603：檢測一設定接腳所耦接之阻抗值。
步驟S604：根據設定接腳所檢測到的阻抗值與上述第一組至第N組阻抗組進行比對，找出所對應的一特定阻抗組，選擇一特定第一設定。
步驟S605：根據設定接腳所檢測到的阻抗值與上述特定阻抗組的第一至第K子阻抗進行比對，找出所對應的一特定子阻抗，選擇一特定第二設定。
步驟S606：根據特定第一設定與特定第二設定，運作積體電路。
同樣的道理，當有兩個接腳時，上面步驟就會有第三設定甚至第四設定，如上述第二實施例。在此不予贅述。
綜上所述，本發明之精神在於在積體電路內部設置一阻抗-設定轉換電路，且在阻抗-設定轉換電路中設立以N組阻抗對應N組第一設定，每一組阻抗又細分為K個阻抗，K個阻抗又對應K個第二設定。藉此，積體電路便可以用少數個腳位進行多數個設定。因此，可以節省設定所需要的腳位。
在較佳實施例之詳細說明中所提出之 具體實施例僅用以方便說明本發明之技術內容，而非將本發明狹義地限制於上述實施例，在不超出本發明之精神及以下申請專利範圍之情況，所做之種種變化實施，皆屬於本發明之範圍。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
SPIN‧‧‧設定接腳
201‧‧‧阻抗量測電路
202‧‧‧阻抗-設定轉換電路
203‧‧‧功能電路
RSET‧‧‧設定電阻

Claims (6)

  1. 一種參數控制方法，用以在不增加一積體電路之腳位數目，控制其內部參數，此參數控制方法包括：提供第一組至第N組阻抗組與第一個到第N個第一設定的對應關係，其中，每一組阻抗組包括K個子阻抗；提供第一個至第K個子阻抗與第一個到第K個第二設定的對應關係；檢測一設定接腳所耦接之阻抗值；根據該設定接腳所檢測到的阻抗值與上述第一組至第N組阻抗組進行比對，找出所對應的一特定阻抗組，選擇一特定第一設定；根據該設定接腳所檢測到的阻抗值與上述特定阻抗組的第一至第K子阻抗進行比對，找出所對應的一特定子阻抗，選擇一特定第二設定；以及根據該特定第一設定與該特定第二設定，運作該積體電路，其中，N與K為自然數。
  2. 如申請專利範圍第1項所記載之參數控制方法，其中，該積體電路還包括一第二設定接腳，且該參數控制方法更包括：提供第一組至第N組第二阻抗組與第一個到第N個第三設定的對應關係，其中，每一組第二阻抗組包括K個第二子阻抗； 提供第一個至第K個子阻抗以及第一個至第K個第二子阻抗與K2個第二設定的對應關係，其中，第I個子阻抗與第J個第二子阻抗對應第(I，J)個第二設定；檢測該第二設定接腳所耦接之阻抗值；根據該第二設定接腳所檢測到的阻抗值與上述第一組至第N組第二阻抗組進行比對，找出所對應的一特定第二阻抗組，選擇一特定第三設定；以及根據該設定接腳所檢測到的阻抗值與上述特定阻抗組的第一個至第K個子阻抗進行比對，並且根據該第二設定接腳所檢測到的阻抗值與上述特定第二阻抗組的第一個至第K個子阻抗進行比對，找出所對應的該特定子阻抗以及一第二特定子阻抗，選擇該特定第二設定，其中，I與J為自然數。
  3. 如申請專利範圍第2項所記載之參數控制方法，其中，該積體電路係一電源控制積體電路，該設定接腳係一開關控制接腳，該設定接腳所耦接之阻抗值係防浮接電阻之阻抗值，且該第二設定接腳係電流感測接腳，該第二設定接腳所耦接之阻抗值係耦接該電流感測接腳之低通濾波器的電阻之阻抗值，其中，該參數控制方法係在該電源控制積體電路啟動時執行。
  4. 一種積體電路，包括：一設定接腳； 一阻抗量測電路，耦接該設定接腳，用以檢測該設定接腳的阻抗；以及一阻抗-設定轉換電路，耦接該阻抗量測電路，根據該設定接腳的阻抗，以決定積體電路之一運作設定，其中，該阻抗-設定轉換電路內部儲存有第一組至第N組阻抗組與第一個到第N個第一設定的對應關係，其中，每一組阻抗組包括K個子阻抗；其中，該阻抗-設定轉換電路內部儲存有第一至第K子阻抗與第一個到第K個第二設定的對應關係；其中，該阻抗-設定轉換電路根據該設定接腳所檢測到的阻抗值與上述第一組至第N組阻抗組進行比對，找出所對應的一特定阻抗組，選擇一特定第一設定；其中，該阻抗-設定轉換電路根據該設定接腳所檢測到的阻抗值與上述特定阻抗組的第一至第K子阻抗進行比對，找出所對應的一特定子阻抗，選擇一特定第二設定；以及其中，該積體電路根據該特定第一設定與該特定第二設定，進行運作，其中，N與K為自然數。
  5. 如申請專利範圍第4項所記載之積體電路，其中，該積體電路更包括：一第二設定接腳，其中，該第二設定接腳耦接該阻抗量測電路，且該阻抗量測電路用以檢測該第二設定接腳的 阻抗；其中，該阻抗-設定轉換電路內部儲存有第一組至第N組第二阻抗組與第一個到第N個第三設定的對應關係，其中，每一組第二阻抗組包括K個第二子阻抗；其中，該阻抗-設定轉換電路內部儲存有第一個至第K個子阻抗以及第一個至第K個第二子阻抗與K2個第二設定的對應關係，其中，第I個子阻抗與第J個第二子阻抗對應第(I，J)個第二設定；其中，該阻抗量測電路檢測第二設定接腳所耦接之阻抗值；其中，該阻抗-設定轉換電路根據該第二設定接腳所檢測到的阻抗值與上述第一組至第N組第二阻抗組進行比對，找出所對應的一特定第二阻抗組，選擇一特定第三設定；以及其中，該阻抗-設定轉換電路根據該設定接腳所檢測到的阻抗值與上述特定阻抗組的第一個至第K個子阻抗進行比對，並且根據該第二設定接腳所檢測到的阻抗值與上述第二特定阻抗組的第一個至第K個子阻抗進行比對，找出所對應的該特定子阻抗以及一第二特定子阻抗，選擇該特定第二設定，其中，I與J為自然數。
  6. 如申請專利範圍第5項所記載之積體電路，其中，該積體電路係一電源控制積體電路，該設定接腳係一開關 控制接腳，該設定接腳所耦接之阻抗值係防浮接電阻之阻抗值，且該第二設定接腳係電流感測接腳，該第二設定接腳所耦接之阻抗值係耦接該電流感測接腳之低通濾波器的電阻之阻抗值。
TW103141328A 2014-11-27 2014-11-27 參數控制方法以及使用其之積體電路 TWI533573B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103141328A TWI533573B (zh) 2014-11-27 2014-11-27 參數控制方法以及使用其之積體電路
CN201510087970.4A CN105991007B (zh) 2014-11-27 2015-02-26 参数控制方法以及使用其的集成电路
US14/715,192 US9490816B2 (en) 2014-11-27 2015-05-18 Parameter control method for integrated circuit and integrated circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103141328A TWI533573B (zh) 2014-11-27 2014-11-27 參數控制方法以及使用其之積體電路

Publications (2)

Publication Number Publication Date
TWI533573B true TWI533573B (zh) 2016-05-11
TW201620235A TW201620235A (zh) 2016-06-01

Family

ID=56079844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141328A TWI533573B (zh) 2014-11-27 2014-11-27 參數控制方法以及使用其之積體電路

Country Status (3)

Country Link
US (1) US9490816B2 (zh)
CN (1) CN105991007B (zh)
TW (1) TWI533573B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09264924A (ja) * 1996-03-28 1997-10-07 Nec Yamaguchi Ltd Ｉｃ検査装置
US7602627B2 (en) * 2005-04-28 2009-10-13 Origin Electric Company, Limited. Electrical power source, operational method of the same, inverter and operational method of the same
CN103472347A (zh) * 2012-06-08 2013-12-25 富泰华工业（深圳）有限公司 辅助测试电路及具有该辅助测试电路的芯片及电路板
US8957700B2 (en) * 2012-09-28 2015-02-17 Analog Devices, Inc. Apparatus and methods for digital configuration of integrated circuits

Also Published As

Publication number Publication date
CN105991007A (zh) 2016-10-05
US20160156359A1 (en) 2016-06-02
TW201620235A (zh) 2016-06-01
CN105991007B (zh) 2019-05-31
US9490816B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
CN104980021B (zh) 用于开关模式电源的系统和方法
US8513931B2 (en) Snubber circuit for buck converter
CN103986348B (zh) 操作开关模式功率转换器的方法、控制器和照明系统
TWI394356B (zh) 用於直流轉換器之控制裝置及其相關直流轉換器
TWI593222B (zh) 用於磁滯電流控制模式的單電感雙輸出電源轉換器及其控制方法
US20150208474A1 (en) Method of taking power with low-voltage bypass by integrated circuit for ac direct driving leds and the integrated circuit
US9800159B2 (en) Buck converter having self-driven BJT synchronous rectifier
TWI438995B (zh) 過電壓保護電路及具有該過電壓保護電路之可攜式電子裝置
TWI523382B (zh) 電源轉換裝置及其電流回授信號異常時的保護方法
CN108988642B (zh) 控制器装置、控制电力电子电路的方法和电力电子装置
US8937792B2 (en) Buck circuit
CN103812335A (zh) 电子装置、电力供给装置及电力供给方法
US8599580B2 (en) Buck converter
TW201300792A (zh) 電源檢測電路及具有該電源檢測電路之電源電路
JP5654353B2 (ja) 容量性電源及び電子デバイス
JP2016189667A (ja) 沿面放電素子駆動用電源回路
TWI533573B (zh) 參數控制方法以及使用其之積體電路
TWM505123U (zh) 可控制參數之積體電路
US9625933B1 (en) Voltage regulation circuit
TWI569027B (zh) 射頻裝置、射頻電路的檢測電路及檢測方法
TW201319793A (zh) 電源裝置
US20220224314A1 (en) Adaptive capacitve filter circuit
CN205430060U (zh) 多输出开关电源装置
US20230318446A1 (en) Power factor correction
TWI401873B (zh) 降壓式變換電路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees