TWI526821B - 於輸入輸出錯誤抑制事件後之回復技術 - Google Patents

於輸入輸出錯誤抑制事件後之回復技術 Download PDF

Info

Publication number
TWI526821B
TWI526821B TW102118229A TW102118229A TWI526821B TW I526821 B TWI526821 B TW I526821B TW 102118229 A TW102118229 A TW 102118229A TW 102118229 A TW102118229 A TW 102118229A TW I526821 B TWI526821 B TW I526821B
Authority
TW
Taiwan
Prior art keywords
input
error suppression
virtual machine
operating system
output
Prior art date
Application number
TW102118229A
Other languages
English (en)
Other versions
TW201403307A (zh
Inventor
撒拉希 傑亞庫瑪
摩漢Ｊ 庫瑪
約斯Ａ 法加斯
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201403307A publication Critical patent/TW201403307A/zh
Application granted granted Critical
Publication of TWI526821B publication Critical patent/TWI526821B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1608—Error detection by comparing the output signals of redundant hardware
    • G06F11/1616—Error detection by comparing the output signals of redundant hardware where the redundant component is an I/O device or an adapter therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0712—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a virtual computing platform, e.g. logically partitioned systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1479—Generic software techniques for error detection or fault masking
    • G06F11/1482—Generic software techniques for error detection or fault masking by means of middleware or OS functionality
    • G06F11/1484—Generic software techniques for error detection or fault masking by means of middleware or OS functionality involving virtual machines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Retry When Errors Occur (AREA)

Description

於輸入輸出錯誤抑制事件後之回復技術 發明領域
本發明之實施例大體上係關於資料處理之技術領域，且更特定言之，係關於在輸入輸出錯誤抑制事件後之回復技術。
發明背景
本文所提供之背景描述係出於大體上呈現本發明之內容脈絡之目的。目前具名的發明者之工作(在其被描述於此背景章節中之程度上)以及在提申時原本不會被當作先前技術之描述之態樣將不被明確地或隱含地承認為相對於本發明之先前技術。除非本文另有指示，否則此章節中描述之途徑並非本發明中之申請專利範圍之先前技術，且並不由於包括於此章節中而被承認為先前技術。
錯誤抑制邏輯(諸如，用由加利福尼亞州聖克拉拉市之Intel®公司開發之即時錯誤回復(Live Error Recovery,「LER」)技術進行組配的硬體或韌體)可用以抑制發生於使用各種技術(諸如，周邊組件互連快速(Peripheral Component Interconnect Express,「PCIe」))可操作地耦接之輸入輸出(「I/O」)裝置上之錯誤。LER使得能夠在埠上之錯誤被抑制後回復I/O裝置/埠。然而，仍可(例如)在作業系統(「OS」)或虛擬機監視器(「VMM」)層級處存在系統失敗，此係因為在錯誤抑制邏輯與OS/VMM之間的協調可能不足或無協調。
依據本發明之一實施例，係特地提出一種至少一電腦可讀媒體，其中體現有電腦可讀程式碼，該電腦可讀程式碼包含指令，該等指令經組配以回應於由一計算裝置對該等指令之執行而使得該計算裝置之一中斷處置器能夠向執行於該計算裝置上之一作業系統或虛擬機監視器通知一輸入輸出錯誤抑制事件，且回應於來自該作業系統或虛擬機監視器之一指示而促進回復至造成該輸入輸出錯誤抑制事件之一輸入輸出裝置之一連結。
100、500‧‧‧計算裝置
102‧‧‧輸入輸出(I/O)裝置
103‧‧‧輸入輸出(I/O)埠
104、513‧‧‧錯誤抑制邏輯
106、507‧‧‧基礎板管理控制器(BMC)
108、515‧‧‧中斷處置器
110‧‧‧記憶體
112‧‧‧作業系統(OS)及/或虛擬機監視器(VMM)
114‧‧‧驅動程式
116‧‧‧平台通信頻道(PCC)
202~218、302~314、402~412‧‧‧區塊
300、400‧‧‧方法
502‧‧‧印刷電路板(PCB)
504‧‧‧處理器
506‧‧‧通信晶片
508‧‧‧動態隨機存取記憶體(DRAM)
510‧‧‧唯讀記憶體(ROM)
512‧‧‧快閃記憶體
514‧‧‧圖形處理器
516‧‧‧輸入輸出(I/O)控制器
518‧‧‧天線
520、522‧‧‧觸控式螢幕顯示器
524‧‧‧電池
528‧‧‧全球定位系統(GPS)裝置
530‧‧‧羅盤
532‧‧‧揚聲器
534‧‧‧相機
將結合隨附圖式而根據以下詳細描述容易地理解實施例。為了促進此描述，類似參考數字表示類似結構元件。在隨附圖式之諸圖中作為實例而非限制性地例示實施例。
圖1示意性地例示根據各種實施例的用本發明之教示之適用部分進行組配的實例計算裝置。
圖2示意性地描繪根據各種實施例的在各種組件之間的實例程序流程。
圖3示意性地描繪根據各種實施例的可由諸如中斷處置器之平台實體實施的實例方法。
圖4示意性地描繪根據各種實施例的可由作業系統或虛擬機監視器實施之實例方法。
圖5示意性地描繪根據各種實施例的所揭示方法及電腦可讀媒體可實施於之實例計算裝置。
較佳實施例之詳細說明
在以下詳細描述中，參看形成該詳細描述之部分的隨附圖式，其中類似數字始終表示類似部件，且其中作為例示而展示可實踐之實施例。應理解，可利用其他實施例且可進行結構或邏輯改變而不脫離本發明之範疇。因此，以下詳細描述不應被視為限制性意義，且實施例之範疇係由附加申請專利範圍及其等效物界定。
各種操作可以最有助於理解所主張主題之方式被依次描述為多個離散動作或操作。然而，描述次序不應被看作是暗示此等操作必定係次序相依的。詳言之，此等操作可不以呈現次序而執行。所描述操作可以不同於所描述實施例之次序而執行。在額外實施例中，可執行各種額外操作及/或可省略所描述操作。
出於本發明之目的，片語「A及/或B」意謂(A)、(B)或(A及B)。出於本發明之目的，片語「A、B及/或C」意謂(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。
該描述可使用片語「在一實施例中」或「在若干實施例中」，其可各自指代相同或不同實施例中之一或多者。此外，如關於本發明之實施例所使用的術語「包含」、「包括」、「具有」及其類似者係同義的。
如本文所使用，術語「模組」可指代以下各者、為以下各者之部分或包括以下各者：特殊應用積體電路(「ASIC」)、電子電路、執行一或多個軟體或韌體程式的處理器(共用、專用或群組)及/或記憶體(共用、專用或群組)、組合邏輯電路，及/或提供所描述功能性之其他合適組件。
圖1示意性地描繪可實施於用本發明之教示之適用部分進行組配的計算裝置100上之各種組件。複數個輸入輸出(「I/O」)裝置102(在圖1中被標記為1至N)可連接至複數個I/O埠103。複數個I/O裝置102可包括各種類型之I/O裝置，包括但不限於鍵盤、滑鼠、觸敏式螢幕、顯示器、揚聲器、印表機、傳真機、儲存裝置(例如，硬碟機、固態硬碟)、掃描器、諸如天線之有線及無線通信介面，等等。在各種實施例中，I/O埠103可為各種類型之埠，諸如，快速周邊組件互連(「PCIe」)根埠。
各I/O埠103可包括錯誤抑制邏輯104(在圖1中被表示為「E-C邏輯」)。錯誤抑制邏輯104可為硬體、軟體(例如，韌體中之指令)或該兩者之任何組合，其經組配以偵測及抑制I/O埠103及/或I/O裝置102上之錯誤，以防止錯誤傳播。在各種實施例中，錯誤抑制邏輯104可包括 由加利福尼亞州聖克拉拉市之Intel®公司開發之即時錯誤回復(「LER」)技術。在各種實施例中，當偵測到錯誤時，可設定經歷錯誤之I/O埠103的錯誤抑制狀態位元(例如，LER事件狀態位元)以指示已觸發錯誤抑制模式。在各種實施例中，在發生錯誤抑制事件時，I/O埠103可迫使至I/O裝置102之連結進入LinkDown狀態，在該狀態下可中止出埠請求。在各種實施例中，可准許入埠封包在LinkDown狀態下正常地損耗。在各種實施例中，在清除了錯誤抑制事件時，可清除I/O埠103之錯誤抑制狀態位元。可准許該連結進入LinkUp狀態，在該狀態下准許異動正常地傳播。
計算裝置100可包括控制各種低層級功能之各種「平台實體」。平台實體可用硬體、軟體(例如，微控制器韌體)或該兩者之任何組合進行實施。對於一些實施例，平台實體可包括但不限於基礎板管理控制器(baseboard management controller,「BMC」)106及/或中斷處置器108。在各種實施例中，BMC 106或其等效物可為使用感測器及其他相似技術來監視計算裝置100之實體狀態的特殊化服務處理器。
中斷處置器108可經組配以回應於硬體及/或軟體中斷而執行。中斷處置器108可取決於觸發其執行之中斷的性質而執行各種常式。舉例來說，若使用者(未圖示)按下鍵盤(未圖示)上之按鍵或與觸敏式螢幕(未圖示)互動，則可將硬體中斷自對應鍵盤或觸敏式螢幕控制器發送 至中斷處置器108，中斷處置器108又可將輸入之輸入項的指示提供至一或多個其他組件(例如，文書處理應用程式)。
計算裝置100亦可包括記憶體110。記憶體110可為各種類型之記憶體，諸如，動態隨機存取記憶體(「DRAM」)。在各種實施例中，記憶體110可包括用於執行作業系統(「OS」)及/或虛擬機監視器(「VMM」)112之指令。記憶體110可進一步包括用於執行複數個驅動程式114(在圖1中被標記為1至N)的指令，該複數個驅動程式114可提供至複數個I/O裝置102之軟體介面。儘管圖1中未圖示，但記憶體110亦可包括用於執行任何數目個其他電腦程式(例如，諸如文書處理器、媒體播放器、網頁服務等等之應用程式)之指令。
如背景中所提及，在I/O錯誤造成錯誤抑制事件由錯誤抑制邏輯104傳信時，計算裝置100之錯誤抑制邏輯104與較高層級組件(例如，OS/VMM 112)可不進行協調。此情形可引起計算裝置100失敗，即使I/O錯誤已被抑制亦如此。因此，可實施本文所描述之各種技術以防止在發生I/O錯誤抑制事件後於OS/VMM層級處的計算裝置100失敗。此情形可增加任務關鍵環境中之可靠性、有用性及服務性(reliability,availability and serviceability,「RAS」)。
在各種實施例中，錯誤抑制邏輯104可向諸如中斷處置器108之平台實體通知I/O錯誤抑制事件。平台實體又可向OS/VMM 112通知I/O錯誤抑制事件。舉例來說，在各種實施例中，中斷處置器108可使用平台實體與 OS/VMM 112之間的通信頻道(諸如，平台通信頻道(platform communication channel,「PCC」)116)而向OS/VMM 112通知I/O錯誤抑制事件。PCC 116可為可由諸如BMC 106、錯誤抑制邏輯104及/或中斷處置器108之平台實體使用以與計算裝置100之較高層級實體(諸如，OS/VMM 112)通信的機構。在各種實施例中，PCC 116可定義可被實施為一或多個獨立通信頻道之位址空間或子空間。在各種實施例中，PCC 116可符合2011年12月6日發佈之進階組配與電源介面規格第5.0修訂版(「ACPI規格」)。在各種實施例中，諸如中斷處置器108之平台實體可(例如)經由PCC 116直接向OS/VMM 112通知錯誤抑制事件，而不經過中斷處置器108。
在各種實施例中，各種組件可促進回復至造成I/O錯誤抑制事件之I/O裝置102之連結。舉例來說，OS/VMM 112可清除與I/O埠103及/或I/O裝置102相關聯之軟體堆疊，且將該堆疊已被清除之指示傳達(例如，使用PCC)至諸如中斷處置器108之平台實體。中斷處置器108又可更改各種硬體暫存器之內容以回復該連結。舉例來說，中斷處置器108可清除一一或使錯誤抑制邏輯104或與I/O埠103相關聯之其他邏輯清除一一錯誤暫存器，且可清除I/O埠103之回應於I/O錯誤抑制事件而設定的錯誤抑制事件狀態位元。在各種實施例中，一旦清除此等暫存器，I/O埠就可使至I/O裝置102之連結轉變至LinkUp狀態。
圖2中展示在計算裝置100之各種組件之間的實例程序流程。在左側的是PCIe根埠，其可對應於圖1之錯誤抑制邏輯104及/或I/O埠103。在中間的是平台實體，其在各種實施例中可為中斷處置器108及/或BMC 106中之一或多者。在右側的是OS或VMM，例如，圖1之OS/VMM 112。
在各種時間點時，諸如，當計算裝置100正在開機時，各種組件可執行初始化常式(以虛線展示)以使計算裝置100準備好回復至I/O裝置102及/或I/O埠103之連結，同時避免OS/VMM層級失敗。舉例來說，在區塊202處，可(例如)由諸如中斷處置器108之平台實體將與複數個I/O埠103相關聯之資訊儲存於可被OS/VMM 112存取之記憶體中。在一些實施例中，可以與ACPI規格一致之格式來儲存此資訊。在各種實施例中，此資訊可包括I/O埠資訊(例如，與其連接之裝置的類型，等等)、可被處置之錯誤的類型，等等。在區塊204處，可由OS/VMM 112使用此資訊以登錄複數個錯誤抑制事件處置器。在各種實施例中，複數個事件處置器可對應於複數個I/O埠103。
在發生I/O錯誤時，在區塊206處，可(例如)由錯誤抑制邏輯104在特定I/O埠103處偵測到I/O錯誤。在區塊208處，可(例如)由錯誤抑制邏輯104判定經偵測錯誤是否已被抑制。舉例來說，在各種實施例中，LER硬體/軟體可傳信出I/O錯誤已被抑制。若錯誤被抑制，則錯誤抑制邏輯104可傳信I/O錯誤抑制事件，且程序可進行至區 塊210。
在區塊210處，諸如中斷處置器108之平台實體可識別經歷I/O錯誤之I/O埠103。舉例來說，錯誤抑制邏輯104可向中斷處置器108通知錯誤抑制事件及發生錯誤抑制事件之I/O埠103。在區塊212處，可(例如)由諸如中斷處置器108之平台實體產生錯誤抑制記錄。錯誤抑制記錄可包括各種資訊，包括但不限於經歷錯誤之經識別I/O埠103、關於錯誤之資訊，等等。接著可將錯誤抑制記錄傳達至OS/VMM 112。在各種實施例中，中斷處置器108可利用PCC門鈴協定(doorbell protocol)，其可包括使用可經由I/O或記憶體映射I/O加以存取之硬體暫存器將錯誤抑制記錄傳達至OS/VMM 112。在區塊214處，合適錯誤抑制事件處置器(其可在區塊204處已被產生)可實施驅動程式層級回復。舉例來說，錯誤抑制事件處置器可向驅動程式114(對應於造成錯誤抑制事件之I/O埠103及/或裝置102)通知錯誤抑制事件，使得驅動程式114可指示其是否能夠回復經歷錯誤之I/O裝置102。
在假定驅動程式指示其將能夠回復I/O裝置102的情況下，在區塊216處，OS/VMM 112可(例如)將用以回復至造成錯誤抑制事件之I/O裝置102之連結的整備(readiness)及/或指示經由PCC 116而傳達至諸如中斷處置器108之平台實體。在各種實施例中，OS/VMM 112可利用PCC門鈴協定以將此整備/指示傳達至平台實體。在區塊218處，可(例如)由諸如中斷處置器108之平台實體發出合 適命令(例如，清除錯誤暫存器)以使I/O埠103恢復該連結。
圖3中描繪可由諸如中斷處置器108之平台實體實施的實例方法300。在區塊302處，可(例如)由中斷處置器108將與複數個I/O埠103及/或I/O裝置102相關聯之資訊(其可由OS/VMM 112使用以登錄對應於複數個I/O埠103之複數個錯誤抑制事件處置器)儲存(或「發佈」)於可被OS/VMM 112存取之記憶體中。
在發生I/O錯誤時，在區塊304處，可(例如)由諸如中斷處置器108之平台實體識別具有傳信對應I/O錯誤抑制事件之錯誤抑制邏輯104的I/O埠103。雖然圖3中未圖示，但在各種實施例中，平台實體可等待直至經歷錯誤之I/O埠103上的所有作用中(或「飛行中(in-flight)」)異動皆完成(或「損耗」)為止才進一步進行。
在所有飛行中異動完成後，在區塊306處，諸如中斷處置器108之平台實體可產生與錯誤抑制事件相關聯之錯誤抑制記錄。在各種實施例中，錯誤抑制記錄可包括各種資訊。諸如，針對其觸發錯誤抑制事件之I/O埠103的識別。在區塊308處，可(例如)由諸如中斷處置器108之平台實體將錯誤抑制記錄傳達至OS/VMM 112。如上文所提及，此傳達可經由PCC 116而發生，例如，使用PCC門鈴協定而發生。
在區塊310處，諸如中斷處置器108之平台實體可(例如)經由PCC 116自OS/VMM 112接收OSS/VMM 112準備好回復至已失敗I/O裝置102之連結的指示。在各種 實施例中，在區塊312處，諸如中斷處置器108之平台實體接著可清除與經歷I/O錯誤抑制事件之I/O埠103相關聯的錯誤記錄檔。在各種實施例中，在區塊314處，諸如中斷處置器108之平台實體可促進回復經歷I/O錯誤抑制事件之I/O埠103。舉例來說，中斷處置器108可發出合適命令以使I/O埠103恢復該連結。
圖4描繪根據各種實施例的可由諸如OS/VMM 112之各種組件實施的實例方法400。在區塊402處，可(例如)由OS/VMM 112基於由(例如)中斷處置器108在圖3之302處儲存的與複數個I/O埠103相關聯之資訊而登錄與複數個I/O埠103相關聯之複數個錯誤抑制事件處置器。可在各種時間點時(諸如，在啟動時)產生錯誤抑制事件處置器。
在區塊404處，可(例如)由OS/VMM 112自諸如中斷處置器108之平台實體接收錯誤抑制事件之通知。在各種實施例中，此通知可經由PCC 116而接收，例如，使用PCC門鈴協定而接收。在區塊406處，可(例如)由OS/VMM 112識別與造成錯誤抑制事件之I/O裝置102相關聯的驅動程式114且向該驅動程式通知錯誤抑制事件。在區塊408處，OS/VMM 112可(例如)自與I/O裝置102相關聯之驅動程式114接收該驅動程式能夠回復I/O裝置102之通知。
一旦OS/VMM 112被通知驅動程式114將能夠回復I/O裝置102，在區塊410處，OS/VMM 112就可(例 如)經由PCC 116指導諸如中斷處置器108之平台實體回復至經歷錯誤之I/O裝置102之連結。當回復了至經歷錯誤抑制事件之已失敗I/O裝置102之連結時，在區塊412處，OS/VMM 112可重新組配及處置I/O裝置102(就如同其在錯誤之前所做的一樣)。
圖5例示根據各種實施例之實例計算裝置500。計算裝置500可包括數個組件、一處理器504及至少一通信晶片506。在各種實施例中，處理器504可為處理器核心。在各種實施例中，至少一通信晶片506亦可實體地且電氣地耦接至處理器504。在另外實施中，通信晶片506可為處理器504之部分。在各種實施例中，計算裝置500可包括印刷電路板(「PCB」)502。對於此等實施例，處理器504及通信晶片506可安置於PCB 502上。在替代實施例中，可耦接各種組件而不使用PCB 502。
取決於計算裝置500之應用，計算裝置500可包括可或可不實體地且電氣地耦接至PCB 502之其他組件，諸如，本文所論述之平台實體中之一或多者。此等其他組件包括但不限於BMC 507(用本發明之教示之適用部分進行組配)、揮發性記憶體(例如，動態隨機存取記憶體508，亦被稱為「DRAM」)、非揮發性記憶體(例如，唯讀記憶體510，亦被稱為「ROM」)、快閃記憶體512、一或多個錯誤抑制邏輯513(用本發明之教示之適用部分進行組配)、圖形處理器514、中斷處置器515(用本發明之教示之適用部分進行組配)、數位信號處理器(未圖示)、密碼編譯處理器 (未圖示)、輸入輸出(「I/O」)控制器516、天線518、顯示器(未圖示)、觸控式螢幕顯示器520、觸控式螢幕控制器522、電池524、音訊編碼解碼器(未圖示)、視訊編碼解碼器(未圖示)、全球定位系統(「GPS」)裝置528、羅盤530、加速度計(未圖示)、迴轉儀(未圖示)、揚聲器532、相機534，及大容量儲存裝置(諸如，硬碟機、固態硬碟、光碟(「CD」)、數位多功能光碟(「DVD」))(未圖示)，等等。在各種實施例中，處理器504可與諸如BMC 507及/或中斷處置器515之其他組件整合於同一晶粒上以形成系統單晶片(「SoC」)。
在各種實施例中，揮發性記憶體(例如，DRAM 508)、非揮發性記憶體(例如，ROM 510)、快閃記憶體512及大容量儲存裝置可包括程式設計指令，其經組配以回應於由處理器504執行而使得計算裝置500能夠實踐方法300及/或方法400之所有或選定態樣。舉例來說，諸如揮發性記憶體(例如，DRAM 508)、非揮發性記憶體(例如，ROM 510)、快閃記憶體512及大容量儲存裝置之記憶體組件中之一或多者可包括暫時性及/或永續性指令複本，其經組配以使得計算裝置500能夠實踐所揭示技術，諸如，方法300及/或方法400之所有或選定態樣。
通信晶片506可允許實現用於至計算裝置500及自計算裝置500之資料傳送的有線及/或無線通信。術語「無線」及其衍生詞語可用以描述可經由使用通過非固體介質之經調變電磁輻射而傳達資料的電路、裝置、系統、方法、技術、通信頻道等等。該術語並不暗示相關聯的裝置 不含有任何導線，但在一些實施例中，相關聯的裝置可能不含有導線。通信晶片506可實施數種無線標準或協定中的任一者，包括但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(「LTE」)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生物，以及被表示為3G、4G、5G及更進階之任何其他無線協定。計算裝置500可包括複數個通信晶片506。舉例來說，第一通信晶片506可專用於諸如Wi-Fi及藍芽之較近程無線通信，且第二通信晶片506可專用於諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他者之較遠程無線通信。
在各種實施中，計算裝置500可為膝上型電腦、迷你筆記型電腦、筆記型電腦、輕量級筆記型電腦、智慧型手機、計算平板電腦、個人數位助理(「PDA」)、超級行動PC、行動電話、桌上型電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元(例如，遊戲主機)、數位相機、攜帶型音樂播放器，或數位視訊錄製器。在另外實施中，計算裝置500可為處理資料之任何其他電子裝置。
在各種實施例中，處理器504(或其處理器核心中之一者)可與一或多個平台實體封裝在一起。對於一實施例，處理器504(或其處理器核心中之一者)可與一或多個平台實體封裝在一起以形成系統級封裝(SiP)。對於一實施例，處理器504(或其處理器核心中之一者)可與一或多個平 台實體封裝在一起，且可整合於同一晶粒上。對於一實施例，處理器504(或其處理器核心中之一者)可與一或多個平台實體封裝在一起以形成SoC。
本文描述設備、電腦實施方法、系統、裝置及電腦可讀媒體之實施例，其用於使得一計算裝置之一平台實體(諸如，一中斷處置器)能夠向執行於該計算裝置上之一作業系統或虛擬機監視器通知一輸入輸出錯誤抑制事件，且回應於來自該作業系統或虛擬機監視器之一指示而促進回復至造成該輸入輸出錯誤抑制事件之一輸入輸出裝置之一連結。在各種實施例中，該中斷處置器可進一步使用一平台通信頻道(例如，使用一門鈴協定)向該作業系統或虛擬機監視器通知該輸入輸出錯誤抑制事件。
在各種實施例中，該中斷處置器可識別與造成該輸入輸出錯誤抑制事件之該輸入輸出裝置相關聯的一埠，且向該作業系統或虛擬機監視器通知該經識別埠。在各種實施例中，該中斷處置器可產生與該錯誤抑制事件相關聯之一錯誤抑制記錄。在各種實施例中，該中斷處置器可清除與造成該輸入輸出錯誤抑制事件之該輸入輸出裝置相關聯的一錯誤記錄檔。
在各種實施例中，該中斷處置器可將與複數個輸入輸出埠相關聯之資訊儲存於可被該作業系統或虛擬機監視器存取之記憶體中，該資訊可由該作業系統或虛擬機監視器使用以登錄對應於該複數個輸入輸出埠之複數個錯誤抑制事件處置器。
本文亦描述設備、電腦實施方法、系統、裝置及電腦可讀媒體之實施例，其用於使得一計算裝置之一作業系統或一虛擬機監視器能夠自該計算裝置之一中斷處置器接收一錯誤抑制事件之通知，且回應於該通知而促進回復至造成該錯誤抑制事件之一輸入輸出裝置之一連結。在各種實施例中，該作業系統或虛擬機監視器可向與造成該錯誤抑制事件之該輸入輸出裝置相關聯的一驅動程式通知該錯誤抑制事件。
在各種實施例中，該作業系統或虛擬機監視器可自與該輸入輸出裝置相關聯之該驅動程式接收該驅動程式能夠回復該輸入輸出裝置之一通知。在各種實施例中，該作業系統或虛擬機監視器可基於由該中斷處置器產生的與複數個輸入輸出埠相關聯之資訊而登錄與該複數個輸入輸出埠相關聯之複數個錯誤抑制事件處置器。在各種實施例中，該作業系統或虛擬機監視器可經由一平台通信頻道(例如，使用一門鈴協定)自該中斷處置器接收該錯誤抑制事件之該通知。在各種實施例中，該作業系統或虛擬機監視器可例如經由該平台通信頻道將用以回復至造成該輸入輸出錯誤之該輸入輸出裝置之該連結的一指示傳達至該中斷處置器。
儘管本文已出於描述之目的而例示及描述某些實施例，但本申請案意欲涵蓋本文所論述之實施例之任何調適或變化。因此，顯然希望本文所描述之實施例僅受到申請專利範圍限制。
在本發明敍述「一」或「一第一」元件或其等效物的情況下，此類揭示內容包括一或多個此類元件，而既不要求又不排除兩個或兩個以上此類元件。另外，用於經識別元件之序數指示符(例如，第一、第二或第三)被用以區分該等元件，且既不指示或暗示所要求或有限數目個此類元件又不指示此類元件之特定位置或次序，除非另有特定陳述。
100‧‧‧計算裝置
102‧‧‧輸入輸出(I/O)裝置
103‧‧‧輸入輸出(I/O)埠
104‧‧‧錯誤抑制邏輯
106‧‧‧基礎板管理控制器(BMC)
108‧‧‧中斷處置器
110‧‧‧記憶體
112‧‧‧作業系統(OS)及/或虛擬機監視器(VMM)
114‧‧‧驅動程式
116‧‧‧平台通信頻道(PCC)

Claims (34)

  1. 一種包含至少一部件之收錄有電腦可讀程式碼在內的電腦可讀媒體，該電腦可讀程式碼包含指令，該等指令受配置成可反應於一計算裝置對該等指令之執行而致使該計算裝置的一中斷處置器能夠進行下列步驟：向執行於該計算裝置上的一作業系統或虛擬機監視器通報一輸入輸出錯誤抑制事件，以及回應於來自該作業系統或虛擬機監視器的一指示，協助回復連至造成該輸入輸出錯誤抑制事件的一輸入輸出裝置的一連結。
  2. 如請求項1之包含至少一部件的電腦可讀媒體，其中，該等指令反應於由該計算裝置所作之執行而進一步致使該中斷處置器能夠進行下列步驟：使用一平台通信頻道來向該作業系統或虛擬機監視器通報該輸入輸出錯誤抑制事件。
  3. 如請求項1之包含至少一部件的電腦可讀媒體，其中，該等指令反應於由該計算裝置所作之執行而進一步致使該中斷處置器能夠進行下列步驟：識別與造成該輸入輸出錯誤抑制事件的該輸入輸出裝置相關聯的一埠，以及向該作業系統或虛擬機監視器通報所識別出之該埠。
  4. 如請求項1之包含至少一部件的電腦可讀媒體，其中， 該等指令反應於由該計算裝置所作之執行而進一步致使該中斷處置器能夠進行下列步驟：產生與該錯誤抑制事件相關聯的一錯誤抑制記錄。
  5. 如請求項1之包含至少一部件的電腦可讀媒體，其中，該等指令反應於由該計算裝置所作之執行而進一步致使該中斷處置器能夠進行下列步驟：清除與造成該輸入輸出錯誤抑制事件的該輸入輸出裝置相關聯的一錯誤記錄檔。
  6. 如請求項1、2、3、4或5之包含至少一部件的電腦可讀媒體，其中，該等指令反應於由該計算裝置所作之執行而進一步致使該中斷處置器能夠進行下列步驟：將與複數個輸入輸出埠相關聯的資訊儲存在可由該作業系統或虛擬機監視器存取的記憶體中，該資訊可由該作業系統或虛擬機監視器使用，用以登錄對應於該等複數個輸入輸出埠的複數個錯誤抑制事件處置器。
  7. 一種包含至少一部件之收錄有電腦可讀程式碼在內的電腦可讀媒體，該電腦可讀程式碼包含指令，該等指令受配置成可反應於一計算裝置對該等指令之執行而致使該計算裝置的一作業系統或一虛擬機監視器能夠進行下列步驟：接收來自該計算裝置之一中斷處置器的對於一錯誤抑制事件之通報，以及反應於該通報，協助回復連至造成該錯誤抑制事件的一輸入輸出裝置的一連結。
  8. 如請求項7之包含至少一部件的電腦可讀媒體，其中，該等指令反應於由該計算裝置所作之執行而進一步致使該作業系統或虛擬機監視器能夠進行下列步驟：向與造成該錯誤抑制事件的該輸入輸出裝置相關聯的一驅動程式通報該錯誤抑制事件。
  9. 如請求項8之包含至少一部件的電腦可讀媒體，其中，該等指令反應於由該計算裝置所作之執行而進一步致使該作業系統或虛擬機監視器能夠進行下列步驟：接收來自與該輸入輸出裝置相關聯之該驅動程式的一通知，該通知指出該驅動程式能夠回復該輸入輸出裝置。
  10. 如請求項7之包含至少一部件的電腦可讀媒體，其中，該等指令反應於由該計算裝置所作之執行而進一步致使該作業系統或虛擬機監視器能夠進行下列步驟：基於由該中斷處置器所產生的與複數個輸入輸出埠相關聯的資訊，登錄與該等複數個輸入輸出埠相關聯的複數個錯誤抑制事件處置器。
  11. 如請求項7之包含至少一部件的電腦可讀媒體，其中，該等指令反應於由該計算裝置所作之執行而進一步致使該作業系統或虛擬機監視器能夠進行下列步驟：經由一平台通信頻道門鈴協定，接收來自該中斷處置器的對於該錯誤抑制事件的該通報。
  12. 如請求項7之包含至少一部件的電腦可讀媒體，其中，該等指令反應於由該計算裝置所作之執行而進一步致 使該作業系統或虛擬機監視器能夠進行下列步驟：將一指示傳達給該中斷處置器，用以回復連至造成該輸入輸出錯誤的該輸入輸出裝置的該連結。
  13. 一種用於提供錯誤抑制記錄的電腦實施方法，其包含下列步驟：藉由一計算系統的一中斷處置器，識別傳信告知一輸入輸出錯誤抑制事件的一輸入輸出埠；藉由該中斷處置器，產生與該錯誤抑制事件相關聯的一錯誤抑制記錄，該錯誤抑制記錄包括對於該輸入輸出埠的識別；以及藉由該中斷處置器，將該錯誤抑制記錄提供給執行於該計算裝置上的一作業系統或虛擬機監視器。
  14. 如請求項13之電腦實施方法，其進一步包含下列步驟：反應於來自該作業系統或虛擬機監視器的一指示，藉由該中斷處置器而協助回復一連結，該連結自該輸入輸出埠連至造成該輸入輸出錯誤抑制事件的一輸入輸出裝置。
  15. 如請求項13之電腦實施方法，其進一步包含下列步驟：藉由該中斷處置器，使用一平台通信頻道來向該作業系統或虛擬機監視器通報該輸入輸出錯誤抑制事件。
  16. 如請求項13之電腦實施方法，其進一步包含下列步驟：藉由該中斷處置器，清除與造成該輸入輸出錯誤抑制事件的該輸入輸出裝置相關聯的一錯誤記錄檔。
  17. 如請求項13、14、15或16之電腦實施方法，其進一步 包含下列步驟：藉由該中斷處置器，將與複數個輸入輸出埠相關聯的資訊儲存在可由該作業系統或虛擬機監視器存取的記憶體中，該資訊可由該作業系統或虛擬機監視器使用，用以登錄對應於該等複數個輸入輸出埠的複數個錯誤抑制事件處置器。
  18. 如請求項17之電腦實施方法，其進一步包含下列步驟：藉由該作業系統或虛擬機監視器，登錄用來處置錯誤抑制事件的複數個錯誤抑制事件處置器。
  19. 如請求項13、14、15或16之電腦實施方法，其進一步包含下列步驟：藉由該作業系統或虛擬機監視器，向與造成該錯誤抑制事件的該輸入輸出裝置相關聯的一驅動程式通報該錯誤抑制事件。
  20. 如請求項19之電腦實施方法，其進一步包含下列步驟：藉由該作業系統或虛擬機監視器，接收來自與該輸入輸出裝置相關聯之該驅動程式的一通知，該通知指出該驅動程式能夠回復該輸入輸出裝置。
  21. 一種包含至少一部件的機器可讀媒體，其含有複數個指令，該等指令可由於在一計算裝置上受到執行而致使該計算裝置進行如請求項13、14、15或16之電腦實施方法。
  22. 一種計算系統，其包含：一中斷處置器； 一輸入輸出埠，其通訊式耦接至該中斷處置器；以及記憶體，其儲存有用於在該計算系統上執行一作業系統或虛擬機監視器的指令，其中，該中斷處置器受組配成可進行下列步驟：識別傳信告知一輸入輸出錯誤抑制事件的該輸入輸出埠，產生與該錯誤抑制事件相關聯的一錯誤抑制記錄，該錯誤抑制記錄包括對於該輸入輸出埠的識別，及將該錯誤抑制記錄提供給執行於該計算系統上的該作業系統或虛擬機監視器。
  23. 一種用於指示平台實體回復連至輸入輸出裝置之連結的電腦實施方法，其包含下列步驟：藉由執行於一計算裝置上的一作業系統或虛擬機監視器，接收來自該計算裝置之一平台實體的對於一錯誤抑制事件之通報；以及回應於該通報，藉由該作業系統或虛擬機監視器而指示該平台實體回復連至造成該錯誤抑制事件的一輸入輸出裝置的一連結。
  24. 如請求項23之電腦實施方法，其進一步包含下列步驟：藉由該作業系統或虛擬機監視器，向與造成該錯誤抑制事件的該輸入輸出裝置相關聯的一驅動程式通報該錯誤抑制事件。
  25. 如請求項24之電腦實施方法，其進一步包含下列步驟：藉由該作業系統或虛擬機監視器，接收來自與該輸入輸出裝置相關聯之該驅動程式的一通知，該通知指出該驅動程式能夠回復該輸入輸出裝置。
  26. 如請求項23之電腦實施方法，其進一步包含下列步驟：藉由該作業系統或虛擬機監視器，基於由該平台實體所產生的與複數個輸入輸出埠相關聯之資訊而登錄與該等複數個輸入輸出埠相關聯的複數個錯誤抑制事件處置器。
  27. 如請求項23之電腦實施方法，其進一步包含下列步驟：藉由該作業系統或虛擬機監視器，經由一平台通信頻道而接收來自該平台實體的對於該錯誤抑制事件的該通報。
  28. 如請求項23之電腦實施方法，其進一步包含下列步驟：藉由該作業系統或虛擬機監視器，將一指示傳達給該平台實體，用以回復連至造成該輸入輸出錯誤的該輸入輸出裝置的該連結。
  29. 一種用於協助回復連至輸入輸出裝置之連結的系統，其包含：一或多個處理器；一中斷處置器；以及一作業系統或虛擬機監視器；其中，該中斷處置器受組配成可進行下列步驟：反應於一輸入輸出錯誤抑制事件，識別傳信告 知一輸入輸出錯誤抑制事件的一根埠，產生與該錯誤抑制事件相關聯的一錯誤抑制記錄，該錯誤抑制記錄包括對於該根埠的識別，及將該錯誤抑制記錄提供給該作業系統或虛擬機監視器；並且其中，該作業系統或虛擬機監視器受組配成可進行下列步驟：接收來自該中斷處置器的該錯誤抑制記錄，及協助回復連至造成該錯誤抑制事件的一輸入輸出裝置的一連結。
  30. 如請求項29之系統，其中，該中斷處置器進一步受組配成可進行下列步驟：將與複數個輸入輸出埠相關聯的資訊儲存在可由該作業系統或虛擬機監視器存取的記憶體中，該資訊可由該作業系統或虛擬機監視器使用，用以登錄對應於該等複數個輸入輸出埠的複數個錯誤抑制事件處置器。
  31. 如請求項30之系統，其中，該作業系統或虛擬機監視器進一步受組配成可進行下列步驟：登錄用於處置錯誤抑制事件的複數個錯誤抑制事件處置器。
  32. 如請求項29、30或31之系統，其進一步包含：一平台通信頻道，該中斷處置器及該作業系統或虛擬機可經由該平台通信頻道而通信。
  33. 如請求項29、30或31之系統，其進一步包含： 即時錯誤回復邏輯，用以觸發該錯誤抑制事件。
  34. 如請求項29、30或31之系統，其進一步包含一觸控式螢幕顯示器。
TW102118229A 2012-06-06 2013-05-23 於輸入輸出錯誤抑制事件後之回復技術 TWI526821B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2012/041160 WO2014209251A2 (en) 2012-06-06 2012-06-06 Recovery after input/ouput error-containment events

Publications (2)

Publication Number Publication Date
TW201403307A TW201403307A (zh) 2014-01-16
TWI526821B true TWI526821B (zh) 2016-03-21

Family

ID=49716277

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118229A TWI526821B (zh) 2012-06-06 2013-05-23 於輸入輸出錯誤抑制事件後之回復技術

Country Status (9)

Country Link
US (1) US9411667B2 (zh)
EP (1) EP2859459B1 (zh)
JP (1) JP6032510B2 (zh)
KR (1) KR101679947B1 (zh)
CN (1) CN104704478B (zh)
AU (1) AU2012398458B2 (zh)
BR (1) BR112014027707A2 (zh)
TW (1) TWI526821B (zh)
WO (1) WO2014209251A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9519532B2 (en) * 2014-01-20 2016-12-13 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Handling system interrupts with long-running recovery actions
CN104077198B (zh) * 2014-06-19 2017-06-06 华为技术有限公司 门铃db恢复方法及装置、具有该装置的输入/输出i/o设备
EP3121726B1 (en) 2014-06-24 2018-01-31 Huawei Technologies Co., Ltd. Fault processing method, related device and computer
JP6341795B2 (ja) * 2014-08-05 2018-06-13 ルネサスエレクトロニクス株式会社 マイクロコンピュータ及びマイクロコンピュータシステム
US9916270B2 (en) * 2015-03-27 2018-03-13 Intel Corporation Virtual intelligent platform management interface (IPMI) satellite controller and method
JP2016197360A (ja) * 2015-04-06 2016-11-24 富士通株式会社 情報処理装置、情報処理装置の制御プログラム及び情報処理装置の制御方法
US20160371107A1 (en) * 2015-06-18 2016-12-22 Dell Products, Lp System and Method to Discover Virtual Machines from a Management Controller
WO2017131622A1 (en) * 2016-01-25 2017-08-03 Hewlett-Packard Development Company, L.P. Notice of intrusion into firmware
JP2018055337A (ja) * 2016-09-28 2018-04-05 富士通株式会社 情報処理装置およびプログラム
CN111222832A (zh) * 2018-11-23 2020-06-02 株式会社理光 定制工作流的系统、方法，及可定制工作流的mfp
US11074095B2 (en) 2019-01-04 2021-07-27 International Business Machines Corporation Event-based virtual machine that hosts microservices for handling program faults
US11379295B1 (en) * 2019-05-15 2022-07-05 Amazon Technologies, Inc. Recovery protocols for system malfunctions in virtual computing environments
US11249872B1 (en) * 2020-06-26 2022-02-15 Xilinx, Inc. Governor circuit for system-on-chip
US20230315561A1 (en) * 2022-03-31 2023-10-05 Google Llc Memory Error Recovery Using Write Instruction Signaling

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5193181A (en) * 1990-10-05 1993-03-09 Bull Hn Information Systems Inc. Recovery method and apparatus for a pipelined processing unit of a multiprocessor system
US20020184576A1 (en) * 2001-03-29 2002-12-05 International Business Machines Corporation Method and apparatus for isolating failing hardware in a PCI recoverable error
US6851006B2 (en) * 2001-08-25 2005-02-01 International Business Machines Corporation Interruption handler-operating system dialog for operating system handling of hardware interruptions
US7117396B2 (en) * 2001-12-28 2006-10-03 Intel Corporation Scalable CPU error recorder
US7134052B2 (en) * 2003-05-15 2006-11-07 International Business Machines Corporation Autonomic recovery from hardware errors in an input/output fabric
US7287197B2 (en) 2003-09-15 2007-10-23 Intel Corporation Vectoring an interrupt or exception upon resuming operation of a virtual machine
US7328376B2 (en) 2003-10-31 2008-02-05 Sun Microsystems, Inc. Error reporting to diagnostic engines based on their diagnostic capabilities
JP4218538B2 (ja) * 2004-01-28 2009-02-04 日本電気株式会社 コンピュータシステム、バスコントローラ及びそれらに用いるバス障害処理方法
US7478265B2 (en) * 2004-10-14 2009-01-13 Hewlett-Packard Development Company, L.P. Error recovery for input/output operations
US8028189B2 (en) * 2004-11-17 2011-09-27 International Business Machines Corporation Recoverable machine check handling
US7546487B2 (en) * 2005-09-15 2009-06-09 Intel Corporation OS and firmware coordinated error handling using transparent firmware intercept and firmware services
US7594144B2 (en) 2006-08-14 2009-09-22 International Business Machines Corporation Handling fatal computer hardware errors
US7620854B2 (en) * 2007-01-30 2009-11-17 Hewlett-Packard Development Company, L.P. Method and system for handling input/output (I/O) errors
US7774638B1 (en) * 2007-09-27 2010-08-10 Unisys Corporation Uncorrectable data error containment systems and methods
US8510592B1 (en) * 2009-09-15 2013-08-13 Netapp, Inc. PCI error resilience
JP5511960B2 (ja) * 2010-05-13 2014-06-04 株式会社日立製作所 情報処理装置、及びデータの転送方法
US8782461B2 (en) * 2010-09-24 2014-07-15 Intel Corporation Method and system of live error recovery
TW201216165A (en) 2010-10-13 2012-04-16 Inventec Corp System management interrup mechanism
US9086965B2 (en) * 2011-12-15 2015-07-21 International Business Machines Corporation PCI express error handling and recovery action controls

Also Published As

Publication number Publication date
AU2012398458A1 (en) 2015-03-05
AU2012398458B2 (en) 2016-05-19
US9411667B2 (en) 2016-08-09
EP2859459B1 (en) 2019-12-25
KR20150029613A (ko) 2015-03-18
CN104704478B (zh) 2018-10-19
JP2015532738A (ja) 2015-11-12
WO2014209251A2 (en) 2014-12-31
EP2859459A4 (en) 2016-03-16
CN104704478A (zh) 2015-06-10
US20130332781A1 (en) 2013-12-12
BR112014027707A2 (pt) 2017-06-27
TW201403307A (zh) 2014-01-16
EP2859459A2 (en) 2015-04-15
JP6032510B2 (ja) 2016-11-30
KR101679947B1 (ko) 2016-12-06
WO2014209251A3 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
TWI526821B (zh) 於輸入輸出錯誤抑制事件後之回復技術
US10719400B2 (en) System and method for self-healing basic input/output system boot image and secure recovery
US9026865B2 (en) Software handling of hardware error handling in hypervisor-based systems
JP6017706B2 (ja) ピアモニタにて信頼性・可用性・保守性（ｒａｓ）フローをサポートする機構
TWI599877B (zh) 作業系統發生核心崩潰情況下讀取完整核心日誌之方法
US9563439B2 (en) Caching unified extensible firmware interface (UEFI) and/or other firmware instructions in a non-volatile memory of an information handling system (IHS)
US20170293520A1 (en) Method for System Debug and Firmware Update of a Headless Server
US10909247B2 (en) Computing device having two trusted platform modules
JP2018523201A (ja) ファームウェア関連イベント通知
TWI480731B (zh) 轉接裝置及經由該轉接裝置之除錯方法
US8122176B2 (en) System and method for logging system management interrupts
EP3015985A1 (en) Retrieving console messages after device failure
US10776193B1 (en) Identifying an remediating correctable hardware errors
KR20140113662A (ko) Hid i2c 데이터 버스를 위한 호스트 측 구현 기법
US10514972B2 (en) Embedding forensic and triage data in memory dumps
TW201314574A (zh) 用於電腦系統之基本輸入輸出系統程式更新方法及更新裝置
US8769333B2 (en) Application reliability and fault tolerant chip configurations
US10962593B2 (en) System on chip and operating method thereof
US8726102B2 (en) System and method for handling system failure
US10915389B1 (en) Hardware device error origin identification
JP6123931B1 (ja) 情報処理装置、情報処理方法、およびプログラム
Bhesania et al. Host side implementation for HID I 2 C data bus

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees