TWI512529B - 計算系統，及其片上系統 - Google Patents

計算系統，及其片上系統 Download PDF

Info

Publication number
TWI512529B
TWI512529B TW102126876A TW102126876A TWI512529B TW I512529 B TWI512529 B TW I512529B TW 102126876 A TW102126876 A TW 102126876A TW 102126876 A TW102126876 A TW 102126876A TW I512529 B TWI512529 B TW I512529B
Authority
TW
Taiwan
Prior art keywords
processing unit
central processing
secure
secure central
chip
Prior art date
Application number
TW102126876A
Other languages
English (en)
Other versions
TW201411398A (zh
Inventor
Stephane Rodgers
Andrew Dellow
Original Assignee
Broadcom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadcom Corp filed Critical Broadcom Corp
Publication of TW201411398A publication Critical patent/TW201411398A/zh
Application granted granted Critical
Publication of TWI512529B publication Critical patent/TWI512529B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G06F21/121—Restricting unauthorised execution of programs
    • G06F21/123—Restricting unauthorised execution of programs by using dedicated hardware, e.g. dongles, smart cards, cryptographic processors, global positioning systems [GPS] devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2113—Multi-level security, e.g. mandatory access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Storage Device Security (AREA)
  • Hardware Redundancy (AREA)

Description

計算系統，及其片上系統
本公開涉及由安全中央處理單元(SCPU)執行的系統安全，更具體地涉及在系統中通過多個SCPU以不同的安全等級執行的安全功能。
由消費者需求驅動的電子和通訊技術的迅速發展導致包含那些用於處理和轉換第三方媒體內容的數據驅動裝置被廣泛採用。第三方消費者或者客戶希望他們的內容被安全地處理，以使在某些權限級別外不可複製或使用所述內容。將內容從多媒體供應商數位發送至消費者的系統設法包含更高的安全等級，從而使得競爭的供應商不能存取彼此的機密。在大的片上系統(system on a chip,SOC)中，單一的安全中央處理單元(SCPU)可執行安全功能。
根據本發明的一個方面更提供了一種計算系統，包括：片上系統(SOC)的第一安全中央處理單元(SCPU)，被配置成執行第一安全等級的功能；以及所述SOC的第二SCPU，與所述第一SCPU耦接並與主處理器耦接，所述第二SCPU被配置成執行比所述第一安全等級安全性低的第二安全等級的功能，並且所述第二SCPU執行未被所述第一SCPU執行的功能。
其中，所述第一SCPU由SOC供應商編程，且所述第二SCPU可由所述SOC的終端用戶編程。
所述計算系統進一步包括專用的安全通訊總線，連接所述第 一SCPU和所述第二SCPU，所述主處理器和存在於所述SOC上的第三方客戶都無法存取所述安全通訊總線。
所述計算系統進一步包括共用寄存器總線，與所述芯片的客戶已經存取的所述第二SCPU耦接。
其中，所述第一安全等級功能包括管理根密鑰、執行首次安全啟動以及路由第三方內容提供者的機密。
其中，所述第二安全等級功能包括數位權限管理、許可管理、代碼轉換器管理、水印以及安全儲存器中的數據處理。
其中，所述第二SCPU被提供有高於所述主處理器的信任級別，並且不允許所述主處理器執行所述第二安全等級的功能。
其中，所述第一SCPU進一步配置有軟體代碼，所述軟體代碼優先處理來自所述第二SCPU中的命令，並生成由所述第二SCPU執行的多個唯一的命令，所述多個唯一的命令不能由所述主處理器執行。
所述計算系統進一步包括安全儲存器，其中，所述第二SCPU包括指令校驗器，所述指令校驗器被配置成確定由所述第二SCPU調用執行的指令是否位於所述安全儲存器的區域內。
其中，所述指令校驗器響應於所檢測的試圖由所述第二SCPU執行所述安全儲存器的所述區域外的指令，而使得所述計算系統重置。
其中，所述第二SCPU被配置為使用安全協議從互聯網服務器獲取並儲存安全時間。
根據本發明的另一個方面，提供了一種片上系統(SOC)，包括：主處理器；多個傳感器，用於跟踪片上條件以檢測由攻擊者進行的可能的侵入；高度安全的第一安全中央處理單元(SCPU)；以及中間級第二SCPU，與所述第一SCPU耦接，所述第二SCPU包含中斷控制器，所述中斷控制器被配置成通過監測來自所述傳感器的數據來監測所述片上條件，並響應於表示入侵的檢測條件 而產生中斷或者連接，所述中斷或者連接實時調整所述主處理器或者所述第二SCPU的操作以確保安全的系統運行。
所述片上系統進一步包括連接所述第一SCPU和所述第二SCPU的專用的安全通訊總線，所述主處理器和在所述SOC上編程的第三方客戶是無法存取所述安全通訊總線的。
所述片上系統進一步包括安全儲存器，其中，所述第二SCPU包括指令校驗器，所述指令校驗器被配置成用來確定由一個組件從所述安全儲存器調用執行的指令是否被被批准由所述執行。
所述片上系統進一步包括用於所述主處理器和所述第二SCPU的單獨的儲存緩衝器，用於所述第二SCPU的儲存緩衝器被配置成所述主處理器無法存取並被配置成向所述第二SCPU提供控制邏輯。
根據本發明的又一個方面，提供了一種片上系統，包括：第一安全中央處理單元(SCPU)，被配置成執行第一安全等級的功能；所述SOC的第二SCPU，與所述第一SCPU耦接並與主處理器耦接，所述第二SCPU被配置成執行比所述第一安全等級安全性低的第二安全等級的功能；以及本機校驗器，與所述第一SCPU耦接並被配置成使得所述第二SCPU的外圍設備對已經存取所述主處理器的所述SOC的第三方客戶來說是無法存取的。
其中，所述本機校驗器進一步被配置成防止所述第三方客戶存取所述SOC的動態隨機存取儲存器(DRAM)的特定區域。
其中，所述本機校驗器進一步由所述第一SCPU配置為防止阻擋由所述第二SCPU對所述SOC的共用寄存器總線的存取。
其中，所述外圍設備包括通用異步接收器/傳輸器(UART)、計時器、中斷、儲存器以及數據儲存。
所述片上系統進一步包括連接所述第一SCPU和所述第二SCPU的專用的安全通訊總線，所述主處理器以及在所述SOC上編程的第三方客戶無法存取所述安全通訊總線。
10‧‧‧媒體裝置
15‧‧‧網路
20‧‧‧網路服務器
30‧‧‧媒體客戶
100‧‧‧SOC
102‧‧‧第一SCPU
104‧‧‧第二SCPU
110‧‧‧主處理器
113‧‧‧片上傳感器
115‧‧‧動態隨機儲存器(DRAM)
116‧‧‧保護碼
117‧‧‧安全儲存器
118‧‧‧本機校驗器
120‧‧‧外圍設備
122‧‧‧主機介面
124‧‧‧SCPU-B介面
130‧‧‧CPU-B
132‧‧‧本地SRAM
134‧‧‧指令高速緩存(i-cache)
136‧‧‧數據高速緩存(d-cahe)
138‧‧‧指令校驗器
140‧‧‧中斷控制器
144‧‧‧共用寄存器總線
202~238‧‧‧步驟
302~318‧‧‧步驟
參考以下附圖和描述可更好地理解所述系統和方法。在圖中，相似的參考標號在不同的示圖中表示對應的部分。
圖1是在操作環境下的示例性多安全中央處理單元(CPU)片上系統的框圖。
圖2是在圖1中所公開的示例性多安全中央處理單元(CPU)片上系統更詳細的框圖。
圖3是用於實施圖1中的多安全CPU片上系統的示例性方法的流程圖。
圖4是用於在圖1中的多安全CPU片上系統內實施入侵檢測的示例性方法的流程圖。
以下討論涉及由安全中央處理單元(SCPU)執行的系統安全，更具體地涉及在系統中通過以不同的安全等級運行的多個SCPU來執行的安全功能。為了說明的目的，描述了兩個SCPU，但是可實施更多的SCPU。SCPU諸如可以作為片上系統(SOC)上的示例，諸如可用於將流媒體送至消費者的機上盒(STB)中。這樣的媒體可包含消費者在媒體裝置上可見的音頻/視頻內容。
在具有執行安全功能的單一安全中央處理單元(SCPU)的大的片上系統中，系統信任級別可以是二元的：操作是高安全的或者是完全不可信的。對於要求中等安全級別的操作，存在兩種選擇：(1)在SCPU中執行這些操作；或者(2)在主機中執行這些操作。
第一個選項可能不理想，因為SCPU可以負責高敏感性的任務，像管理一次性口令(OTP)認證，發送消費者機密等。將這些高敏感性的任務與較低安全功能混合會引起風險並有損於SCPU的主要使命。第二選項可能不理想，因為在主機中執行中等的安全任務會使SOC不安全，主機CPU會不可信。
在芯片上由主機執行安全功能會將安全度公開的太大而不能為芯片操作提供足夠的安全性。此外，如由單SCPU執行的將高安全和較低安全功能混合可能將系統安全性公開達到一定的風險級別並降低了保護芯片操作的最敏感功能的SCPU的主要使命。
此外，因為SCPU管理SOC出售商的所有權信息，所以允許終端用戶對SCPU編程是有問題的。然而，一些中間等級安全任務最好由終端用戶編碼執行，因而SOC出售商希望允許消費者對SCPU功能的一些方面進行編程。允許用戶僅對片上SCPU功能編程會使芯片的安全操作面臨額外的風險和攻擊。
在SOC中，具有單一的SCPU也許是不夠的。使用多安全CPU方法，諸如具有專用於高安全功能的第一SCPU以及用於較低安全任務的第二SCPU，所述低安全任務諸如數位權限管理(DRM)、管理譯碼以及水印等。出於解釋的目的，在本文中，第一SCPU被標示為安全CPU-A，而第二安全等級SCPU被標示為安全CPU-B。
圖1是在操作環境中的多安全中央處理單元(SCPU)片上系統(SOC)100的實例圖。當被配置操作時，SOC100可集成在媒體裝置10內或與其耦接。圖2是在圖1中公開的示例性多安全中央處理單元(CPU)片上系統的更詳細的框圖。
參考圖1和圖2，系統100可包含第一SCPU102(也稱作安全CPU-A)，第二SCPU104(也稱作CPU-B)，以及主處理器110，運行大部分芯片操作的通用處理器。安全CPU-A可小於安全CPU-B並被配置成以第一安全等級操作，所述第一安全等級高於CPU-B操作的第二安全等級。安全CPU-B可設置有比主處理器110高的信任級別並且主處理器可以被拒絕執行第二安全等級功能。主處理器110也可至少部分地位於SOC100之外。
例如，處於第一安全等級的安全CPU-A的功能可包括：管理根密鑰(root key)、執行首次安全啟動以及發送第三方內容供應 商的機密。例如，處於第二安全等級的安全CPU-B的功能包括：數位權限管理、許可管理、代碼轉換器管理、水印以及在安全儲存器中的數據處理。安全CPU-A可配置有軟體代碼，所述軟體代碼將來自安全CPU-B的指令處理為優先的，並生成由所述第二SCPU執行的多個唯一的命令，所述命令不能由主處理器110執行。
因為配置成執行大部分處理器密集型的安全功能，在一些實施中，安全CPU-B可與主處理器110一樣強大，例如，在存卷(filing)時，執行高達1,000或者1,500或更高的每秒Dhrystone百萬次指令(DMIPS)。因而，安全CPU-B關注於較低的安全功能上。安全CPU-A會需要功率的一小部分並且以小於1,000DMIPS操作。
系統100可進一步包括片上傳感器113、諸如動態隨機儲存器(DRAM)115的儲存器以及與安全CPU-A和安全CPU-B的多個外圍設備120耦接的本機校驗器118。本文中“與…耦接”意指直接地連接至組件或者間接地連接至一個或多個組件。DRAM 115的可以包括一部分為儲存在安全儲存器117中的保護碼116。安全儲存器117可被劃分成DRAM的特定的或者確定的區域。
安全CPU-A可包含與主處理器110通訊的主機介面122以及與安全CPU-B通訊的SCPU-B介面124。安全CPU-B可包含CPU-B130，本機靜態隨機存取儲存器(SRAM)132、指令高速緩存(i-cache)134、數據高速緩存(d-cahe)136、指令校驗器138以及中斷控制器140。本機SRAM132可以是安全CPU-B存取的專用本機儲存器，其中，可保存指令，但臨時儲存的數據不可由主處理器110或其他片上主體或客戶存取。
安全CPU-B和安全CPU-A可與作為CPU-B130和安全CPU-A之間的專用通道操作的專用的安全通訊總線142耦接在一起。主處理器和那些存在於SOC100上的第三方用戶可能不能存取安全通訊總線142。安全通訊總線142可由硬體和固件的組合配置並執 行主從關係，其中，在一些操作中，安全CPU-A或者是安全CPU-B的主設備或從設備。例如，安全CPU-A可以是安全地啟動儲存器中的CPU-B的主設備。但是，例如，安全CPU-A也可以從安全CPU-B或本機校驗器118接收命令。
存在於SOC上的第三方可具有其自己的CPU，其自己的邏輯塊，或者作為具有能存取SOC100的能力的硬體和軟體的組合存在於芯片上。第三方CPU可包括由CPU-A管理的安全介面。
系統100可進一步包括存在於SOC100上的第三方用戶存取的共用寄存器總線144。共用寄存器總線144可用於寫入儲存器115的寄存器。如本文中所公開，安全CPU-A可被配置成防止某些片上客戶有意地停止安全CPU-B的操作。
可以與安全CPU-A和安全CPU-B耦接的本機校驗器118可以是被配置成用來防止一些存在於SOC100上的用戶或者硬體存取DRAM的某些區域的一個硬體。同樣地，本機校驗器118可防止阻擋安全CPU-B存取共用寄存器總線144和/或讀取來自SOC100的DRAM或寫入SOC100的DRAM。
安全CPU-A也可對本機校驗器118進行編程以確保可存取主處理器110的第三方主體不能存取安全CPU-B的內部的外圍設備120。外圍設備可包括但不限於通用異步接收器/發射器(UART)、計時器、中斷、儲存器、數據儲存、媒體裝置或者它們的組合。
指令校驗器138可監督在DRAM外執行的指令並確定通過一個組件從安全儲存器調用執行的指令是否被批准由該組件執行。為了批准指令，以便執行，指令校驗器138可確保安全CPU-B不在安全儲存器117的已經被認證為安全操作或由主處理器110有條件存取的區域外操作。例如，指令校驗器可監測DRAM115的讀寫操作，並將儲存器存取的DRAM地址與安全CPU-A設置的地址範圍進行比較作為用於執行指令的預認證區域。如果安全CPU-B試圖執行儲存區域外的指令，可重新啟動安全CPU-B或者重置整 個SOC。
在一個實例中，保存至安全儲存器117的內容可以包含客戶不希望以未經授權的方式發布的媒體內容。安全CPU-B可解密所述內容以在消費者裝置上產看，但不允許其他外圍設備在系統100的外部存取或發布所述內容。安全CPU-B可確保消費者能查看所述內容但不能通過主機直接存取。安全CPU-A和CPU-B可以設置限制某些芯片組件對安全儲存器117存取的硬體。例如，安全CPU-A和安全CPU-B可使得儲存器的區域不限於主處理器。此外，安全CPU-B可對消費者可查看的內容執行水印或者操縱時間戳。
更具體地，安全儲存器117可僅由安全CPU-A和CPU-B，以及本地解壓和渲染引擎進行存取。因而，安全CPU-B可將內容解密至該儲存區域中，然後局部顯示處理可讀取所解密的內容以本地渲染。這些步驟中沒有一個需要主處理器110存取安全儲存器。安全CPU-B可以通過不到達主處理器而將所述內容解密至該限制的區域來確保安全的數據流。
中斷控制器140可與CPU-A耦接並被配置成根據通過傳感器113生成的數據檢測片上條件。例如，片上傳感器113可產生與芯片的屬性相關的數據，諸如芯片上的特定點的溫度、電壓電平以及時鐘速度等。如果這些屬性中的一個屬性變化太大或以錯誤的方式發生變化，可能是表示潛在的侵入或者黑客試圖破壞SOC的允許存取安全數據和/或安全操作的正常操作。中斷控制器140可聚集並屏蔽來自SOC100的其它功能模組的中斷，所述功能模組可以包括傳感器的詢問以檢測那些被用於確定中斷控制器140是否屏蔽了中斷的傳感器的預設閾值。
此外，中斷控制器140響應於表示侵入的檢測條件，可產生中斷或者連接。中斷或者連接可實時調整主處理器110或者安全CPU-B的操作以確保安全系統操作。主處理器也可具有單獨的儲 存緩衝器而不是安全CPU-B使用的儲存緩衝器，其中，安全CPU-B的儲存緩衝器可被配置成主處理器110不能存取並配置成為第二安全CPU-B提供控制邏輯。
進一步參照圖1，系統100可通過諸如網際網路或任何廣域或局域網路的網路15與網路服務器20和媒體客戶30進行通訊。客戶30可以是取得SOC100的消費者，所述SOC被消費者用來將媒體內容發送到消費者媒體裝置10。安全CPU-B可使用安全協議經由網際網路從網路服務器20獲得時間和日期。所述時間和日期可以看作是安全的時間並被安全CPU-B儲存在本地SRAM132或者DRAM115中的安全儲存器117中。這樣儲存，安全CPU-B可防止主處理器或者其他片上編程組件存取安全時間，所述安全時間可用於數位權限管理和在安全功能執行期間的較低級安全功能的其他形式。
圖3是用於實施圖1中的多安全CPU系統的方法的示例性流程圖。片上系統(SOC)可包含第一安全中央處理單元(SCPU)以及第二SCPU(202，210)。SOC可以第一安全等級(206)操作第一SCPU。SOC可以第二安全等級操作第二SCPU(214)，所述第二安全等級沒有第一安全等級安全但比主處理器操作的級別安全。第一SCPU可產生只有第二SCPU能執行的命令(218)。
第二SCPU可確定從安全儲存器調用執行的指令是否被批准由調用所述指令的SOC的組件執行(222)。如果所述組件沒有被批准執行所述指令，則第一SCPU和第二SCPU都不允許執行所述指令(226)。如果組件被批准執行所述指令，第二SCPU可確定所述指令是執行第一安全等級還是第二安全等級功能(230)。如果組件要求執行第一安全功能，第一SCPU執行所述指令(234)。如果組件要求執行第二安全功能，則第二SCPU執行所述指令(238)。取决於所述功能，第一SCPU也可以是第一或第二安全功能的請求組件，而第二SCPU可以是第一或第二安全功 能的請求組件。
圖4是用於實施圖1中多安全CPU片上系統內的入侵檢測的示例性方法的流程圖。片上系統(SOC)可操作第一安全中央處理單元(SCPU)以及第二SCPU(302)。第二SCPU可操作中斷控制器(306)。中斷控制器可通過監測從片上傳感器接收的數據監測SOC的片上條件(310)。片上條件可包括，諸如在芯片上的特定點的溫度、電壓電平以及時鐘速度等。第二SCPU響應於表示入侵的檢測條件(314)可產生中斷或者連接。由於中斷或者連接使得第二SCPU可調整主處理器或者第二SCPU的操作以確保安全系統操作(318)。
上述方法、裝置以及邏輯可通過許多不同的方式以許多不同的硬體、軟體或者硬體和軟體兩者的組合來實施。例如，系統的全部或者部分可包括在控制器、微處理器或者專用集成電路(ASIC)中的電路，或者可以分立邏輯或者組件、或者結合在單個集成電路上或者分布在多個集成電路中其他類型的類比或數位電路的組合來實施。
雖然已描述了本發明的各種實施方式，本領域的普通技術人員將清楚在本發明的範圍內的很多實施方式和實施都是可以的。因此，除非按照所附申請專利範圍及其等同物否則並不限制在本發明中。
10‧‧‧媒體裝置
15‧‧‧網路
20‧‧‧網路服務器
30‧‧‧媒體客戶
100‧‧‧SOC
102‧‧‧第一SCPU
104‧‧‧第二SCPU
110‧‧‧主處理器
113‧‧‧片上傳感器
115‧‧‧動態隨機儲存器(DRAM)
118‧‧‧本機校驗器
120‧‧‧外圍設備
144‧‧‧共用寄存器總線

Claims (10)

  1. 一種計算系統，包括：片上系統(SOC)的主處理器，被配置以操作所述片上系統；所述片上系統的第一安全中央處理單元(SCPU)，所述第一安全中央處理單元包括安全處理器，被配置成執行第一安全等級的功能；所述片上系統的第二安全中央處理單元，與所述第一安全中央處理單元耦接並與所述主處理器耦接，所述第二安全中央處理單元包括安全處理器，被配置成執行比所述第一安全等級安全性低的第二安全等級的功能，並且所述第二安全中央處理單元執行未被所述第一安全中央處理單元執行的功能；以及外圍設備，被配置以回應來自所述第二安全中央處理單元之所述安全處理器的指示而操作。
  2. 根據請求項1所述的計算系統，其中，所述第一安全中央處理單元由片上系統供應商編程，且所述第二安全中央處理單元可由所述片上系統的終端用戶編程。
  3. 根據請求項1所述的計算系統，進一步包括專用的安全通訊總線，連接所述第一安全中央處理單元和所述第二安全中央處理單元，所述片上系統上的其他元件無法存取所述安全通訊總線。
  4. 根據請求項1所述的計算系統，進一步包括共用寄存器總線，與芯片的客戶已經存取的所述第二安全中央處理單元耦接。
  5. 根據請求項1所述的計算系統，其中，所述主處理器更被配置以接收來自媒體客戶之要求，以發送媒體內容到媒體裝置，所述媒體內容被以加密方式儲存於儲存器中；以及所述第一安全等級的功能，回應所述主處理器所接收之所述要求而被所述第一安全中央處理單元所執行，所述第一安全等級的功能包括與所述加密媒體內容有關之根密鑰管理以及執行首次 安全啟動。
  6. 根據請求項5所述的計算系統，其中，所述第二安全中央處理單元被配置以回應所述主處理器所接收之所述要求，使用所述根密鑰而解密所述加密媒體內容，而且所述第二安全等級的功能包括所述儲存器中的安全部分之所述解密媒體內容的數位權限管理、許可管理、代碼轉換器管理、水印以及處理。
  7. 根據請求項6所述的計算系統，其中，所述第二安全中央處理單元被配置以提供所述解密媒體內容；以及所述主處理器被配置以傳送所述提供之解密媒體內容至所述媒體裝置，所述第二安全中央處理單元被提供有高於所述主處理器的信任級別，並且不允許所述主處理器存取所述解密媒體內容直到由所述第二安全中央處理單元提供所述解密媒體內容。
  8. 根據請求項1所述的計算系統，其中，所述第一安全中央處理單元進一步配置有軟體代碼，所述軟體代碼優先處理來自所述第二安全中央處理單元中的命令，並生成由所述第二安全中央處理單元執行的多個唯一的命令，所述多個唯一的命令不能由所述主處理器執行。
  9. 一種片上系統(SOC)，包括：主處理器；多個傳感器，被配置以測量片上條件，以檢測由攻擊者進行的可能侵入；第一安全中央處理單元(SCPU)；以及第二安全中央處理單元，與所述第一安全中央處理單元耦接，所述第二安全中央處理單元包含中斷控制器，所述中斷控制器被配置成通過監測來自所述傳感器的測量來監測所述片上條件，並響應於表示入侵的測量檢測而產生中斷或者連接，所述中斷或者連接調整所述主處理器或者所述第二安全中央處理單元的 操作以確保安全的系統運行。
  10. 一種片上系統(SOC)包括：主處理器，被配置以操作所述片上系統；外圍設備，被配置以回應來自所述外圍設備所接收之指示而執行功能；第一安全中央處理單元(SCPU)，所述第一安全中央處理單元被配置成執行第一安全等級的功能；第二安全中央處理單元，與所述第一安全中央處理單元、所述主處理器以及所述外圍設備耦接，所述第二安全中央處理單元被配置成執行比所述第一安全等級安全性低的第二安全等級的功能；儲存器，被配置以儲存所述儲存器之安全部分中的所述第二安全等級的功能；以及指示校驗器，被配置以決定所述第二安全中央處理單元所招喚的執行指示是否位於所述儲存器之所述安全部分中。
TW102126876A 2012-08-17 2013-07-26 計算系統，及其片上系統 TWI512529B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261684479P 2012-08-17 2012-08-17
US201261729002P 2012-11-21 2012-11-21
US13/705,991 US8931082B2 (en) 2012-08-17 2012-12-05 Multi-security-CPU system

Publications (2)

Publication Number Publication Date
TW201411398A TW201411398A (zh) 2014-03-16
TWI512529B true TWI512529B (zh) 2015-12-11

Family

ID=48900727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126876A TWI512529B (zh) 2012-08-17 2013-07-26 計算系統，及其片上系統

Country Status (4)

Country Link
US (2) US8931082B2 (zh)
EP (1) EP2698736A3 (zh)
CN (1) CN103593604A (zh)
TW (1) TWI512529B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8931082B2 (en) 2012-08-17 2015-01-06 Broadcom Corporation Multi-security-CPU system
US9231921B2 (en) 2013-08-20 2016-01-05 Janus Technologies, Inc. System and architecture for secure computer devices
JP6495629B2 (ja) * 2014-11-21 2019-04-03 株式会社東芝 情報処理システム、読出装置、情報処理装置、および、情報処理方法
US10395013B2 (en) 2016-05-11 2019-08-27 Stmicroelectronics Sa Method and device for enhancing the protection of a signal, in particular a multimedia signal, against a malicious attack
FR3052009B1 (fr) * 2016-05-31 2018-06-01 Stmicroelectronics Sa Procede et dispositif d'amelioration de la protection d'un signal multimedia contre une attaque malveillante.
US10614231B1 (en) * 2016-09-15 2020-04-07 Riverside Research Institute Integrated out-of-band security for high security embedded systems
CN110677250B (zh) 2018-07-02 2022-09-02 阿里巴巴集团控股有限公司 密钥和证书分发方法、身份信息处理方法、设备、介质
CN110795774B (zh) 2018-08-02 2023-04-11 阿里巴巴集团控股有限公司 基于可信高速加密卡的度量方法、设备和系统
CN110795742B (zh) 2018-08-02 2023-05-02 阿里巴巴集团控股有限公司 高速密码运算的度量处理方法、装置、存储介质及处理器
CN110874478B (zh) 2018-08-29 2023-05-02 阿里巴巴集团控股有限公司 密钥处理方法及装置、存储介质和处理器
CN116776339A (zh) * 2022-03-09 2023-09-19 华为技术有限公司 人工智能ai控制装置和加速方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601775A (en) * 2004-06-30 2006-01-01 Network Security Technology System-on-chip containing silicon security intellectual property device and related application system and method containing system-on-chip
TW200629068A (en) * 2004-09-10 2006-08-16 Ibm An integrated circuit chip for encryption and decryption having a secure mechanism for programming ON-chip hardware
US20070209072A1 (en) * 2006-02-27 2007-09-06 Xuemin Chen Method and system for secure system-on-a-chip architecture for multimedia data processing
US8181008B2 (en) * 2005-12-23 2012-05-15 Nagracard S.A. Secure system-on-chip

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948070B1 (en) * 1995-02-13 2005-09-20 Intertrust Technologies Corporation Systems and methods for secure transaction management and electronic rights protection
EP1183603A4 (en) * 1999-05-07 2009-01-07 Infineon Technologies Ag DEVICE AND METHOD FOR A PROGRAMMABLE SAFETY PROCESSOR
US7587368B2 (en) * 2000-07-06 2009-09-08 David Paul Felsher Information record infrastructure, system and method
US7146504B2 (en) * 2002-06-13 2006-12-05 Microsoft Corporation Secure clock on computing device such as may be required in connection with a trust-based system
US7152193B2 (en) * 2002-08-13 2006-12-19 Lsi Logic Corporation Embedded sequence checking
US20050204155A1 (en) * 2004-03-09 2005-09-15 Nec Laboratories America, Inc Tamper resistant secure architecture
US8332653B2 (en) * 2004-10-22 2012-12-11 Broadcom Corporation Secure processing environment
US7593543B1 (en) * 2005-12-15 2009-09-22 Nvidia Corporation Apparatus, system, and method for tracing distribution of video content with video watermarks
US9904809B2 (en) * 2006-02-27 2018-02-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for multi-level security initialization and configuration
US20080034350A1 (en) * 2006-04-05 2008-02-07 Conti Gregory R System and Method for Checking the Integrity of Computer Program Code
US7984301B2 (en) * 2006-08-17 2011-07-19 Inside Contactless S.A. Bi-processor architecture for secure systems
US8000493B2 (en) * 2007-03-08 2011-08-16 Broadcom Corporation Method and system for watermark embedding in a multimedia system-on-chip
CN101308536A (zh) * 2007-05-16 2008-11-19 许丰 双核安全控制方法及装置
US8738926B2 (en) * 2008-01-10 2014-05-27 Intel Mobile Communications GmbH Data processing system, method for executing a cryptographic algorithm and method for preparing execution of a cryptographic algorithm
US20120060039A1 (en) * 2010-03-05 2012-03-08 Maxlinear, Inc. Code Download and Firewall for Embedded Secure Application
US9177152B2 (en) * 2010-03-26 2015-11-03 Maxlinear, Inc. Firmware authentication and deciphering for secure TV receiver
US8892855B2 (en) * 2010-08-10 2014-11-18 Maxlinear, Inc. Encryption keys distribution for conditional access software in TV receiver SOC
US9015270B2 (en) * 2010-10-08 2015-04-21 Time Warner Cable Enterprises Llc Apparatus and methods for enforcing content protection rules during data transfer between devices
US9767195B2 (en) * 2011-04-21 2017-09-19 Touchstream Technologies, Inc. Virtualized hosting and displaying of content using a swappable media player
US8813218B2 (en) * 2012-02-14 2014-08-19 Janus Technologies, Inc. Security-enhanced computer systems and methods
US8931082B2 (en) 2012-08-17 2015-01-06 Broadcom Corporation Multi-security-CPU system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200601775A (en) * 2004-06-30 2006-01-01 Network Security Technology System-on-chip containing silicon security intellectual property device and related application system and method containing system-on-chip
TW200629068A (en) * 2004-09-10 2006-08-16 Ibm An integrated circuit chip for encryption and decryption having a secure mechanism for programming ON-chip hardware
US8181008B2 (en) * 2005-12-23 2012-05-15 Nagracard S.A. Secure system-on-chip
US20070209072A1 (en) * 2006-02-27 2007-09-06 Xuemin Chen Method and system for secure system-on-a-chip architecture for multimedia data processing

Also Published As

Publication number Publication date
US8931082B2 (en) 2015-01-06
US20150128253A1 (en) 2015-05-07
US20140053230A1 (en) 2014-02-20
US9483626B2 (en) 2016-11-01
EP2698736A2 (en) 2014-02-19
TW201411398A (zh) 2014-03-16
CN103593604A (zh) 2014-02-19
EP2698736A3 (en) 2014-04-02

Similar Documents

Publication Publication Date Title
TWI512529B (zh) 計算系統，及其片上系統
US9183402B2 (en) Protecting secure software in a multi-security-CPU system
US11630903B1 (en) Secure public key acceleration
KR102434444B1 (ko) 가상 트러스트 컴퓨팅 베이스를 이용한 기기 보안성 검증 방법 및 장치
TWI584152B (zh) 用於電腦安全的系統及其方法
US9171170B2 (en) Data and key separation using a secure central processing unit
US7322042B2 (en) Secure and backward-compatible processor and secure software execution thereon
US8904190B2 (en) Method and apparatus including architecture for protecting sensitive code and data
US8356361B2 (en) Secure co-processing memory controller integrated into an embedded memory subsystem
US8843769B2 (en) Microcontroller with embedded secure feature
US20130254906A1 (en) Hardware and Software Association and Authentication
TWI514187B (zh) 提供儲存裝置上防有毒軟體保護之系統與方法
US20100293392A1 (en) Semiconductor device having secure memory controller
JP2010182196A (ja) 情報処理装置およびファイル検証システム
US20230134324A1 (en) Managing storage of secrets in memories of baseboard management controllers
JP4791250B2 (ja) マイクロコンピュータおよびそのソフトウェア改竄防止方法
US20150262084A1 (en) Methods for defending static and dynamic reverse engineering of software license control and devices thereof
US9064118B1 (en) Indicating whether a system has booted up from an untrusted image
Mohanty et al. Media data protection during execution on mobile platforms–A review
JP4388040B2 (ja) 不正接続防止システム、不正接続防止方法、ユーザ端末、及びユーザ端末用プログラム
CN117807644A (zh) 响应于篡改活动检测而管控对复位的响应
JP2009122888A (ja) デバイス制御システム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees