TWI501550B - 用於高性能開關模式電壓調整器的設備和方法 - Google Patents
用於高性能開關模式電壓調整器的設備和方法 Download PDFInfo
- Publication number
- TWI501550B TWI501550B TW096139962A TW96139962A TWI501550B TW I501550 B TWI501550 B TW I501550B TW 096139962 A TW096139962 A TW 096139962A TW 96139962 A TW96139962 A TW 96139962A TW I501550 B TWI501550 B TW I501550B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- circuit
- electrically connected
- mos switch
- array
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Power Conversion In General (AREA)
- Dc-Dc Converters (AREA)
Description
本發明涉及模擬積體電路領域,更具體地說,本發明涉及開關模式的電壓調整器。
低成本、小型化、高效率和高性能是決定當今消費性電子產品成敗的關鍵性因素。也即是,消費者更傾向于低成本、小型化、高性能和高效率的電子產品。節能且高性能的產品需要利用諸如開關模式電壓調整器之類的積體電路去有效地傳導大量的電能。低成本要求半導體積體電路採用簡單且較少的工藝步驟,這樣每個單位的製造成本就會降低。小型化的要求促使積體電路向著在一個半導體晶片內部使用最少量矽片區域的方向發展。這幾年,提高成本/尺寸/性能要求的努力已經證明,傳統的電路構造及其製造方法可能已經達到了它們在性能上的極限。在嘗試實現成本/尺寸/性能要求時,維持相同的電路構造和設計佈局只會提高成本,並且不能達到令人滿意的效果。
參看第1A圖,示出連接負載(RL)160的傳統開關模式電壓調整器100電路示意圖。通常,傳統開關模式電壓調整器的電路100的構造和設計佈局包括柵極驅動模組101、開關電路模組110、自舉驅動充電電路模組(boot strap charging circuit block)120。這些模組都作為分立元件而被分別佈置在半導體裸片內。開關電路模組110進一步包括上端(high-side)功率金屬氧化物場效應電晶體(MOSFET)
開關102和下端(low-side)功率金屬氧化物場效應電晶體(MOSFET)開關103。傳統開關模式電壓調整器電路100的開關輸出SW隨後連接於輸出濾波器150和自舉驅動充電模組120。
更具體地說,柵極驅動電路模組101包括上端柵極驅動電路101HS和下端柵極驅動電路101LS。上端柵極驅動電路101HS串聯連接於開關電路模組110的上端功率MOSFET開關102,下端柵極驅動電路101LS連接於開關電路模組110的下端功率MOSFET開關103。上端柵極驅動電路101HS的輸入端接收用以驅動上端功率MOSFET開關102的反相驅動信號。相應地,在輸入為邏輯低電平時,上端柵極驅動電路101HS把自舉驅動電源節點(VBST)101U連接到上端功率MOSFET開關102的柵極;而在輸入為邏輯高電平時,上端柵極驅動電路101HS把上端功率MOSFET開關102的柵極連接到其源極和開關節點(SW)101SW。下端柵極驅動電路101LS的輸入端接收用以驅動下端功率MOSFET開關103的驅動信號PWM。相應地,在輸入為邏輯低電平時,下端柵極驅動電路101LS把電源電壓VCC連接到下端功率MOSFET開關103的柵極;而在輸入為邏輯高電平時,下端柵極驅動電路101LS把下端功率MOSFET開關103的柵極連接到其源極和電氣地110G。
繼續描述傳統開關模式電壓調整器電路100的電路構造。將上端功率MOSFET開關102的漏極連接到未調整的輸入電壓VIN,而其源極在開關節點(SW)101SW處與下
端功率MOSFET開關103的漏極連接。下端功率MOSFET開關103的源極連接於電氣地110G。
再參閱第1A圖中的傳統電路構造,輸出濾波器150包括與輸出電容(COUT)152連接的電感151。電感151的第一端連接在開關節點101SW,第二端連接於輸出電容(COUT)152以形成現有技術的開關模式電壓調整器100的輸出端161。輸出電容(COUT)152的另一端連接在電氣地110G和下端功率MOSFET開關103的源極端。
最後,如第1A圖所示的傳統電路構造,自舉驅動充電電路模組120包括二極體(D1)121、自舉電容(CBOOT)122。二極體(D1)121的陽極端連接到電源電壓VCC 123,其陰極端在上拉節點(pull-up node)101U處與自舉電容(CBOOT)122的一端連接。電容(CBOOT)122另一端連接於開關節點(SW)101SW。
運行時,在上端柵極驅動電路101HS的輸入端,上端MOSFET開關102接收反相驅動信號。相應地,上端功率MOSFET開關102根據驅動信號的電壓電平而導通或者關斷。與此同時,下端功率MOSFET開關因為下端柵極驅動電路101LS接收相反的驅動信號PWM而處於關斷狀態。上端功率MOSFET開關的導通和下端功率MOSFET開關的關斷使得開關節點(SW)101SW連接到輸入電壓VIN。相反地,下端功率MOSFET開關的導通和上端功率MOSFET開關的關斷使得開關節點(SW)101SW連接到電氣地110G。在開關模式調整器中,上端和下端功率
MOSFET開關的導通和關斷週期明顯高於由電感151和電容152組成的濾波器的濾波頻率。因此,輸出端(VOUT)161的電壓是輸入電壓VIN和PWM信號的占空比的時間平均(time average)。電感電流IL上升和下降的結果產生了負載(RL)160上可見的平均輸出電壓VOUT。因此,輸出端161上的輸出電壓VOUT與輸入電壓VIN、以及與脈衝寬度調製信號PWM的占空比或頻率成正比。自舉驅動充電電路120保證上端柵極驅動電路101HS能接收電壓,以導通/關斷上端功率MOSFET開關102。
上述傳統開關模式電壓調整器100的電路構造只能用來傳導一定容量的電流和功率。在這個局限性下,傳統開關模式電壓調整器100的性價比顯著下降。這是源於上端功率MOSFET開關102和下端功率MOSFET開關103的內在局限性,而且傳統電路構造和設計佈局會產生高互聯阻抗和高開關損失,尤其是在高頻率開關時表現更為明顯。高互聯阻抗產生高開關損失,致使傳統開關模式電壓調節器100不受歡迎。進一步地,包含分立元件的傳統開關模式電壓調整器100的電路構造和設計佈局,很難滿足當今積體電路小型化的趨勢。
參看第1B圖,是第1A圖所示傳統開關模式電壓調整器電路100中的上端柵極驅動電路101HS及其相應的上端MOSFET開關102,下端柵極驅動電路101LS及其相應的下端MOSFET開關103的典型電路圖100B。諸如第1A圖中的開關模式電壓調整器電路100等類型的開關模式電壓調
整器電路,影響其效率的一個關鍵參數是上端MOSFET開關102和下端MOSFET開關103的導通和關斷速度。通常,實際的MOSFET開關在柵極具有柵極阻容乘積特性,可以類比為RC電路電連接到理想的MOSFET開關。柵極耦合阻容乘積回應脈衝寬度調製(PWM)的上升時間決定了MOSFET開關的開關速度和效率。上端功率MOSFET開關102包括柵極電阻(RGATE)102R和柵極電容(CGATE)102C,兩者都電連接於漏極源極導通電阻為RDS(ON)的理想MOSFET開關102W。在理想的上端MOSFET開關102W中,其漏極端電連接至電源焊盤102SP,而其源極端則電連接於開關焊盤101SW。上端柵極驅動電路101HS是一個反相器,它包括上拉PMOS電晶體101HSUP和下拉(pull-down)NMOS電晶體101HSDN。類似地,在理想的下端MOSFET開關103W中,其漏極端電連接於開關焊盤101SW,而其源極端電連接於接地焊盤101GP。下端柵極驅動電路101LS也是一個反相器,它包括上拉PMOS電晶體102LSUP和下拉NMOS電晶體102LSDN。
實際上,MOSFET開關的柵極電阻RGATE值通常為2Ω,而其柵極電容CGATE值通常為5纖法拉(5nF)。在現有技術的開關模式電壓調整器電路100的電路構造和設計佈局中,柵極耦合阻容乘積(即通常所知的時間常數TDISCRETE)為:TDISCRETE=CGATE * RGATE=(5nF)x(2Ω)=10nsec。在10nsec的時間常數TDISCRETE下,在開關頻率大於500kHz時,傳統電路構造將產生大於1瓦的功率損
耗,同時輸出電流將大於20安培。這是因為當開關頻率大於500kHz時,開關損耗將是開關模式電壓調整器100功率損耗的一個重要因素。開關損耗Ls約等於輸入電壓VIN、開關頻率Fs、輸出電流IOUT
和上升時間TDISRETE的乘積,即:
。如上面的第1A圖
所述,設定輸入電壓VIN、開關頻率Fs、輸出電流IOUT和功率損耗Ls由設計規格而確定,包含分立元件的現有技術的電路構造和設計佈局將無法減少時間常數TDISCRETE。因此,現在需要新的用於開關模式電壓調節器電路的電路構造和設計佈局,它能夠充分減小時間常數或者MOSFET開關的柵極耦合阻容乘積TDISCRETE,從而提高開關模式電壓調整器的性價比。
因此,就需要這樣一種開關模式電壓調節器的新的電路構造和設計佈局:它沒有傳統MOSFET開關在電能傳導和效率上的限制。進而,需要這樣一種新的電路構造,它能保證開關模式調節器的低製造成本並且能夠減小尺寸。最後,需要這樣一種新的電路構造和設計佈局,它能充分減小MOSFET開關中RC等效電路的柵極耦合阻容乘積,使得在高頻率下,互聯阻抗能充分減小。可以預見的是本發明可以滿足這些需求。
本發明的一個目的在於提供一種用於大功率開關模式電壓調節器積體電路的新的電路構造和設計佈局。它能實
現低互聯阻抗、高電流處理能力、小封裝尺寸以及低廉的製造成本。相應地,本發明揭示的大功率開關模式電壓調節器電路的電路配置為:包括金屬氧化物(MOS)開關電晶體陣列,其漏極和漏極、源極和源極彼此相連接,並包括多個柵極驅動電路。每個柵極驅動電路緊靠于並連接於MOS開關電晶體的柵極並且僅用於一個MOS開關電晶體的驅動。
本發明的另一個目的在於提供一種大功率開關模式電壓調節器電路的配置方法。本發明所揭示的方法包括提供開關元件陣列;提供多個柵極驅動電路,每個柵極驅動電路電連接於相應開關元件柵極且僅驅動一個開關元件;以及提供多個電輸入/輸出節點,以方便開關元件和柵極驅動電路對與外部電路進行信號交流的步驟。
本領域的普通技術人員在閱讀了以下說明書中結合圖式描述的具體實施例後,將對上述這些及其他優點有更清晰的認識。
這裏將參考本發明多個優選實施例的具體細節,結合圖式對其實例進行描述。當本發明使用優選實施例進行描述時,應該理解本發明不僅局限於實施例描述的內容。相反,本發明旨在覆蓋申請專利範圍所定義的屬於本發明精神和範圍內的替換、改型和等同物。此外,在下述的本發明的詳細說明書中描述了大量的具體細節,旨在促進對本發明的深入而全面的理解。當然,本領域的普通技術人員
應能很清楚,本發明可以脫離其中某些具體細節而實施。另外,為了使本發明的主題清晰,並未對所涉及到的本領域公知的方法、流程、元件和電路進行具體描述。
參看第2A圖,示出了根據本發明的實施例的大功率開關模式電壓調整器200A的電路構造圖,該開關模式電壓調整器200A包括開關元件201陣列、輸出濾波器220和浮置(floating)自舉驅動充電電路250。更具體地說,開關元件201陣列被設置為橫排和縱排;多個輸入/輸出(I/O)電節點進一步包括反相驅動信號節點()207HS、輸入電壓節點208、至少一個電源電壓節點2091-2092以及開關節點(SW)213。注意本申請中的“電氣節點”被定義為用於大功率開關模式電壓調整器200A和外部電路之間進行諸如電流、電壓等電性變數的傳導和運行的電子裝置。“電氣節點”的實例包括而不局限於:電焊盤、電源匯流排、電線、雙絞線、倒裝晶片凸焊點、鉛框架的指狀結構和導線等,這些均處於本發明範圍內。
特別是,驅動信號節點207HS接收反相脈衝寬度調製信號,用以驅動開關元件201。輸入電壓節點208將未調整的輸入電壓VIN連接到開關元件201陣列。至少一個電源電壓節點2091-2092包括第一電源電壓節點,它把自舉驅動電壓VBST連接到開關元件201陣列。在一個實施例中,至少一個輸入電壓節點2091-2092還包括第二電源電壓節點,它把第二電源電壓VEE連接到開關元件201陣列。開關節點(SW)213彙集來自每個開關元件201的電流。此外,
開關節點(SW)213還是與輸出濾波器220連接的輸出節點。輸出濾波器220包括與輸出電容222串聯連接的電感221。輸出電容222的第二端連接於電氣地110G。輸出端231提供所需輸出電壓VOUT。第一電源電壓節點2091同時連接到浮置自舉驅動充電電路250和自舉驅動電容(CBOOT)212。自舉驅動電容(CBOOT)212的第二端連接到開關節點(SW)213和電感221的第一端。在一個實施例中,還包括非同步二極體(D1)240。該二極體的陰極端電連接到上端開關節點(SW)213,而其陽極端則電連接到電氣地110G。在一個實施例中,自舉焊盤211電連接於至少一個電源電壓節點2091-2092和浮置自舉驅動充電電路250。自舉焊盤的另一端電連接於自舉電容(CBOOT)212,而該自舉電容(CBOOT)212在上端開關節點(SW)213處電連接到輸出濾波器220和非同步二極體(D1)240。
繼續參看第2A圖,在運行時,當在驅動信號節點207HS處接收到反相驅動信號後,每個開關元件201將未經調整的電源節點(VIN)209和上端開關節點(SW)213連接。此時,開關節點(SW)213彙集所有來自全部開關元件201的電流並把它們輸出到輸出濾波器220。從這點開始,大功率開關模式電壓調整器200A的運行原理和其他任何開關模式電壓調整器的運行原理相同,例如:輸出濾波器220可用以濾除波紋並只產生恒定的平均輸出電壓。浮置自舉驅動充電電路250則用以將正確的電壓電平傳導至所述至少一個電源電壓節點2091-2092,使得每個開關元件
201可以接收正確的開關電壓,而不必管開關節點(SW)213上的電壓電平如何。在諸如第1A圖所示的開關模式電壓調整器電路100的傳統自舉驅動充電電路中,為了給自舉電容(CBOOT)122充電並傳導正確的電壓電平到上端柵極驅動電路101HS和下端柵極驅動電路101LS,開關節點(SW)101sw必須設定為某個特定的電壓電平。
參看第2B圖,是由高性能開關電壓調整器200B示出的本發明的一個實施例,該高性能開關電壓調整器200B包括給開關元件201陣列增設的下端開關元件202陣列。在這種結構中,開關元件201陣列在下文中是指上端開關元件陣列。高性能開關電壓調整器200B包括電連接於電氣地110G的第二電源電壓節點2092和電連接於充電電路260和電源電壓(VCC)215的第三電源電壓節點2093。下端開關元件202陣列還包括下端驅動信號節點207LS和下端開關節點(SWLS)214。下端驅動信號節點207LS接收脈衝寬度調製信號PWM,進而驅動下端開關元件202陣列。下端開關節點(SWLS)214連接於上端開關節點(SWHS)213和輸出濾波器220。充電電路260調整電壓電平,以使下端開關元件202適當開關。
在運行時,上端開關元件201陣列和下端開關元件202陣列互補性地導通和關斷。來自上端開關元件201陣列的電流在上端開關節點(SWHS)213處彙集,而來自下端開關元件202陣列的電流在下端開關節點(SWLS)214處彙集。匯總兩節點的電流並輸送至電感221,以使輸出電容
(COUT)222充放電。作為結果,在負載(RL)230上可以看到與驅動信號PWM的占空比和輸入電壓VIN成正比的平均輸出電壓。
參看第2C圖,為示出上端開關元件201陣列和下端開關元件202陣列的柵極耦合阻容乘積的類比示例電路200C。在本發明的一個實施例中,每個上端開關元件201包括邏輯電路201HS,它僅電連接至一個雙擴散金屬氧化物場效應電晶體(DMOS電晶體)並為之提供驅動。實際上,每個DMOS開關可以類比為阻值為的柵極電阻201R和容值為的柵極電容201C共同串聯連接到理想的DMOS電晶體201W上,該理想的DMOS電晶體201W具有最小導通電阻RDS(ON),min。在一個實施例中,邏輯電路201HS為反相器,由上拉p溝道金屬氧化物半導體(PMOS)201HSUP和下拉n-溝道金屬氧化物半導體(NMOS)201HSDN組成。同樣,每個下端開關元件202包括邏輯電路202LS,它僅電連接至一個雙擴散金屬氧化物場效應電晶體(DMOS)並為之提供驅動。實際上,每個DMOS開關可以類比為阻值為的柵極電阻202R和容值為的柵極電容202C共同串聯連接在理想的DMOS電晶體202W上,該理想的DMOS電晶體201W具有最小導通電阻RDS(ON),min。在一個實施例中,邏輯電路202LS為反相器,由上拉p溝道的金屬氧化物半導體(PMOS)202HSUP和下拉n-溝道金屬氧化物半導體(NMOS)202HSDN組成。
繼續參看第2C圖的類比示例電路200C,根據本發明
的實施例的每個上端開關元件201和下端開關元件202,各自比上端開關101和下端開關102小很多。相應地,上端開關元件201和下端開關元件202的柵極阻抗和柵極電容都比現有技術的開關調整器電路100A的柵極阻抗和柵極電容小N倍(即只有其N分之一)。於是開關模式電壓調整器積體電路200B的柵極耦合阻容乘積TIC現在變為:
設定與如第1B圖所示的現有技術的電路構造相同的輸出電流IOUT、輸入電壓VIN和開關頻率FS,本發明的柵極耦合阻容乘積TIC將產生這樣一個功率開關損耗:LS ,它約為傳統電路構造的開關損耗的100分之一。
參看第3圖,為根據本發明的實施例的上端開關元件201和下端開關元件202的詳細示意圖。上端開關元件201包括電連接並驅動開關電晶體電路340的柵極驅動電路330。在一個實施例中,每列上端開關元件201和自舉焊盤211和傳導電路320相連接。須知傳導電路320和上端開關元件201的任意結合方式都屬於本發明的範圍。更具體而言,自舉焊盤211電連接到第一電源節點2091,電源電壓Vcc從該節點被施加並分配到每一個上端開關元件201。傳
導電路320由p溝道金屬氧化物半導體場效應(PMOS)電晶體322電連接二極體323所構成。PMOS電晶體322的漏極和二極體323的陽極端相連接。PMOS電晶體322的柵極電連接並接收來自浮置自舉驅動充電電路250(未示出)的輸出信號。在本發明的一個實施例中,柵極驅動電路330包含互補金屬氧化物半導體(CMOS)反相器,該反相器由上拉p溝道金屬氧化物場效應(PMOS)電晶體332和下拉n-溝道金屬氧化物場效應(NMOS)電晶體333組成。也就是說,上拉PMOS電晶體332的漏極和下拉NMOS電晶體333的漏極相連接,並在該連接點形成柵極驅動電路330的輸出端。上拉PMOS電晶體332的柵極和下拉NMOS電晶體333的柵極相連接,形成柵極驅動電路330的輸入端207HS。在本發明的一個實施例中,輸入端207HS接收反相脈衝寬度調製信號以導通或關斷開關器件340。上拉PMOS電晶體332的源極電連接至二極體323的陰極端和自舉焊盤211。在一個實施例中,開關電晶體電路340包含n-溝道雙擴散金屬氧化物半導體電晶體(DMOS電晶體)341、電源焊盤342和開關焊盤343。DMOS電晶體341的柵極和柵極驅動電路330的輸出端電連接。DMOS電晶體341的源極電連接至開關焊盤343和柵極驅動電路330中的NMOS電晶體333的源極。DMOS電晶體341的漏極電連接至電源焊盤342和傳導PMOS電晶體322的源極。在一個實施例中,自舉焊盤211,電源焊盤342和開關焊盤343被作為輸入/輸出(I/O)電氣節點,以方便每個上端開關元
件201和外部電路(未示出)的通信。更具體的說,在一個實施例中,所有的電源焊盤342均被輸入電壓節點208相連接,所有的開關焊盤343均被開關節點(SWHS)213相連接,所有的上拉PMOS電晶體332的源極均電連接到第一電源節點2091。
繼續參看第3圖,下端開關元件202包含柵極驅動電路360和開關電晶體電路370。在一個實施例中,每列下端開關元件202陣列還包含電源電壓焊盤(Vcc)215和傳導電路350。須知傳導電路350和下端開關元件202陣列的任何組合方式均包含在本發明範圍內。特別地,電源電壓焊盤(Vcc)215是提供電源電壓Vcc的地方。傳導電路350包含p溝道的金屬氧化物半導體場效應電晶體(PMOS)352。PMOS電晶體352的漏極端連接到柵極驅動電路360。PMOS電晶體352的柵極端電連接並接收來自充電電路260的輸出信號。柵極驅動電路360包含邏輯電路,該邏輯電路接收邏輯電平信號PWM以驅動開關電晶體電路370。在本發明的一個實施例中,柵極驅動電路360包含互補金屬氧化物半導體場效應(CMOS)電晶體反相器,該反相器包含上拉p溝道金屬氧化物半導體場效應(PMOS)電晶體362和下拉n-溝道金屬氧化物半導體場效應(NMOS)電晶體363。也就是說,上拉PMOS電晶體362的漏極電連接至下拉NMOS電晶體363的漏極,以形成柵極驅動電路360的輸出端。上拉PMOS電晶體362的柵極電連接至下拉NMOS電晶體363的柵極,以形成柵極驅動電路360的輸
入端207LS。在本發明的一個實施例中,輸入端207LS接收脈衝寬度調製信號PWM,以導通和關斷開關電晶體電路370。上拉PMOS電晶體362的源極電連接至MOSFET電晶體352的漏極端和電源電壓焊盤(Vcc)215。開關電晶體電路370包含雙擴散金屬氧化物半導體(DMOS)電晶體371、開關焊盤372和接地焊盤373。DMOS電晶體371的柵極電連接至柵極驅動電路360的輸出端。DMOS電晶體371的源極電連接至接地焊盤373和柵極驅動電路360中的下拉NMOS電晶體363的源極。DMOS電晶體371的漏極電連接至開關焊盤372、開關焊盤343和下拉NMOS電晶體333的源極。電源電壓焊盤(Vcc)215、開關焊盤372和接地焊盤373均是輸入/輸出(I/O)電節點,以方便下端開關元件202和外部電路(未示出)之間的通信。
現在參看第4圖,其為根據本發明的實施例的大功率開關模式電壓調節器積體電路400的示意圖。大功率開關模式電壓調節器積體電路400僅包括第2A圖和第3圖中所示的開關元件201陣列。每個開關元件201彼此電連接,並電連接至浮置自舉驅動充電電路250。在一個實施例中,浮置自舉驅動充電電路250包括低壓差(low dropout,LDO)電壓調整電路,該低壓差電壓調整電路調節電壓電平,並將正確的電壓電平傳導至柵極驅動電路,進而傳導至每個開關元件201。該低壓差(LDO)電壓調整電路包含與PMOS電晶體406和電阻404-405串聯連接的差分跨導放大器(differential transconductance amplifier)(或稱誤差放大器)
和負反饋電路。差分跨導放大器包含NPN發射極耦合對(emitter coupled pair)401-402,該發射極耦合對401-402由PMOS電晶體407和408構成的電流鏡電路進行偏置。該誤差放大器具有用以驅動多個傳導電路的輸出端,並且提供正確電壓電平到柵極驅動電路。該負反饋電路將上端MOS開關電晶體的陣列的漏極電連接到誤差放大器的輸入端。NPN電晶體401的基極接收參考電壓(VREF)410,NPN電晶體402的基極接收與自舉驅動電壓VBST成比例的電壓。開關元件201陣列通過負反饋路徑電連接至浮置自舉驅動充電電路250。特別地,該負反饋路徑起始於差分跨導放大器的輸出端,該差分跨導放大器的輸出端電連接至驅動PMOS傳導電晶體322的柵極和PMOS電晶體407的漏極。PMOS電晶體322的輸出電流通過二極體323電連接至經調節後的自舉驅動電壓VBST。這樣,在電阻404上形成了與自舉驅動電壓(VBST)和PMOS電晶體406的閾值電壓之差成正比的電壓。從而通過電阻405給出該成正比的電壓,並因此形成完整的負反饋路徑。
繼續參看第4圖,開關元件201陣列排列成行210R和列210C。在一個實施例中,每列210C僅包含一個傳導電路320。更特別地,所有PMOS電晶體322的柵極端全連在一起,並電連接至浮置自舉驅動充電電路250的輸出端,即PMOS電晶體407的漏極端。n-溝道DMOS電晶體341的電源焊盤342全連在一起,並分別電連接至MOSFET電晶體407和408的源極端。每列210C的所有二極體323的
陰極均連在一起,並電連接至自舉焊盤211。自舉焊盤211還電連接至電阻404的第二端和PMOS電晶體406的襯底。所有大功率開關模式電壓調節器400內的開關焊盤343均連接在一起,並電連接至MOSFET電晶體406的柵極端。
現在參看第5圖,其為包含上端開關元件201陣列和下端開關元件202陣列的大功率開關模式電壓調節器積體電路500的示意圖。上端開關元件201之間的相互連接如前面第4圖中所示。對於下端開關元件202陣列之間的相互連接,下端開關元件202陣列均連接在一起,並通過負反饋路徑電連接至充電電路260。充電電路260包含差分跨導放大器,該差分跨導放大器由NPN發射極耦合對604-605組成,該發射極耦合對604-605由PMOS電晶體607和608構成的電流鏡電路對其進行偏置。差分跨導放大器的第一個輸入電壓是參考電壓(VREF)601。負反饋路徑起始於第二輸入電壓,該電壓值與施加至n-型雙極結型電晶體605的基極的經調節後的電源電壓(Vcc)成正比。差分跨導放大器604-605的輸出驅動PMOS電晶體352。依次地,PMOS電晶體352的輸出電流電連接至經調節後的電源電壓(Vcc)。與電源電壓Vcc成正比的電壓通過電阻610和611電連接至PMOS電晶體605的基極,從而形成完整的負反饋路徑。
再參看第5圖,在下端開關元件202陣列中,所有PMOS電晶體352的柵極相連接,並和第一雙極結型電晶體604的集電極端電連接。所有PMOS電晶體352的源極
相連接,並和上端開關元件201陣列中的所有PMOS電晶體322的源極端電連接,該PMOS電晶體322的源極與電源焊盤342相連。所有PMOS電晶體352的漏極端相連接,並和第二雙極結型電晶體605的基極端電連接,並全部和電源電壓Vcc焊盤215電連接。下端開關元件202陣列的所有接地焊盤373相連接並和電氣地110G相連。上端開關元件201陣列的開關焊盤343和下端開關元件202陣列的開關焊盤372相連接,上端開關元件201陣列和下端開關元件202陣列的電流匯合在該連接點並和輸出濾波器220(未圖示)相連接。
再參看第2B圖和第5圖描述高功率開關模式電壓調整器電路500的工作方式。每個上端開關元件201從上拉或下拉柵極驅動電路330的輸入端207HS接收反相脈衝寬度調製形式的驅動信號。當柵極驅動電路被上拉(如信號為邏輯低電平),上端DMOS開關341導通,將電源焊盤342和開關焊盤343連接。同時,在下端開關元件202陣列中,每個下端開關元件202接收驅動信號PWM。柵極驅動電路360被下拉到電氣地110G,下端DMOS開關371被關斷。相應地,再次參照第2B圖,上端開關節點(SWHS)213和下端開關節點(SHLS)214電連接至輸入電壓(VIN)208。相反地,當上端開關元件201接收到高電平PWM信號,而下端開關元件202陣列接收到相反的信號後,柵極驅動電路330被下拉,柵極驅動電路360被上拉。結果,上端開關節點(SWHS)213和下端開關節點(SWLS)214
電連接至電氣地110G。
繼續描述第5圖中的高功率開關模式電壓調整器電路500的工作方式。浮置自舉驅動充電電路250和充電電路260運行並確保各自的上端DMOS開關341和下端DMOS開關371以下面方式交替導通和關斷,即,使開關焊盤343和372與輸入電壓(VIN)或電氣地110G交替連接。為確保有足夠的偏置電壓驅動上端DMOS開關341的柵極,PMOS電晶體322的柵極電壓由差分跨導放大器401-402的輸出驅動。只要輸入電壓(VIN)和開關電壓(VSW)的差值電壓大於二極體323的正嚮導通電壓,PMOS電晶體322就會始終處於浮置自舉驅動充電電路250的控制之下,並對自舉驅動電壓(VBST)進行充電。在現有技術中的自舉驅動充電電路只在開關節點(SW)101SW低於設定電壓時才對自舉電容(CBOOT)122進行充電(參見第1A圖)。二極體323防止電流從與自舉焊盤211相連接的自舉電容(CBOOT)流向PMOS電晶體322的漏極,其中該PMOS電晶體322的漏極電壓大於輸入電壓(VIN)。在下端開關元件202陣列中,為了保證有足夠大的偏置電壓驅動下端DMOS開關371的柵極,PMOS電晶體352的柵極電壓由差分跨導放大器604-605的輸出驅動。注意PMOS電晶體352總是處於柵極控制電路260控制之下並調節電源電壓(Vcc)。
請參閱第6圖,為包含不同類型的柵極驅動電路的高功率開關模式電壓調整器電路600的示意圖。高功率開關
模式電壓調整器電路600包含開關元件540陣列。在每個開關元件540中,柵極驅動電路由第一反相器510、第二反相器520和第三反相器530組成。第一反相器510、第二反相器520和第三反相器530串聯連接在一起,用於驅動功率雙擴散金屬氧化物半導體場效應電晶體(DMOS)開關544。第一反相器510由上拉PMOS電晶體511堆疊於下拉NMOS電晶體512的頂部來形成反相器。上拉PMOS電晶體511的柵極和下拉NMOS電晶體512的柵極相連接,以形成輸入端542。同樣地,第二反相器520包含上拉PMOS電晶體521和下拉NMOS電晶體522,最後,第三反相器530包含上拉PMOS電晶體531和下拉NMOS電晶體532。上拉PMOS電晶體531的漏極和下拉NMOS電晶體532的漏極相連接,以形成輸出端。輸出端和DMOS開關544的柵極相連接。DMOS開關544的漏極形成為電源焊盤543,源極形成為開關焊盤545。繼續參看第6圖,所有開關元件540的輸入端542連接在一起以形成柵極輸入端501。柵極輸入端501驅動由反相器510、520和530組成的柵極驅動電路。所有開關元件540的所有反相器510、520和530中的源極連接在一起,並和自舉焊盤541相連接。須指出的是,的用於驅動開關元件的柵極驅動電路的任何類型都屬於本發明的範疇。
參看第7圖,為用於實現高性能開關模式電壓調節器的方法流程圖,該高性能開關模式電壓調節器具有輸出電流大、效率高、互連電阻低、外形尺寸小和成本低等特點。
該公開方法包括提供開關元件陣列,提供多個柵極驅動電路,其中每個柵極驅動電路僅電連接並驅動一個開關元件,以及提供多個電氣輸入/輸出節點,以方便開關元件和柵極驅動電路對與外部電路的通信。
參看步驟701,先提供開關元件陣列,每個開關元件具有充分降低的柵極耦合阻容乘積。在步驟701中,不使用傳統的分立功率金屬氧化場效應電晶體(MOSFET)開關,而使用並聯的體積更小的DMOS開關陣列。每個DMOS開關具有可以充分降低柵極耦合阻容乘積的尺寸。通過實施步驟701,可以獲得前面圖例中詳細描述的上端開關元件201陣列和下端開關元件202陣列。
隨後,參看步驟702,在步驟701中提供的每個開關元件和柵極驅動電路以下列方式電連接,即,使得柵極驅動電路和其對應的開關元件之間的互連電阻大大降低。在本發明的一個實施例中,柵極驅動電路為邏輯電路,它輸出邏輯電平信號用於驅動上端開關元件201和下端開關元件202。在一個實施例中,對步驟702的實施採用單獨的柵極反相器電路,如由上拉PMOS電晶體332和下拉NMOS電晶體333組成的反相器電路,來驅動上端開關元件201。對下端開關元件202,步驟702中的柵極驅動電路的實施由上拉PMOS電晶體362和下拉NMOS電晶體363串聯組成。在一個實施例中,步驟702的實施可以為串聯的多個反相器,如第6圖中所示的反相器510、520和530。
最後,參看步驟703,提供多個電氣輸入/輸出節點,
以方便開關元件和外部電路的通信。對步驟703的實施包括第2A圖中所示的輸入電壓電氣節點208、電源電壓節點209、上端開關節點(SWHS)213,以及第2B圖中所示的下端開關節點(SWLS)214、下端陣列270中的接地節點2092。最後還包括自舉焊盤211、電源焊盤342、上端開關焊盤343、下端開關焊盤372和電氣地焊盤373。在一個實施例中,輸入/輸出(I/O)電節點被製成包含最小的互連電阻。在一個實施例中,輸入/輸出(I/O)電氣節點包括緊靠DMOS開關341和371的倒裝凸焊點。此外,步驟703中的輸入/輸出(I/O)電氣節點還包括電氣引腳、電源匯流排、倒裝凸焊點、指狀結構和同樣由Paul Ueunten在本申請同一天申請的專利所描述的其他適用手段,該專利的名稱為“高性能開關模式電壓調整器的設計佈局方案”,此處通過參考引入全文。
關於上述內容,顯然本發明的很多其他改型和更動也是可行的。這裏應該明白,在隨附的申請專利範圍書所涵蓋的保護範圍內,本發明可以應用此處沒有具體描述的技術而實施。當然還應該明白,由於上述內容只涉及本發明的最佳具體實施例,所以還可以進行許多改型而不偏離隨附的申請專利範圍所涵蓋的本發明的精神和保護範圍。由於公開的僅是最佳實施例,本領域普通技術人員可推斷出不同的改型而不偏離由隨附的申請專利範圍所定義的本發明的精神和保護範圍。
100‧‧‧傳統開關模式電壓調整器電路
101‧‧‧柵極驅動模組
101HS‧‧‧上端柵極驅動電路
101LS‧‧‧下端柵極驅動電路
101U‧‧‧自舉驅動電源節點(VBST)
102‧‧‧上端功率MOSFET開關
102C、201C、202C‧‧‧柵極電容(CGATE)
102R、201R、202R‧‧‧柵極電阻(RGATE)
102W‧‧‧上端MOSFET開關
102LSUP、322、332、352、362、406、407、408、511、521、531、607、608‧‧‧上拉PMOS電晶體
102LSDN、333、363、512、522、532‧‧‧下拉NMOS電晶體
103‧‧‧下端功率MOSFET開關
103W‧‧‧下端MOSFET開關
110‧‧‧開關電路模組
110G‧‧‧電氣地
121、323‧‧‧二極體(D1)
122、212‧‧‧自舉電容(CBOOT)
123、215‧‧‧電源電壓VCC
150‧‧‧輸出濾波器
151、221‧‧‧電感
152、222‧‧‧輸出電容(COUT)
160、230‧‧‧負載(RL)
161、231‧‧‧輸出端
200A‧‧‧大功率開關模式電壓調整器
200B‧‧‧高性能開關電壓調整器
200C‧‧‧類比示例電路
201、202、540‧‧‧開關元件
201HS、202LS‧‧‧邏輯電路
201W、202W‧‧‧DMOS電晶體
201HSUP、202HSUP‧‧‧上拉p溝道金屬氧化物半導體(PMOS)
201HSDN、202HSDN‧‧‧下拉n-溝道金屬氧化物半導體(NMOS)
207LS‧‧‧下端驅動信號節點
207HS‧‧‧輸入端
210‧‧‧輸入電壓節點
211‧‧‧電源電壓節點
210C‧‧‧列
210R‧‧‧行
213‧‧‧上端開關節點(SWHS)
214‧‧‧下端開關節點(SWLS)
220‧‧‧輸出濾波器
240‧‧‧非同步二極體(D1)
250‧‧‧浮置自舉驅動充電電路
260‧‧‧充電電路
320、350‧‧‧傳導電路
330、360‧‧‧柵極驅動電路
340、370‧‧‧開關電晶體電路
341‧‧‧DMOS電晶體
371、644‧‧‧DMOS開關
400、500、600‧‧‧大功率開關模式電壓調節器積體電路
401-402、604-605‧‧‧差分跨導放大器
404、405、610、611‧‧‧電阻
410、601‧‧‧參考電壓(VREF)
510、520、530‧‧‧反相器
542‧‧‧輸入端
DMOS‧‧‧功率雙擴散金屬氧化物半導體場效應電晶體
IL‧‧‧電感電流
VIN‧‧‧輸入電壓
VOUT‧‧‧輸出電壓
PWM‧‧‧驅動信號
RDS(ON)‧‧‧導通電阻
圖式被引入並形成為說明書的一部分,所示出的本發明的實施例與說明書一起用以解釋本發明的原理。
第1A圖示出現有技術的開關模式電壓調整器的電路構造,包括驅動電路模組、開關電路模組、輸出濾波器模組,並且所有這些作為分立元件被分別佈置在半導體晶片上。
第1B圖示出第1A圖中具有柵極耦合阻容乘積和RC等效電路的電路構造的示意圖。
第2A圖示出根據本發明的實施例的大功率開關模式電壓調整器的電路構造模組圖,該開關模式電壓調整器包括全部集成在單個半導體晶片上的開關元件陣列和相應的柵極驅動電路。
第2B圖示出根據本發明的實施例的大功率開關模式電壓調整器的電路構造模組圖,其上端開關被分割為上端開關元件陣列,下端開關也被分割為下端開關元件陣列。
第2C圖示出第2B圖中根據本發明的實施例的開關模式電壓調整器電路構造和佈局設計中的RC等效電路及其造成的柵極耦合阻容乘積。
第3圖示出可實現第2B圖中根據本發明的實施例的電路構造的示例性上端開關元件和下端開關元件的具體示意圖。
第4圖示出根據本發明的實施例的具有浮置自舉驅動充電電路的開關元件陣列的具體示意圖。
第5圖示出根據本發明的實施例的上端開關元件陣列具體電路圖,該上端開關元件陣列電連接於下端開關元件陣列。
第6圖示出根據本發明的實施例的柵極驅動電路的具體示意圖。
第7圖示出根據本發明的實施例的大功率開關模式電壓調整器電路的配置方法的流程圖。
200A‧‧‧大功率開關模式電壓調整器
201‧‧‧開關元件
207HS‧‧‧輸入端
208‧‧‧輸入電壓節點
209‧‧‧電源電壓節點
213‧‧‧上端開關節點(SW)
220‧‧‧輸出濾波器
221‧‧‧電感
222‧‧‧輸出電容(COUT)
230‧‧‧負載(RL)
231‧‧‧輸出端
240‧‧‧非同步二極體(D1)
IL‧‧‧電感電流
VBST‧‧‧自舉驅動電源節點
VIN‧‧‧輸入電壓
VOUT‧‧‧輸出電壓
PWM‧‧‧驅動信號
Claims (21)
- 一種大功率開關模式電壓調整器電路,包括:MOS開關電晶體的陣列,所述MOS開關電晶體通過它們的源極和源極、漏極和漏極彼此相連接,且所述MOS開關電晶體的漏極接收輸入電壓或形成開關節點彙集來自每個MOS開關電晶體的電流,其中所述MOS開關電晶體的陣列包括:上端MOS開關電晶體的陣列;以及下端MOS開關電晶體的陣列,在開關節點處電連接到所述上端MOS開關電晶體的陣列,其中所述下端MOS開關電晶體的陣列進一步包括充電電路;以及多個柵極驅動電路,每個柵極驅動電路僅電連接到一個所述MOS開關電晶體中,從而形成柵極驅動電路和MOS開關電晶體對,所述下端MOS開關電晶體的陣列的所有柵極驅動電路電連接至所述充電電路且並被充電電路調整至正確電壓電平。
- 如申請專利範圍第1項所述的大功率開關模式電壓調整器電路,其中每個所述MOS開關電晶體尺寸被物理地限制,以獲得充分減小的耦合阻容乘積,並且其中每個所述柵極驅動電路緊靠於並連接到每個MOS開關電晶體的柵極,以使每個所述柵極驅動電路和MOS開關電晶體對的互聯阻抗充分減小。
- 如申請專利範圍第1項所述的大功率開關模式電壓調整器電路,進一步包括多個輸入/輸出電氣節點, 電連接於所述MOS開關電晶體的陣列的漏極和源極以及所述多個柵極驅動電路,以方便外部電路與所述柵極驅動電路和MOS開關電晶體對之間的通信。
- 如申請專利範圍第3項所述的大功率開關模式電壓調整器電路,其中每個所述輸入/輸出電氣節點包括:開關節點(SW),電連接到每個上端MOS開關電晶體的源極;輸入電壓節點,電連接到每個MOS開關電晶體的漏極以及每個柵極驅動電路,用以傳導輸入電壓至每個MOS開關電晶體的漏極以及每個柵極驅動電路;以及至少一個電源電壓節點,電連接到所述柵極驅動電路和MOS開關電晶體對以提供電源電壓。
- 如申請專利範圍第4項所述的大功率開關模式電壓調整器電路,其中每個所述開關節點、所述輸入電壓節點和所述至少一個電源電壓節點進一步包括焊盤,適合接收倒裝晶片凸焊點,以給所述柵極驅動電路和MOS開關電晶體對與週邊電路的通信提供電連接。
- 如申請專利範圍第1項所述的大功率開關模式電壓調整器電路,進一步包括浮置自舉驅動充電電路,電連接到所述上端MOS開關電晶體的陣列和所述與上端MOS開關電晶體的陣列相電連接的多個柵極驅動電路,用以將跨接在每個所述柵極驅動電路和上端 MOS開關電晶體對上的電壓調整至正確電壓電平。
- 如申請專利範圍第6項所述的大功率開關模式電壓調整器電路,其中所述浮置自舉驅動充電電路進一步包括多個傳導電路,電連接並傳導所述正確電壓電平至每個所述柵極驅動電路和上端MOS開關電晶體對,以使所述柵極驅動電路正確導通和關斷相應的所述MOS開關電晶體。
- 如申請專利範圍第7項所述的大功率開關模式電壓調整器電路,其中每個所述傳導電路包括p溝道金屬氧化物半導體場效應電晶體,即PMOS電晶體,以及包括串聯連接於所述PMOS電晶體的二極體,所述PMOS電晶體的柵極電連接到所述浮置自舉驅動充電電路,所述PMOS電晶體的漏極電連接到所述二極體的陽極,所述PMOS電晶體的源極電連接到上端MOS開關電晶體的陣列,所述二極體的陰極端電連接到所述多個柵極驅動電路,所述多個柵極驅動電路電連接並驅動所述上端MOS開關電晶體的陣列。
- 如申請專利範圍第8項所述的大功率開關模式電壓調整器電路,其中所述浮置自舉驅動充電電路進一步包括低壓差電壓調整器電路。
- 如申請專利範圍第9項所述的大功率開關模式電壓調整器電路,其中所述低壓差電壓調整器電路包括:誤差放大器,具有用以驅動所述多個傳導電路的輸出 端,並且提供所述正確電壓電平到所述與上端MOS開關電晶體的陣列相電連接的多個柵極驅動電路;以及負反饋電路,將所述上端MOS開關電晶體的陣列的漏極電連接到所述誤差放大器的輸入端。
- 如申請專利範圍第10項所述的大功率開關模式電壓調整器電路,其中所述誤差放大器包括:第一雙極結型電晶體和電連接到所述第一雙極結型電晶體的第二雙極結型電晶體,所述第一雙極結型電晶體的發射極端電連接到所述第二雙極結型電晶體的發射極,所述第一雙極結型電晶體的基極端電連接到參考電壓,所述第二雙極結型電晶體的基極端電連接到所述負反饋電路;第一偏置電阻器,包括第一端和第二端,所述第一端電連接到所述第一雙極結型電晶體和所述第二雙極結型電晶體的發射極端,所述第二端電連接到電氣地;以及電流鏡電路,包括第一PMOS電晶體和第二PMOS電晶體,所述第一PMOS電晶體的柵極電連接到所述第二PMOS電晶體的柵極和漏極,所述第一PMOS電晶體和所述第二PMOS電晶體的源極共同電連接到所述多個傳導電路,所述第一PMOS電晶體的漏極電連接到所述第一雙極結型電晶體的集電極端,形成所述誤差放大器的輸出端,所述第二PMOS電晶 體的漏極電連接到所述第二雙極結型電晶體的集電極端。
- 如申請專利範圍第11項所述的大功率開關模式電壓調整器電路,其中所述負反饋電路包括:第一電阻器,所述第一電阻器的第一端電連接到所述與上端MOS開關電晶體的陣列相電連接的多個柵極驅動電路的每一個柵極驅動電路;PMOS電晶體,所述PMOS電晶體的源極電連接到所述電阻器的第二端,所述PMOS電晶體的柵極電連接到所述上端MOS開關電晶體的陣列;以及第二電阻器,所述第二電阻器的第一端電連接到所述PMOS電晶體的漏極,所述第二電阻器的第二端電連接到電氣地。
- 如申請專利範圍第1項所述的大功率開關模式電壓調整器電路,其中每個所述上端MOS開關電晶體包括n-溝道雙擴散金屬氧化物半導體電晶體,並且每個所述下端MOS開關電晶體包括n-溝道雙擴散金屬氧化物半導體電晶體。
- 如申請專利範圍第1項所述的大功率開關模式電壓調整器電路,其中所述充電電路包括:第一雙極結型電晶體和電連接到所述第一雙極結型電晶體的第二雙極結型電晶體,所述第一雙極結型電晶體的發射極端電連接到所述第二雙極結型電晶體的發射極,所述第一雙極結型電晶體的基極端電連接 到參考電壓,所述第二雙極結型電晶體的基極端電連接到所述負反饋電路;第一偏置電阻器,包括第一端和第二端,所述第一端電連接到所述第一雙極結型電晶體和所述第二雙極結型電晶體的發射極,所述第二端電連接到電氣地;以及電流鏡電路,包括第一PMOS電晶體和第二PMOS電晶體,所述第一PMOS電晶體的柵極電連接到所述第二PMOS電晶體的柵極和漏極,所述第一PMOS電晶體和所述第二PMOS電晶體的源極共同電連接到所述多個傳導電路,所述第一PMOS電晶體的漏極電連接到所述第一雙極結型電晶體的集電極端,所述第二PMOS電晶體的漏極電連接到所述第二雙極結型電晶體的集電極端;以及PMOS傳導電晶體,其柵極電連接到所述電流鏡電路,所述PMOS傳導電晶體的源極電連接到第一和第二PMOS電晶體的源極,所述PMOS傳導電晶體的漏極電連接到下端柵極驅動電路。
- 如申請專利範圍第1項所述的大功率開關模式電壓調整器電路,進一步包括電連接到所述MOS開關電晶體的陣列的輸出濾波器電路,所述輸出濾波器電路進一步包括電感和串聯連接於所述電感的電容。
- 如申請專利範圍第1項所述的大功率開關模式電壓調整器電路,其中所述柵極驅動電路包括邏輯電路, 該邏輯電路用以產生邏輯高電平信號和邏輯低電平信號以分別導通和關斷所述MOS開關電晶體的陣列。
- 如申請專利範圍第16項所述的大功率開關模式電壓調整器電路,進一步包括電連接到所述多個柵極驅動電路的脈衝寬度調製電路。
- 一種大功率開關模式電壓調整器電路的配置方法,包括:提供作為開關元件的MOS開關電晶體的陣列,所述MOS開關電晶體通過它們的源極和源極、漏極和漏極彼此相連接,且所述MOS開關電晶體的漏極接收輸入電壓或形成開關節點彙集來自每個MOS開關電晶體的電流,且每個所述MOS開關電晶體的尺寸被物理地限制,以獲得充分減小的耦合阻容乘積,其中所述MOS開關電晶體的陣列包括:上端MOS開關電晶體的陣列;以及下端MOS開關電晶體的陣列,在開關節點處電連接到所述上端MOS開關電晶體的陣列,其中所述下端MOS開關電晶體的陣列進一步包括充電電路;以及提供多個柵極驅動電路,使每個柵極驅動電路僅電連接並驅動一個所述MOS開關電晶體,且使所述下端MOS開關電晶體的陣列的所有柵極驅動電路電連接至所述充電電路以使所述柵極驅動電路被充電電路調整至正確電壓電平。
- 如申請專利範圍第18項所述的方法,進一步包括這樣一個步驟:緊靠所述MOS開關電晶體放置每個柵極驅動電路,以充分減小所述柵極驅動電路和所述MOS開關電晶體間的互聯阻抗。
- 如申請專利範圍第18項所述的方法,進一步包括將正確電壓電平電連接至所述MOS開關電晶體的陣列。
- 如申請專利範圍第18項所述的方法,進一步包括為所述柵極驅動電路和相應MOS電晶體構成的對與週邊電路提供通信。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/871,915 US7882482B2 (en) | 2007-10-12 | 2007-10-12 | Layout schemes and apparatus for high performance DC-DC output stage |
US11/871,910 US7808222B2 (en) | 2007-10-12 | 2007-10-12 | Method and apparatus for high performance switch mode voltage regulators |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200917653A TW200917653A (en) | 2009-04-16 |
TWI501550B true TWI501550B (zh) | 2015-09-21 |
Family
ID=44786131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096139962A TWI501550B (zh) | 2007-10-12 | 2007-10-24 | 用於高性能開關模式電壓調整器的設備和方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI501550B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015210796A1 (de) * | 2015-06-12 | 2016-12-15 | Siemens Aktiengesellschaft | Leistungsstromrichter mit parallel geschalteten Halbleiterschaltern |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214320A (en) * | 1992-06-12 | 1993-05-25 | Smos Systems, Inc. | System and method for reducing ground bounce in integrated circuit output buffers |
US6046641A (en) * | 1998-07-22 | 2000-04-04 | Eni Technologies, Inc. | Parallel HV MOSFET high power stable amplifier |
US6894465B2 (en) * | 2002-07-10 | 2005-05-17 | Marvell World Trade Ltd. | Power array system and method |
-
2007
- 2007-10-24 TW TW096139962A patent/TWI501550B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5214320A (en) * | 1992-06-12 | 1993-05-25 | Smos Systems, Inc. | System and method for reducing ground bounce in integrated circuit output buffers |
US6046641A (en) * | 1998-07-22 | 2000-04-04 | Eni Technologies, Inc. | Parallel HV MOSFET high power stable amplifier |
US6894465B2 (en) * | 2002-07-10 | 2005-05-17 | Marvell World Trade Ltd. | Power array system and method |
Also Published As
Publication number | Publication date |
---|---|
TW200917653A (en) | 2009-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7808222B2 (en) | Method and apparatus for high performance switch mode voltage regulators | |
CN101409505B (zh) | 大功率开关模式电压调整器电路及其配置方法 | |
US9246449B2 (en) | Power MOSFETs with improved efficiency for multi-channel class D audio amplifiers and packaging therefor | |
CN101976951B (zh) | 多相功率开关模式电压调节器 | |
US6603291B2 (en) | Integrated FET and driver for use in a synchronous dc-dc conversion circuit | |
JP5354625B2 (ja) | 半導体装置 | |
US20030111983A1 (en) | Efficient buck topology DC-DC power stage utilizing monolithic N- channel upper FET and pilot current sensing | |
US7126388B2 (en) | Power MOSFET driver and method therefor | |
CN1941577B (zh) | 升压电路 | |
US9024440B2 (en) | Flip-chip package structure and method for an integrated switching power supply | |
US9948178B2 (en) | Semiconductor device including plurality of booster units | |
TWI492353B (zh) | 使用外部驅動器ic之雙電力轉換器封裝 | |
TWI501550B (zh) | 用於高性能開關模式電壓調整器的設備和方法 | |
JP4311683B2 (ja) | 半導体装置、降圧チョッパレギュレータ、電子機器 | |
CN113534884B (zh) | 一种低功耗采样mosfet功率管电流的电路 | |
US20080283965A1 (en) | Semiconductor device | |
US7466113B2 (en) | Break-before-make sensing for drivers | |
US20070085598A1 (en) | Integrated semiconductor circuit comprising a voltage pump and method for operating an integrated semiconductor circuit comprising a voltage pump | |
CN210578244U (zh) | 一种晶体管模块及其半导体模块和电压变换电路 | |
CN110545032A (zh) | 一种集成启动功能的晶体管模块及其半导体模块和电压变换电路 | |
US7199614B2 (en) | Over-voltage tolerant bus hold circuit and method therefor | |
CN107887332B (zh) | 一种用于斩波电路的单片集成半导体芯片及其制备方法 | |
CN215451413U (zh) | 集成有驱动芯片的功率半导体器件 | |
CN213027983U (zh) | 硅ic-氮化镓混合驱动系统 | |
JP3966452B2 (ja) | Led駆動回路および発光装置 |