TWI497344B - 微處理器及產生不可預測之鑰的方法 - Google Patents

Description

微處理器及產生不可預測之鑰的方法

本發明係有關於加密，特別是有關於獨有(unique)之加密鑰的產生。

安全上下文(context)，即特定微處理器所獨有之號碼或是鑰，是需要的。方式之一係在微處理器內製造獨有之序號。然而，由於序號具有結構性(structured)以及反覆性，因此序號非常容易被預測到。在許多安全上下文中，高的可預測性並非優點。

美國專利公告號第5,790,783號、第5,790,663號及第5,774,544號等專利描述對微處理器之序號進行加密以及解密的方法與裝置，其中該傳統系統揭露一積體電路封裝包括一中央處理器(CPU)晶粒(die)以及一非揮發隨機存取記憶體(Non-volatile random access memory，NVRAM)晶粒，其中兩晶粒係藉由串列介面而耦接在一起。製造商設置具有想要之序號的一特別模組暫存器(Model Specific Register，MSR)給中央處理器，並設置具有不相同之鑰的其他兩個特別模組暫存器。根據加密演算法，中央處理器接著會使用第一鑰對序號進行加密，然後使用第二鑰對已加密的序號與第一鑰進行加密。然後，中央處理器會將雙重加密(double-encrypted)之序號和一循環冗餘檢查值(cyclic redundancy check，CRC)寫入至非揮發隨機存取記憶體中。

此外，傳統系統揭露製造商可設置具有第二鑰之特別模組暫存器。接著，中央處理器從非揮發隨機存取記憶體中讀取出雙重加密之序號(檢查該循環冗餘檢查值)，並使用第二鑰對雙重加密之序號進行解密以得到單一加密(singly-encrypted)之序號以及第一鑰。接著，中央處理器使用已解密之第一鑰對單一加密之序號進行解密而得到已解密之序號，並將已解密之序號儲存至一特別模組暫存器中。寫入序號至非揮發隨機存取記憶體以及從非揮發隨機存取記憶體讀取出序號的動作僅能在處理器未鎖住(unlocked)的情況下才能被執行，其發生在當處理器偵測到非揮發隨機存取記憶體無輸出或是當製造商設置具有目前處理器序號及兩鑰的情況下，其中兩鑰係用來製造序號並與序號匹配。

傳統系統更揭露一應用程式介面(Application Programming Interface，API)，其允許串聯化(serialize)的軟體(即鏈結至一處理器序號之軟體，使得該軟體無法在具有另一序號的處理器上被執行，例如當處理器被升級的情況下)可藉由設置具有第二鑰之特別模組暫存器而從非揮發隨機存取記憶體讀取出中央處理器之序號。第二鑰亦儲存在系統的互補式金氧半導體(Complementary Metal Oxide Semiconductor，CMOS)元件中。應用程式介面亦提供允許串聯化軟體來讀取最近被系統所儲存之中央處理器之序號的功能(可能儲存在互補式金氧半導體元件或是磁碟中)。假如兩者的值相同時，則串聯化軟體可繼續被執行。否則，串聯化軟體會認為使用者將該中央處理器升級為具有新序號之新中央處理器，並呼叫另一應用程式介面功能，其需要授權(authorization)才能在新中央處理器上被執行。假如授權被許可，則串聯化軟體會使用新中央處理器之序號來執行軟體鎖住。否則，串聯化軟體不能被執行，要不然就是在有限的能力下被執行。

傳統系統所揭露的方法具有某些缺點。首先，雖然傳統系統的兩加密鑰以及加密演算法僅由製造商所知曉，然而可能的風險係兩鑰儲存在特別模組暫存器內，其可以被使用者讀取。再者，第二鑰係儲存在系統的互補式金氧半導體元件中。於是，由傳統系統可推斷出：儘管該系統與方法無法提供完整的保護來預防對鑰或序號進行未被授權的存取，不過卻能阻止使用者不經心地獲得未授權的存取。雖然傳統系統使用兩個獨立的加密鑰，然而每一加密鑰僅具有32位元，其對許多應用而言並非安全的。最後，兩加密鑰中僅有一者係需要讀取序號的。

本發明提供一種微處理器。上述微處理器包括：一製造識別碼，在製造上述微處理器的期間，以一非揮發方式儲存於上述微處理器內，其中上述製造識別碼係上述微處理器所獨有的；一加密密鑰，儲存於上述微處理器的內部，且無法由上述微處理器的外部進行讀取；以及，一先進加密標準(AES)加密引擎，用以接收上述製造識別碼以及上述加密密鑰，並使用上述加密密鑰對上述製造識別碼進行加密，以產生上述微處理器所獨有的一不可預測之鑰。

再者，本發明提供一種產生不可預測之鑰的方法。上述方法包括：在製造一微處理器的期間，以一非揮發方式儲存一製造識別碼於上述微處理器內，其中上述製造識別碼係上述微處理器所獨有的；以無法從上述微處理器的外部進行讀取之方式，儲存一加密密鑰於上述微處理器的內部；以及，使用上述加密密鑰對上述製造識別碼進行加密，以產生上述微處理器所獨有的一不可預測之鑰，其中上述加密步驟係由上述微處理器之一先進加密標準加密引擎所執行。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

實施例：

參考第1圖，第1圖係顯示根據本發明一實施例所述之微處理器100。製造每一個別之微處理器100時，能產生獨有之不可預測之鑰(unique unpredictable key，uukey)142，其係該微處理器100所獨有的，並且對使用者安全目的而言能充分地不可預測，例如可作為加密鑰。藉由使用隱藏於微處理器100內部之密鑰136對製造識別碼134進行先進加密標準(Advanced Encryption Standard，AES)加密，以達成產生獨有的不可預測之鑰142，其中製造識別碼134係使用者可觀視(visible)且可預測(predictable)之處理器所獨有的序號，而密鑰136係任何人無法從外部觀視到且僅由極少數的人員所知曉。然而，微處理器100能內部地(即透過微碼唯讀記憶體604中的微碼)存取密鑰136至先進加密標準引擎，其可使用密鑰136對可預測之製造識別碼134進行加密，以產生獨有之不可預測之鑰142。獨有之不可預測之鑰142可被使用在不同應用中，例如存取受保護之特別模組暫存器(Model Specific Register，MSR)132的密碼、微碼修補(patch)之加密/解密、或是在軟體保護機制中使用獨有之不可預測之鑰142結合軟體的使用至一特定的微處理器100。

因為本發明之實施例係使用無法從外部觀視到之密鑰136來將製造識別碼134加密至獨有之不可預測之鑰142內，已加密之獨有之不可預測之鑰142不僅係獨有的，而且為不可預測的。反之，先前所描述之傳統系統無法提供完整的保護來預防對密鑰或是序號進行未授權的存取，但僅能阻止使用者不經心地獲得未授權的存取。

再者，相較於傳統系統，本發明所描述的系統在中央處理器的封裝中並不需要非揮發隨機存取記憶體(NVRAM)。傳統系統需要使用到非揮發隨機存取記憶體，原因在於傳統系統會在其製造過程中產生雙重加密之中央處理器的序號，並將該中央處理器的序號編程(program)至部分非揮發記憶體內，使得處理器在進行升級的情況下可以改變中央處理器的序號。反之，本發明所描述之實施例在微處理器100的操作中可使用微處理器100內無法從外部讀取的密鑰136來產生獨有之不可預測之鑰142。在此領域中，每次需要藉由對製造識別碼134進行加密來產生獨有之不可預測之鑰142，其中製造識別碼134為非揮發(即在微處理器100的製造過程中藉由燒斷保險絲來進行編程)。

第1圖的微處理器100包括耦接於執行單元632之製造識別碼134及密鑰136，其皆由密碼編譯單元617所接收。根據一實施例，密碼編譯單元617包括一先進加密標準加密引擎(AES encryption engine)，用以使用密鑰136將明文(plain text)加密為密文(cypher text)，並將密文解密為明文。藉由使用密鑰136(即外部不可觀視)對獨有卻可預測之製造識別碼134進行加密，密碼編譯單元617的先進加密標準加密引擎可產生每一個別微處理器100所獨有之不可預測之鑰142，如第2圖之方塊圖以及第3圖之流程圖所描述。

參考第3圖，第3圖係顯示第1圖中微處理器之操作的流程圖。流程開始於步驟302。

在步驟302，軟體應用要求產生獨有之不可預測之鑰。接著，流程進入步驟304。

在步驟304，微處理器的微碼將密鑰以及製造識別碼讀取至暫時的暫存器。接著，流程進入步驟306。

在步驟306，微碼指示先進加密標準加密引擎來使用密鑰對製造識別碼進行加密。接著，流程進入步驟308。

在步驟308，先進加密標準加密引擎使用密鑰對製造識別碼進行加密，以產生獨有之不可預測之鑰。接著，流程進入步驟312。

在步驟312，微碼將獨有之不可預測之鑰載入至架構性暫存器，以供軟體應用進行讀取。流程結束於步驟312。

假如攻擊者(attacker)得知製造商之眾多微處理器100中之其中一者的製造識別碼134，則製造識別碼134為可預測的，即攻擊者能相對容易地預測出製造商之眾多微處理器100中另一者的製造識別碼134。原因在於製造識別碼134被故意地設定為具有較高結構性，即製造識別碼134為相對連續的。製造識別碼134可以被使用，以供製造相關目的，例如為了失敗分析的目的，可由製造識別碼134識別出該微處理器100來自製造過程中哪一特定批次(patch)。再者，關於使用電腦的能力來猜測密碼或是鑰，製造商之眾多微處理器100(例如數千萬或數億個)之可能的製造識別碼134的號碼數量係相對小的。由於製造識別碼134為非常可預測的，因此製造識別碼134並不適合當作密鑰來使用。反之，就至少兩個理由而言，獨有之不可預測之鑰142為不可預測的。第一個理由是，只要所使用的加密演算法會產生不可預測之值，則對製造識別碼134進行加密會導致所產生的獨有之不可預測之鑰142為非常不可預測，例如，根據一實施例，使用128位元之加密密鑰的128位元值之先進加密標準加密演算法。先進加密標準加密演算法的優點是即使三個項目(製造識別碼134、密鑰136及獨有之不可預測之鑰142)中的兩個項目被得知了，藉由目前或是未來的能力係無法在有意義長度(meaningful length)的時間內計算出第三個項目。第二個理由是，獨有之不可預測之鑰142為128位元，其能產生足夠大之數量的可能值，其中這些可能值係目前電腦能力所無法預測的。

密鑰136在微處理器100內為硬體式(hardwired)的，且可藉由微處理器100中一微碼單元(例如微碼唯讀記憶體604)中的微碼進行讀取，但是無法由微處理器100的外部所讀取。在一實施例中，對製造商之微處理器100的全部情況(all instances)而言，密鑰136係相同的。由於對全部製造商之微處理器100而言，製造識別碼134係獨有的，因此可確保有關製造商之其他微處理器100所產生的獨有之不可預測之鑰142係獨有的。在一實施例中，密鑰136僅由製造商之少部分被授權的人員所知曉。在一實施例中，密鑰136為128位元。在一實施例中，製造識別碼134為50位元的值，其可在被先進加密標準加密引擎進行加密之前，先使用78個額外位元來填滿(根據一實施例，其亦為機密的)，以便產生獨有之不可預測之鑰142。在一實施例中，製造商會在製造過程中將製造識別碼134燒入於微處理器100的保險絲中。製造識別碼134可透過特別模組暫存器來進行讀取。製造識別碼134為可預測之順序數(sequential number)。

一般而言，本發明的實施例可應用在需要不可預測之鑰的任何應用中，其中不可預測之鑰係每一處理器所獨有的，例如可結合軟體於一特定處理器。獨有之不可預測之鑰142的部分特定應用包括對微碼修補進行加密以及限制對特別模組暫存器的存取。

除了先前所描述的優點之外，本發明所描述的方法亦可省去保險絲。微處理器100內的保險絲可被使用以非揮發方式來儲存獨有之不可預測之鑰142，而不是以需要的基本原則來產生獨有之不可預測之鑰142。然而，在獨有之不可預測之鑰142被當作密鑰使用的情況下，能提供強健安全性的密鑰將會使用到至少128根保險絲，根據一實施例，其將多於製造識別碼134所使用之保險絲之數量的兩倍以上。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。例如，軟體可致能如本發明所述之裝置及方法的功能、製造、模型化、模擬、描述及/或測試，其能透過使用通用程式設計語言(例如C、C++)、包括Verilog、HDL、VHDL等之硬體描述語言(HDL)或其他可用的程式來實現。上述軟體可設置在任何已知的電腦可用媒體中，例如磁帶、半導體、磁碟、光碟(如CD-ROM、DVD-ROM等)、網路、有線連線、無線或其他通訊媒體。本發明之裝置及方法的實施例可包含在半導體智慧財產權核心內，例如微處理器核心(由HDL具體化)，並轉換成積體電路的硬體產品。此外，本發明實施例所述之裝置及方法可以硬體與軟體之結合方式具體化。因此，本發明不應限定於已揭露的實施例，而應視後附之申請專利範圍所界定者為準。具體而言，本發明可實施於微處理器裝置中，其可被使用於通用電腦。最後，任何熟悉此項技藝者，可基於本發明所揭露的概念以及特定實施例，在不脫離本發明之精神和範圍內，可做些許更動與潤飾以達到本發明之相同目的。

100．．．微處理器

132．．．特別模組暫存器

134．．．製造識別碼

136．．．密鑰

142．．．獨有之不可預測之鑰

601．．．提取邏輯單元

602．．．轉譯邏輯單元

603．．．轉譯器

604．．．微碼唯讀記憶體

605．．．暫存器

606．．．位址

607．．．載入

608．．．執行

609、611、613、615．．．微指令佇列

610．．．整數單元

612．．．浮點單元

614．．．MMX單元

616．．．SSE單元

617．．．密碼編譯單元

618．．．儲存

619．．．寫回

620．．．載入匯流排

621．．．閒置信號

622．．．儲存匯流排

624．．．EFLAGS暫存器

625．．．X位元

626．．．中斷邏輯單元

627．．．微指令

628．．．MSR暫存器

629．．．E位元

630．．．FCR暫存器

631．．．D位元

632．．．執行單元

以及

633．．．匯流排

第1圖係顯示根據本發明一實施例所述之微處理器；

第2圖係顯示第1圖中微處理器之操作的方塊圖；以及

第3圖係顯示第1圖中微處理器之操作的流程圖。

100‧‧‧微處理

132‧‧‧特別模組暫存器

134‧‧‧製造識別碼

136‧‧‧密鑰

142‧‧‧獨有之不可預測之鑰

601‧‧‧提取邏輯單元

602‧‧‧轉譯邏輯單元

603‧‧‧轉譯器

604‧‧‧微碼唯讀記憶體

605‧‧‧暫存器

606‧‧‧位址

607‧‧‧載入

608‧‧‧執行

609、611、613、615‧‧‧微指令佇列

610‧‧‧整數單元

612‧‧‧浮點單元

614‧‧‧MMX單元

616‧‧‧SSE單元

617‧‧‧密碼編譯單元

618‧‧‧儲存

619‧‧‧寫回

620‧‧‧載入匯流排

621‧‧‧閒置信號

622‧‧‧儲存匯流排

624‧‧‧EFLAGS暫存器

625‧‧‧X位元

626‧‧‧中斷邏輯單元

627‧‧‧微指令

628‧‧‧MSR暫存器

629‧‧‧E位元

630‧‧‧FCR暫存器

631‧‧‧D位元

632‧‧‧執行單元

Claims (14)

1. 一種微處理器，包括：一製造識別碼，在製造上述微處理器的期間，以一非揮發方式儲存於上述微處理器內，其中上述製造識別碼係上述微處理器所獨有的；一加密密鑰，儲存於上述微處理器的內部，且無法由上述微處理器的外部進行讀取；以及一先進加密標準加密引擎，用以接收上述製造識別碼以及上述加密密鑰，並使用上述加密密鑰對上述製造識別碼進行加密，以產生上述微處理器所獨有的一不可預測之鑰，其中同一製造商所製造的上述微處理器具有相同的上述加密密鑰，其中當上述製造識別碼的位元數少於上述加密密鑰的位元數時，上述先進加密標準加密引擎使用額外位元對上述製造識別碼進行填補，使得上述製造識別碼與上述加密密鑰具有相同的位元數，以產生上述不可預測之鑰。
2. 如申請專利範圍第1項所述之微處理器，其中上述不可預測之鑰係僅以揮發方式儲存於上述微處理器內部。
3. 如申請專利範圍第1項所述之微處理器，其中上述製造識別碼係在製造上述微處理器的期間，以上述非揮發方式來使用設置於上述微處理器內的保險絲而儲存在上述微處理器內。
4. 如申請專利範圍第1項所述之微處理器，其中上述微處理器係用以對應於一軟體應用的一請求，而產生上述微 處理器所獨有的上述不可預測之鑰，其中上述軟體應用係執行於上述微處理器內。
5. 如申請專利範圍第1項所述之微處理器，更包括：一微碼單元，用以指示上述先進加密標準加密引擎來使用上述加密密鑰對上述製造識別碼進行加密，以產生上述微處理器所獨有的上述不可預測之鑰，並將已產生之上述不可預測之鑰載入至上述微處理器之一架構性暫存器。
6. 如申請專利範圍第1項所述之微處理器，其中上述加密密鑰係內部地製造於上述微處理器中。
7. 如申請專利範圍第1項所述之微處理器，其中上述加密密鑰係上述先進加密標準加密引擎對上述製造識別碼進行加密時所使用的唯一加密鑰，以產生上述微處理器所獨有的上述不可預測之鑰。
8. 一種產生不可預測之鑰的方法，包括：在製造一微處理器的期間，以一非揮發方式儲存一製造識別碼於上述微處理器內，其中上述製造識別碼係上述微處理器所獨有的；以無法從上述微處理器的外部進行讀取之方式，儲存一加密密鑰於上述微處理器的內部；以及使用上述加密密鑰對上述製造識別碼進行加密，以產生上述微處理器所獨有的一不可預測之鑰，其中上述加密步驟係由上述微處理器之一先進加密標準加密引擎所執行，其中同一製造商所製造的上述微處理器具有相同的上述加密密鑰， 其中當上述製造識別碼的位元數少於上述加密密鑰的位元數時，上述先進加密標準加密引擎使用額外位元對上述製造識別碼進行填補，使得上述製造識別碼與上述加密密鑰具有相同的位元數，以產生上述不可預測之鑰。
9. 如申請專利範圍第8項所述之方法，更包括：僅以揮發方式，儲存上述不可預測之鑰於上述微處理器內部。
10. 如申請專利範圍第8項所述之方法，其中在製造上述微處理器的期間，儲存上述製造識別碼於上述微處理器內之步驟係以上述非揮發方式來使用設置於上述微處理器內的保險絲而被執行。
11. 如申請專利範圍第8項所述之方法，其中對應於一軟體應用的一請求，執行使用上述加密密鑰對上述製造識別碼進行加密之步驟，以產生上述微處理器所獨有的上述不可預測之鑰，其中上述軟體應用係執行於上述微處理器內。
12. 如申請專利範圍第8項所述之方法，更包括：執行上述微處理器內之一微碼，以指示上述先進加密標準加密引擎來使用上述加密密鑰對上述製造識別碼進行加密，以便產生上述微處理器所獨有的上述不可預測之鑰，並將已產生之上述不可預測之鑰載入至上述微處理器之一架構性暫存器。
13. 如申請專利範圍第8項所述之方法，其中上述加密密鑰係內部地製造於上述微處理器中。
14. 如申請專利範圍第8項所述之方法，其中上述加密 密鑰係上述先進加密標準加密引擎對上述製造識別碼進行加密時所使用的唯一加密鑰，以產生上述微處理器所獨有的上述不可預測之鑰。