TWI478162B - 由控制清除資料讀取啟動之快閃記憶體更新技術 - Google Patents

由控制清除資料讀取啟動之快閃記憶體更新技術 Download PDF

Info

Publication number
TWI478162B
TWI478162B TW097111122A TW97111122A TWI478162B TW I478162 B TWI478162 B TW I478162B TW 097111122 A TW097111122 A TW 097111122A TW 97111122 A TW97111122 A TW 97111122A TW I478162 B TWI478162 B TW I478162B
Authority
TW
Taiwan
Prior art keywords
memory cells
data
group
read
memory
Prior art date
Application number
TW097111122A
Other languages
English (en)
Other versions
TW200907965A (en
Inventor
Jason T Lin
Original Assignee
Sandisk Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/692,829 external-priority patent/US7573773B2/en
Priority claimed from US11/692,840 external-priority patent/US7477547B2/en
Application filed by Sandisk Technologies Inc filed Critical Sandisk Technologies Inc
Publication of TW200907965A publication Critical patent/TW200907965A/zh
Application granted granted Critical
Publication of TWI478162B publication Critical patent/TWI478162B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Description

由控制清除資料讀取啟動之快閃記憶體更新技術
本文中之標的物大體而言係關於更新儲存於可重新程式化之非揮發性記憶體中之資料的技術，且更具體言之係關於回應於可由讀取其他資料引起之資料之潛在干擾而對所儲存之資料之校正及更新。
存在當今正使用的許多商業成功之非揮發性記憶體產品(尤其呈小外形尺寸卡及具有根據通用串列匯流排(USB)標準之介面的快閃碟的形式)。其個別地使用形成於一或多個積體電路晶片上之快閃電可抹除可程式化唯讀記憶體(EEPROM)記憶胞陣列。記憶體控制器(通常但未必位於獨立積體電路晶片上)與卡可移式地連接至之主機介面連接且控制該卡內之記憶體陣列的操作。此控制器通常包括一微處理器、某一非揮發性唯讀記憶體(ROM)、一揮發性隨機存取記憶體(RAM)及一或多個專用電路(諸如，當資料在資料之程式化及讀取期間通過控制器時自資料計算錯誤校正碼(ECC)的專用電路)。
此等記憶卡之實例係由SanDisk Corporation(本申請案之受讓人)以商標CompactFlashTM (CF)卡、多媒體卡(MMC)、安全數位(SD)卡、迷你SD卡、微型SD卡、TransFlash卡及記憶棒卡出售之記憶卡。若干不同USB快閃碟可自SanDisk以其Cruzer商標購得。主機包括個人電腦、筆記型電腦、個人數位助理(PDA)、各種資料通信裝置、數位相 機、蜂巢式電話、攜帶型音訊播放器、汽車音響系統及類似類型之設備。除記憶卡及快閃碟格式之外，可或者將此類型之記憶體系統嵌入至各種類型之主機系統中。許多類型之記憶卡及快閃碟能夠單獨或與主機一起執行應用程式。
兩種通用記憶胞陣列架構(反或及反及)具有商業應用。在典型反或陣列中，記憶胞連接於在行方向上延伸之鄰近位元線源極擴散區與汲極擴散區之間，其中，控制閘極連接至沿記憶胞之列延伸之字線。記憶胞包括至少一儲存元件，其定位於處於源極與汲極之間的記憶胞通道區之至少一部分上。該等儲存元件上之電荷的被程式化之位準因此控制該等記憶胞之操作特性，可接著藉由將適當電壓施加至經定址之記憶胞來讀取該操作特性。在美國專利第5,070,032號、第5,095,344號、第5,313,421號、第5,315,541號、第5,343,063號、第5,661,053號及第6,222,762號中給出此等記憶胞之實例、其在記憶體系統中之使用及其製造方法。
反及陣列使用兩個以上記憶胞(諸如，16個或32個)之串聯串，該等記憶胞與一或多個選擇電晶體一起連接於個別位元線與參考電位之間以形成記憶胞之行。字線延伸跨越大量此等行內之記憶胞。在程式化期間，一行內之個別記憶胞藉由導致該串中之剩餘記憶胞穩定接通以使得流經一串之電流取決於儲存於經定址之記憶胞中之電荷的位準而被讀取並驗證。可在美國專利第5,570,315號、第5,774,397 號、第6,046,935號及第6,522,580號中找到反及架構陣列之實例及其作為憶體系統之部分的操作。
如在先前參考之專利中所論述，當前快閃EEPROM陣列之電荷儲存元件係最常用之導電浮動閘極，其通常由導電摻雜之多晶矽材料形成。適用於快閃EEPROM系統中之替代類型之記憶胞利用非導電介電材料來代替導電浮動閘極以便以非揮發之方式來儲存電荷。藉由導致來自記憶胞通道之電子移動至介電質中來程式化記憶胞，電子在該介電質中被截獲並儲存於有限區中。在美國專利第6,925,007號中描述使用介電儲存元件之若干特定記憶胞結構及陣列。
如在幾乎所有積體電路應用中，快閃EEPROM記憶胞陣列亦存在縮小實施某一積體電路功能所需之矽基板面積的壓力。持續需要增加可儲存於矽基板之給定區域中之數位資料的量，以便增加給定大小之記憶卡及其他類型之封裝的儲存容量或增加容量並降低大小。一種用以增加資料之儲存密度的方式係每記憶胞及/或每儲存單元或元件儲存一個以上之資料位元。此情形係藉由將儲存元件電荷位準電壓範圍窗劃分為兩種以上之狀態來實現。使用四種此等狀態允許每一記憶胞儲存兩個資料位元，八種狀態允許每儲存元件儲存三個資料位元，等等。舉例而言，在美國專利第5,043,940號及第5,172,338中描述使用浮動閘極之多狀態快閃EEPROM結構及其操作，且上文所提及之美國專利第6,925,007號描述使用介電電荷儲存元件之結構，該等介電電荷儲存元件可以多種狀態操作以將一個以上之資料位 元儲存於個別電荷儲存區中。亦可出於各種原因而以美國專利第5,930,167號及第6,456,528號中所描述之方式以兩種狀態(二元)來操作多狀態記憶胞陣列之選定之部分。
將典型快閃EEPROM陣列之記憶胞劃分為一同抹除之離散記憶胞區塊。亦即，該區塊係抹除單位、可同時抹除的最小數目之記憶胞。每一區塊通常儲存一或多個資料頁，其中頁係程式化及讀取之最小單位，但可在不同子陣列或平面中並行程式化或讀取一個以上之頁。每一頁通常儲存一或多個資料區段，其中區段之大小由主機系統來界定。實例區段包括512個使用者資料位元組(遵循由磁碟機建立之標準)加上某一數目之關於使用者資料及/或儲存其之區塊的附加資訊位元組。此等記憶體通常在每一區塊內組態有16個、32個或更多頁，且每一頁儲存一個或僅一些主機資料區段。
為增加在將使用者資料程式化至記憶體陣列中及自其讀取使用者資料期間的並行性程度，通常將該陣列劃分為子陣列(通常被稱作平面)，該等子陣列含有其自身之資料暫存器及其他電路以允許並行操作，以使得可將若干資料區段同時程式化至若干或所有平面中之每一者或自若干或所有平面中之每一者同時讀取該等資料區段。可將單個積體電路上之陣列實體劃分為若干平面，或每一平面可由獨立之一或多個積體電路晶片形成。在美國專利第5,798,968號及第5,890,192號中描述此記憶體實施例之實例。
為進一步有效地管理記憶體，可將實體區塊邏輯鏈接在 一起以形成虛擬區塊或元區塊(metablock)。亦即，界定每一元區塊以包括來自每一平面之一個區塊。在美國專利第6,763,424號中描述元區塊之使用。藉由主機邏輯區塊位址而將元區塊識別為用於程式化及讀取資料之目的地。類似地，可一同抹除一元區塊之所有區塊。藉由此等大區塊及/或元區塊來操作之記憶體系統中之控制器執行許多功能，包括在自主機接收之邏輯區塊位址(LBA)與記憶胞陣列內之實體區塊號(PBN)之間轉譯。通常由區塊位址內之偏移來識別區塊內之個別頁。位址轉譯通常涉及使用邏輯區塊號(LBN)及邏輯頁之中間術語。
因為常更新儲存於一元區塊中之資料，所以按照元區塊之資料容量之更新的可能性提高。通常將一邏輯元區塊之經更新之區段寫入至另一實體元區塊。亦通常將未改變之區段自原始實體元區塊複製至新實體元區塊(作為同一程式化操作之部分)以合併資料。或者，未改變之資料可保留於原始元區塊中直至稍後與經更新之資料一起合併至單個元區塊中為止。
操作大區塊或元區塊系統而使一些額外區塊保持於經抹除之區塊之集區中係普遍的。當更新小於一區塊之容量的一或多個資料頁時，典型做法係將該等經更新之頁寫入至來自集區之經抹除之區塊且接著將未改變之頁之資料自原始區塊複製至抹除集區區塊。在上文所提及之美國專利第6,763,421號中描述此技術之變化。隨著時間之過去，由於主機資料檔案被重新寫入並更新，所以許多區塊可以其相 對小數目之含有有效資料之頁及含有不再為當前資料之資料的剩餘頁而告終。為能夠有效地使用陣列之資料儲存容量，有效資料之邏輯相關資料頁自多個區塊中之片段不時地聚集在一起並被一同合併至更少數目之區塊中。通常將此過程稱為"廢料收集"。
個別快閃EEPROM記憶胞將表示一或多個資料位元的某一量之電荷儲存於電荷儲存元件或單元中。儲存元件之電荷位準控制其記憶胞之臨限電壓(通常參考為VT )，該臨限電壓被用作讀取該記憶胞之儲存狀態的基礎。通常將臨限電壓窗劃分為許多個範圍，其中針對記憶胞之兩種或兩種以上之儲存狀態中的每一者而使用一範圍。由保護帶來分離此等範圍，該等保護帶包括允許判定個別記憶胞之儲存狀態的標稱感測位準。此等儲存位準由於在鄰近或其他相關記憶胞、頁或區塊中執行之電荷干擾程式化、讀取或抹除操作而確實移位。舉例而言，與第二組記憶胞共用線路或電路之一組記憶胞的程式化可干擾該第二組之電荷位準。此寄生干擾之最終結果在於：若對儲存系統控制器之部分不採取校正動作，則未加以操作之暴露之區域中的資料可惡化，且在極端狀況下，超出與資料一起儲存之任何錯誤校正碼(ECC)的校正能力。此資料惡化將接著導致使用者損失資料，因此使儲存系統顯現為不可靠。特定記憶胞陣列中之此等干擾的程度及性質取決於其特定架構、結構及操作。
因此，在干擾操作導致電荷位準完全移位出其經界定之 範圍(在此狀況下，接著會讀取錯誤資料)之前不時地使移位之電荷位準恢復回至其狀態範圍之中心係有益的。在美國專利第5,532,962號、第5,909,449號及第7,012,835號中描述此過程(被稱為資料更新或清除)。作為此之另一態樣，在使用錯誤校正碼(ECC)之記憶體系統中，可藉由使用ECC來校正自記憶體讀取之某一數目之錯誤資料位元且接著將該經校正之資料重新寫入至記憶體之先前抹除之部分。重新寫入資料導致所寫入之記憶胞臨限位準中之每一者在其指定狀態範圍內，因為資料程式化通常涉及交替調整所儲存之電荷及讀取驗證所產生之記憶胞臨限位準直至其達到表示儲存於記憶胞中之資料的所要範圍為止。
本文中所描述之技術主要係針對以下情形：回應於來自記憶體系統外部或來自記憶體系統內部之命令來讀取一記憶胞群組之少於所有記憶胞得記憶胞，且執行此讀取由於記憶體系統之實體結構而具有干擾儲存於該群組中之資料的潛在趨勢。儲存於該群組之未被讀取之記憶胞中的資料主要經受此等干擾，但儲存於回應於該命令而在早期讀取之記憶胞中的資料在一些狀況下可受到稍後對其他記憶胞之資料讀取的干擾。
記憶胞群組通常但未必為可在將資料寫入至該群組之任何記憶胞中之前同時抹除的大量記憶胞之區塊。通常但未必將該區塊劃分為記憶胞之複數個頁，其中頁係用於程式化及讀取資料之最小單位。通常將一或多個資料區段儲存 於每一記憶體頁中。自區段之資料計算之ECC通常與此區段之資料一起儲存。所命令之資料讀取通常包括藉由使用所儲存之ECC來檢查讀取之資料之品質。但當讀取區塊之少於所有頁之頁時，所產生之干擾對剩餘未讀取之頁的效應係未知的。又，可藉由讀取後續頁來干擾在執行命令之過程中的早期讀取之資料之頁的品質，因此對早期讀取之資料之ECC檢查可能不在完成所命令之部分區塊讀取之後提供對此資料之品質的精確指示。因此，通常需要此資料之後續清除讀取。
回應於由主機自記憶胞群組之少於所有記憶胞之記憶胞(諸如，少於區塊之所有頁的頁)讀取的資料或其他方面，對該區塊中之一小部分記憶胞(諸如，一個或少量區段)執行清除讀取，且藉由使用與資料區段一起儲存之ECC來檢查清除讀取之資料之品質。清除讀取最常(但並非始終)讀取儲存於並未回應於命令而被讀取之一或多個頁中的資料。若在清除讀取之資料中存在過大數目之錯誤，則更新整個區塊。更新操作涉及自區塊讀取所有資料、藉由使用ECC來校正資料中之錯誤及接著將經校正之資料重新寫入至已抹除之另一區塊中。需要足夠頻繁地執行此過程以避免干擾所儲存之資料達到其不再可藉由使用ECC來校正的程度，但並非頻繁得會使得記憶體系統之效能被過度降級。藉由將清除讀取限制至區塊之少量儲存容量(諸如，僅一個或少許區段或者一頁或兩頁)，由清除過程添加至記憶體操作之附加項得以最小化。當記憶體系統並未另外 回應於命令而在其中讀取或寫入資料時，較佳在後台中執行清除讀取及任何所產生之更新。
清除讀取較佳讀取儲存於區塊之一頁或若干頁中之資料，該或該等頁較區塊之其他頁更易於使其資料受到特定部分區塊命令讀取的干擾。較佳地，識別單個最具易損性之區段或頁(每當可能時)，且接著自其清除讀取資料。總之，可僅藉由少量需要清除讀取之資料來獲得區塊中之資料之品質的最壞狀況圖像。此等清除讀取對記憶體系統之效能的影響因此得以最小化。
可建立客觀準則以識別記憶胞群組或區塊之較該群組之其他部分更易於受到命令讀取之干擾的部分(諸如，一頁)。準則中之至少一些取決於記憶體陣列之結構。舉例而言，在反及陣列中，認識到，由字線形成於串聯連接之記憶胞串之任一末端處的頁較中間之剩餘頁更易於受到來自該區塊之其他頁中之程式化的干擾。此係因為位於串之末端的記憶胞表現得不同於遠離末端而定位之記憶胞。若此等頁中之一者或兩者中之資料並未回應於命令而被讀取，則有可能此等頁中之未讀取之頁中的資料已受干擾達到大於其他未讀取之頁中之程度的程度。接著對此等更具易損性之頁中之未讀取之一者或兩者執行清除讀取。
可建立用於選擇該(等)更具易損性之頁的準則中之另一者以取決於區塊之哪些頁已回應於命令及以何次序而被讀取。舉例而言，在以上實例中，即使區塊之極端頁中之一者或兩者已回應於命令而被讀取，此等頁中之一者仍需要 清除讀取(若其早期在執行該命令之過程中被讀取且因此此後經受受到區塊之其他頁之後續讀取的干擾)。在此狀況下，作為正常命令讀取之部分而執行的ECC檢查可由於可因讀取後續頁而產生之潛在干擾而不再表示此頁中之資料的品質。然而，若在所命令之資料讀取過程結束或將近結束時回應於命令來讀取此等極端頁中之一者或兩者，則作為正常資料讀取之部分而發生之ECC位元錯誤檢查提供此等頁中之資料之品質的資訊，使得無需發生相同頁之另一清除讀取。
用於識別更具易損性之頁的準則中之另一可能準則係識別未回應於命令而被讀取但實體位於鄰近於如此讀取之頁處之頁。較區塊中之其他頁(有可能除位於反及記憶體串之極端處的兩個頁之外)，更有可能對此頁發生干擾。此情形將取決於記憶胞陣列之特定結構。
又一經建立之準則可為儲存於區塊之頁中的資料之相對樣式。舉例而言，在反及記憶體陣列中，較電荷位準接近或處於最高儲存電荷位準之記憶胞，接近或處於最低儲存電荷位準之狀態下的記憶胞之電荷位準的干擾更有可能。此係因為由具有最低電荷位準之記憶胞經歷的潛在干擾電壓高於具有最高電荷位準之記憶胞經歷的潛在干擾電壓。因此，較具有主要由更高儲存電荷位準表示之資料的頁，具有儲存於記憶胞中之主要由低電荷位準表示之資料的頁更易於受到干擾。因此，此係可用以將更具易損性之頁選為用於清除讀取之候選者的另一因素。
由於應用用於識別特定部分讀取區塊中之更具易損性或最具易損性之頁的經界定之準則，所以可存在無此頁被識別的情形。在此狀況下，對此特定區塊不發生清除讀取。此意謂區塊之任何頁中之資料的品質顯著小於藉由使用回應於命令而讀取之資料的ECC來量測的品質係不可能的。舉例而言，如上文所描述，若在接近所命令之讀取過程結束時讀取反及串陣列之極端頁中之至少一者，則獲自此讀取之ECC提供儲存於此處之資料之品質的當前指示。若位元錯誤之數目係零或低於某一經界定之臨限值，則已知該頁中之資料的品質係可接受的，可將此視為儲存於該區塊中之資料之最壞品質的指示。既而不必要對某一其他頁進行清除讀取。另一方面，若位元錯誤之數目處於經界定之臨限值或超過經界定之臨限值，則指示更新區塊中之所有資料，而此亦無須進行獨立之清除讀取。
本發明之額外態樣、優勢及特徵被包括於本發明之例示性實例之以下描述中，該描述應結合隨附圖式來理解。
本文中所參考之所有專利、專利申請案、文章、書本、規格、其他公開案、文獻等藉此出於所有目的而以全文引用之方式併入本文中。就術語在所併入之公開案、文獻等中之任一者與本文獻之文字之間的定義或使用方面的任何不一致性或衝突而言，該術語在本文獻中之定義或使用應佔優勢。
 記憶體架構及其操作
首先參看圖1A，一快閃記憶體包括一記憶胞陣列及一控制器。在所示之實例中，兩個積體電路裝置(晶片)11及13包括一記憶胞陣列15及各種邏輯電路17。邏輯電路17經由資料、命令及狀態電路而與獨立晶片上之控制器19介面連接，且亦將定址、資料轉移及感測以及其他支援提供至陣列13。記憶體陣列晶片之數目取決於所提供之儲存容量而可自一個晶片至許多晶片。可或者將控制器及部分或整個陣列組合至單個積體電路晶片上但此在當前並非為經濟的替代方式。
一典型控制器19包括一微處理器21、一主要用以儲存韌體之唯讀記憶體(ROM)23及一主要用於臨時儲存被寫入至記憶體晶片11及13或自記憶體晶片11及13讀取之使用者資料的緩衝記憶體(RAM)25。電路27與該(等)記憶體陣列晶片介面連接且電路29經由連接31而與主機介面連接。在此實例中，藉由使用專用於計算ECC之電路33來計算該碼而判定資料之完整性。當將使用者資料自主機轉移至快閃記憶體陣列以進行儲存時，該電路自該資料計算ECC且將該碼儲存於記憶體中。當稍後自記憶體讀取此使用者資料時，再次使其通過電路33，該電路33藉由相同演算法來計算ECC且將此碼與所計算並與資料一起儲存之碼相比較。若其相當，則證實資料之完整性。若其不同，則可取決於所利用之特定ECC演算法來識別並校正彼等錯誤位元(至多由該演算法支援之數目)。通常，使用可校正512位元組區段中之至多8個位元的ECC演算法。
圖1A之連接31記憶體與主機系統之連接31'(圖1B中給出其實例)配對。資料經由介面電路35而在圖1A之主機與記憶體之間轉移。一典型主機亦包括一微處理器37、一用於儲存韌體碼之ROM 39及RAM 41。其他電路及子系統43通常取決於特定主機系統而包括一高容量磁性資料儲存碟機、用於鍵盤之介面電路、一監視器及其類似物。此等主機之一些實例包括桌上型電腦、膝上型電腦、手持式電腦、掌上型電腦、個人數位助理(PDA)、MP3及其他音訊播放器、數位相機、視訊相機、電子遊戲機、無線及有線電話裝置、答錄機、錄音機、網路路由器及其他。
可將圖1A之記憶體實施為呈可與圖1B之主機可移式地連接之形式的小型封閉卡，該封閉卡含有控制器及其所有記憶體陣列電路裝置。亦即，配對連接31及31'允許分離卡並將其移動至另一主機，或允許藉由將另一卡連接至主機來代替卡。或者，可將記憶體陣列裝置封閉於可與含有控制器及連接31之卡電連接及機械連接之獨立卡中。作為又一替代，可將圖1A之記憶體嵌入於圖1B之主機內，其中永久地建立連接31及31'。在此狀況下，記憶體通常連同其他組件而被包含於主機之外殼內。
本說明書中所使用之特定術語可受益於某種解釋。"區段"指在主機讀取及寫入操作期間存取之可獨立定址之資料單位。一資料區段之大小通常為512個位元組。
如本文中所使用之"記憶體系統"係由一或多個非揮發性記憶體裝置及將資料儲存至記憶體及自記憶體擷取資料所 需之硬體及/或軟體組成的系統。可將總記憶體系統之變化部分功能性地實施於完全專用於資料儲存之子系統上或實施於主機系統自身上。記憶體系統可嵌入於主機系統中或可為可移式的(諸如，呈非常小之卡的形式)。可移式記憶體系統之部分可自身為可移式的(例如，若儲存媒體部分可自控制器部分移除)。亦將特定專用於記憶體系統中之資料儲存之主機系統的任一部分視為該記憶體系統之一部分。除包括常駐於主機系統上之任何硬體之外，此主機功能性可包括專用軟體庫、驅動器或應用程式。
出於本文中所使用之目的，"主機系統"係通常具有除資料儲存外之功能性但亦可移式地連接至記憶體系統或具有嵌入於其中之記憶體系統的系統。可存在唯一目的為資料儲存之主機系統。
可在具有各種特定組態之系統中實施本文中所描述之用於更新及清除儲存於快閃記憶體中之資料的各種技術，在圖2至圖6中給出其實例。圖2說明一記憶體陣列之一部分，其中記憶胞被分組為若干區塊，其中作為單個抹除操作之部分，每一區塊中之記憶胞可通常同時地一同抹除。實體區塊係最小抹除單位。
圖2之個別記憶胞區塊之大小可變化但一種商業實踐形式包括個別區塊中之單個資料區段。圖3中說明此資料區段之內容。使用者資料51通常為512個資料位元組。除使用者資料51之外的是附加資料，其包括自使用者資料計算之ECC 53、與區段資料及/或程式化該區段之區塊相關的 參數55及自參數55計算之ECC57以及可能包括之任何其他附加資料。參數55可包括與由區塊經歷之程式化/抹除循環之次數相關的量("熱計數")，其中在每一循環或預設次數之循環之後更新此量。此經歷量之一用途係將邏輯區塊位址規則地重新映射至不同實體區塊位址以便使所有區塊之使用均勻(磨損調平)。經歷量之另一用途係按照由不同區段經歷之循環之次數來改變電壓及程式化、讀取及/或抹除之其他參數。
參數55亦可包括指派給記憶胞之儲存狀態中之每一者的位元值之一指示(通常被稱作其"旋轉")。亦即，資料之邏輯狀態被映射至不同實體儲存狀態。此情形亦對磨損調平具有有益效應。參數55中亦可包括指示狀況或狀態之一或多個旗標。亦可將待用於程式化及/或抹除區塊之電壓位準的指示儲存於參數55內，此等電壓隨著由區塊經歷之循環之次數及其他因素改變而被更新。附加參數55之其他實例包括區塊內之任何缺陷記憶胞之識別、映射至此實體區塊中之資料區塊的邏輯位址及在主區塊有缺陷之狀況下的任一替代性實體區塊之位址。用於任一記憶體系統中之參數55之特定組合將根據設計而變化。又，可將附加資料中之一些或全部儲存於專用於此功能之實體區塊中，而非儲存於含有使用者資料或附加資料與之相關之區塊中。
圖4之多區段實體區塊不同於圖2之單個資料區段區塊。實例區塊59(仍為最小抹除單位)含有四個頁0至3，該等頁0至3中之每一者係最小程式化單位。將一或多個主機資料 區段通常與至少包括自區段之資料計算之ECC之附加資料一起儲存於每一頁中且可呈圖3之資料區段之形式。當更新少於所有頁之頁的資料時，通常將經更新之資料儲存於來自經抹除之區塊之集區的經抹除之區塊的一頁中，且將剩餘未改變之頁中之資料自原始區塊複製至新區塊中。接著抹除原始區塊。此大區塊管理技術之變化包括將經更新之資料寫入至另一區塊之一頁中而不自原始區塊移動資料或抹除該區塊。此情形導致多個頁具有相同邏輯位址。可藉由某種方便技術(諸如作為區段中之一欄位或頁附加資料而記錄的程式化時間)來識別最近資料頁。
圖5中說明又一多區段實體區塊配置。此處，將總記憶胞陣列實體劃分為兩個或兩個以上之平面(其中說明四個平面0至3)。每一平面係記憶胞之子陣列，其具有其自身之資料暫存器、感測放大器、定址解碼器及其類似物以便能夠很大程度上獨立於其他平面來操作。可將所有平面提供於單個積體電路裝置上或提供於多個裝置上，其中一實例係自一或多個不同積體電路裝置形成每一平面。圖5之實例系統中之每一區塊含有16個頁P0至P15，其中每一頁具有一個、兩個或兩個以上之主機資料區段及某附加資料的容量。
圖6中說明又一記憶胞配置。每一實體平面含有大量記憶胞區塊。為了提高操作之並行性程度，邏輯鏈接不同平面內之區塊以形成元區塊。圖6中將一個此元區塊說明為由平面0之區塊3、平面1之區塊1、平面2之區塊1及平面3 之區塊2形成。每一元區塊係可邏輯定址的且記憶體控制器指派並留意形成個別元區塊之區塊。主機系統較佳以與個別元區塊之容量相等的資料單位與記憶體系統介面連接。圖6之此邏輯資料區塊61(例如)係由邏輯區塊位址(LBA)來識別，該等LBA由控制器映射至構成元區塊之區塊的實體區塊號(PBN)中。元區塊之所有區塊可被一同抹除，且較佳同時程式化及讀取來自邏輯元區塊內之每一實體區塊的個別頁。
存在許多可用以實施上文關於圖2至圖6而描述之記憶體的不同記憶體陣列架構、組態及特定記憶胞結構。圖7中展示反及類型之記憶體陣列的一個區塊。串聯連接之記憶胞的大量行定向串連接於電壓Vss之共同源65與位元線BL0至BLN中之一者之間，該等位元線又與含有位址解碼器、驅動器、讀取感測放大器及其類似物之電路67連接。具體言之，一個此串含有串聯連接於位於該串之相對末端處之選擇電晶體77與79之間的電荷儲存電晶體70、71…72及74。在此實例中，每一串含有16個儲存電晶體，但其他數目係可能的。字線WL0至WL15個別延伸跨越每一串之一個儲存電晶體且連接至含有位址解碼器及字線之電壓源驅動器之電路81。線83及84上之電壓一同控制區塊中之所有串經由其選擇電晶體而連接至電壓源65及/或位元線BL0至BLN。資料及位址來自記憶體控制器。
區塊之電荷儲存電晶體(記憶胞)之每一列形成一同被程式化及讀取之一頁。將適當電壓施加至此頁之字線(WL)以 用於程式化或讀取其資料，同時選擇施加至剩餘字線之電壓以使其各別儲存電晶體呈現為導電的。在程式化或讀取一列(頁)儲存電晶體期間，未選定之列上之先前儲存的電荷位準可由於跨越所有串而施加並施加至其字線之電壓而受到干擾。
圖8中說明操作處於四種狀態之快閃記憶體陣列中之個別儲存元件的實例。展示一記憶胞單位(諸如，一區段或頁)內之許多儲存元件在四個臨限電壓(VT )位準範圍中之每一者內的分布。臨限電壓保護帶155、156及157保持於儲存狀態臨限位準範圍之間，其中不存在來自其中之任何記憶胞的資料。此係緊接在程式化及驗證一記憶胞單位之狀態之後存在的所要程式化條件。但隨著接著程式化、讀取及/或抹除其他單位時，此資料可受到干擾。由移位至一側或另一側而進入鄰近保護帶中之臨限位準來展現干擾。對於位於每一狀態分布內之小部分記憶胞而言可發生此情形，或整個分布可取決於干擾性質而移位或散布至鄰近保護帶中。
就正常讀取而言，使用在各別保護帶155、156及157之中間附近的斷點位準159、160及161。亦即，將讀取之記憶胞的臨限位準與此等斷點位準相比較以判定其儲存狀態。當在一狀態內之記憶胞的臨限位準跨越斷點位準而移位穿過保護帶時，發生錯誤。舉例而言，當處於狀態1之記憶胞之臨限位準移位得更低直至其低於斷點位準159時，接著將此等記憶胞讀取為處於狀態0。類似地，若處 於狀態1之記憶胞之臨限位準移位得更高直至高於斷點位準160，則正常讀取將認為此等記憶胞處於狀態2。接著由ECC過程來識別此等讀取資料錯誤。
但當對於用以校正之特定ECC演算法而言存在太多此等錯誤時，可進行藉由狀態之間的不同斷點位準而進行之第二讀取。使斷點位準159、160及161在儲存臨限位準自干擾之預期移位方向上在其各別保護帶內移位，使得經移位之位準現位於與其以前被干擾之一側相同的保護帶一側上。若此情形仍不讀取可由ECC校正之資料，則清除操作將通常被判定為失敗且將存在不可校正之錯誤的頁或記憶體區塊標記為低劣。接著丟失不可讀取之資料。因為對此等資料加以驗證(作為原始程式化為處於其正確臨限位準範圍中的部分)，所以隨時間之過去的干擾操作之積聚的此效應展示足夠頻繁地進行清除以避免此不利後果之願望。
亦可需要進一步檢查並調整自其甚至讀取有效資料之記憶胞的儲存位準。此情形涉及藉由不同於用於初始讀取中之斷點位準的斷點位準來重新讀取資料，以便識別所儲存之電荷已移動至位於針對各種狀態而界定之位準之間的保護帶中的任何記憶胞(見圖8)，即使此等位準並未跨越斷點位準而引起正常讀取資料錯誤。在此讀取期間所使用之斷點位準被移位至圖8之保護帶155、156及157的邊緣。若接著藉由使用ECC而判定讀取資料中存在錯誤，則資料之錯誤位元指示電荷位準移位而導致記憶胞臨限位準移動至保 護帶中。因此，可能需要校正並重新寫入此等資料，使得所儲存之電荷位準將移位出該等保護帶至圖8之其預期狀態分布內。
資料清除及更新，一般地
快閃記憶體系統中所包括之特定清除操作補償一個記憶胞群組中之儲存位準之干擾(其係由對同一積體電路晶片上之另一記憶胞群組執行之程式化、讀取或抹除操作引起)。隨著記憶胞陣列之大小縮小，此等資料干擾之潛在趨勢增加。為節省空間，對於在若干記憶胞群組之間共用以使得一個群組在程式化、讀取或抹除另一群組之記憶胞期間經歷對電壓及/或電流之潛在重複暴露的各種信號線而言，存在一趨勢。藉由以有組織且連續之方式清除儲存於所有記憶胞群組中之資料，隨時間之過去的所儲存之資料之惡化得以顯著降低。又，當受干擾之電荷位準藉由有方法地將其恢復至其預期位準而被校正時，用增加之數目之更小電壓臨限狀態範圍來儲存每一記憶胞的增加之數目之位元變得可行。
清除操作需要讀取已接收對潛在干擾信號之暴露的區域中之資料及執行某校正動作(若判定此資料已被干擾)。可(例如)藉由檢查資料之完整性(諸如，藉由讀取資料並獲得該資料之ECC檢查的結果)來偵測干擾。校正動作可能需要將資料重新寫入相同位置或不同位置中，且其可涉及更高階缺陷或資料管理操作。
當記憶體系統並未讀取或寫入資料時，較佳在後台中執 行清除操作。記憶體系統可期望主機指示何時主機將不要求記憶體儲存或擷取資料，在此期間可執行清除操作。
即使在一特定清除讀取中偵測到一或多個資料錯誤，但仍可能在一讀取該資料便由ECC來校正該(等)錯誤的情況下判定不採取校正動作，以便保持系統效能。當個別區段之使用者資料及附加資料具有其自身之ECC時，與使用者資料中之錯誤相比，允許附加資料中之資料錯誤保持未被校正的可能性更低。
在使用個別儲存大量主機資料區段之記憶胞之大區塊或元區塊的記憶體系統中，可將在清除操作期間校正之第一實體區塊之一(多個)資料區段重新寫入至一第二區塊(該第一區塊之剩餘資料區段被複製至該第二區塊中)中，此與上文所描述之記憶體管理之抹除合併方法一致。或者，當出於某一其他原因(諸如，出於廢料收集)而需要移動清除之經校正之資料區段時，一區塊或元區塊可專用於臨時儲存該(等)經校正之區段直至來自相同區塊或元區塊之其他資料區段為止，此時可將該等清除之經校正之資料區段與相同區塊或元區塊之其他資料區段重新組合。此情形改良了系統效能。
一旦判定需要對特定的經規定之資料採取校正動作，便可在於彼時採取校正動作可不利地影響系統效能的情況下及在可讀取資料而不採取校正動作(若有必要，在稍後發生校正動作之前)的情況下推遲此動作。所有如在推遲時所判定之經校正之資料、位址及各種參數被臨時儲存且稍 後當執行經推遲之校正動作時被擷取。在被組織於記憶胞之大區塊或元區塊之系統中，可推遲校正清除動作直至來自給定區塊或元區塊的給定量之資料針對校正動作而被排程為止，在此狀況下，同時校正該給定區塊或元區塊之所有經推遲之資料區段。此情形可減少在將給定區塊或元區塊之資料區段再次合併在一起時發生之資料複製及重新寫入的量。
圖9A、圖9B及圖9C說明了三個應力實例，當讀取區塊之少於所有頁之頁時(特定言之，當在區塊之剩餘頁未被讀取的同時僅多次讀取一頁或非常少之頁時)，一區塊之個別頁可經受該等應力。在此等實例中，區塊含有三十二個頁0至31。
在圖9A之第一實例中，當在不讀取區塊之其他頁時的週期期間，頁1已被讀取十次。最壞狀況情況係當系統重複執行單頁讀取時(由圖9A說明之情形)。在同一區塊中之其他頁之記憶胞中的所儲存之電荷位準在每次讀取單頁時經受潛在干擾電壓。此等其他頁中之電荷位準之移位及因此記憶胞臨限位準之移位保持未被偵測。在自圖9A之頁1對資料進行之多次讀取中之每次讀取時，藉由使用此資料之所儲存之ECC來檢查其有效性。對更新儲存於頁1中之資料的任何需要因此被視為讀取其資料之正常部分。但並不對其他頁0及2至31之資料進行此檢查。頁0及2至31之記憶胞中的電荷位準之值可由因讀取頁1而施加至該等記憶胞之電壓來改變(干擾)。此等干擾之原因包括延伸穿過所有 頁之位元線上的電壓、施加至非選定之頁0及2至31之字線以使其記憶胞呈現為導電記憶胞的電壓及其類似物。
每次讀取圖9A實例之頁1時，此等電壓便在該區塊中之剩餘頁之記憶胞上產生應力。出於論述之目的，可將此視為讀取應力1。因此，如圖9A中所指示，對頁1之十次讀取使該區塊之其他頁0及2至31在此週期期間經受應力10。此應力對個別頁0及2至31的效應取決於該等頁對干擾之易損性。如在本文別處所描述，頁0及2至31中之特定頁的易損性取決於許多因素。一個因素係其在區塊內之位置。末端頁0及31由於跨越其所置放之更高電壓而最具易損性。此易損性描述於申請中之美國專利申請案第11/618,482號及第11/618,498號(皆於2006年12月29日申請)中。又，較頁3至31，頁0及2具有更高易損性程度，因為其鄰近於被多次讀取之頁1。另一易損性因素係儲存於未被讀取之個別頁中之資料的樣式。因為頁0及2至31可具有不同易損性等級，所以因個別地來自對相同等級之讀取應力之暴露而對頁引起的效應可能不相同。
在圖9B之實例中，在當根本不讀取頁2至31中之資料的週期期間，對儲存於頁0及1中之資料各自讀取十次。此情形對未讀取之頁2至31中之每一者產生應力等級20。讀取之頁0及1中之每一者均具有應力等級10(在每次讀取頁0及1中之另一者的資料時均具有此應力等級)。
類似地，在圖9C之實例中，在根本不讀取該區塊之剩餘頁3至31的同時，自三個頁0至3中之每一者讀取資料十 次。該等頁3至31中之每一者的讀取應力係30(關於頁0至2上之總數為三十次讀取中之每一次讀取均具有此讀取應力)。頁0至2中之每一者經受20個單位之應力(關於其他兩個頁之每次讀取均經受此應力)。
特定讀取清除過程實例
圖9A至圖9C之目的係論證被部分但重複讀取之區塊之若干頁所經受的應力等級。可監視此等應力等級，且當其與區塊中之頁的不同易損性組合時，可將該等應力等級用以識別資料在此多次讀取之後最有可能受到干擾的頁。此係區塊之最有可能含有資料錯誤的頁。接著將清除讀取此頁以便判定儲存於其中之資料的品質。若此頁中之資料的品質良好，則理解為儲存於該區塊之其他頁中之資料的品質甚至更好。因此僅需要在對少於該區塊之所有頁的頁進行某一次數之讀取之後清除讀取該區塊之一個頁。此係有效之清除過程。
但此過程需要留意對該系統中之每一區塊之少於所有頁之頁的讀取的次數，且接著判定個別區塊內之一頁的應力等級(與其對干擾之可能之獨特易損性等級組合)何時調整對此頁中之資料清除讀取。較佳地，在本文中所描述之特定清除過程實例中避免必須留意個別頁之讀取的次數。實際上，較佳地，清除過程不需要留意任何歷史操作資料，藉此既不需要將記憶體系統資源用於此目的亦不會使記憶體系統之效能降級。
因此，在一區塊之每次部分讀取之後考慮清除讀取該區 塊之非常小之部分的頁(較佳為單個頁但通常不超過兩個頁)中的資料並在其大部分之後執行該清除讀取。亦即，當記憶體系統執行來自主機或記憶體系統控制器的讀取一個區塊之頁的命令時，在該主機或控制器發出命令時便判定應自某一其他區塊讀取資料，或判定應執行某一其他操作，判定已完成自第一區塊讀取資料。接著判定是否已讀取少於該區塊之所有頁的頁。若如此(具有一些很少例外情況)，則通常自此區塊清除讀取一個頁之資料。
參看圖10，以流程圖形式說明特定實例清除演算法。在第一步驟201中，判定是否存在一部分區塊讀取(以緊接之前面段落中所描述之方式)。舉例而言，一發出自另一區塊讀取資料之命令，便已知第一區塊之讀取已結束。若讀取少於此第一區塊之所有頁的頁，則已知已完成此區塊之部分資料讀取。
下一步驟203考慮自該等頁讀取之資料之任何位元錯誤是否超過預定臨限值。設定一讀取資料單位之可接受之位元錯誤的數目(在此實例中為數目N)。此係計算ECC之資料單位(在此實例中為資料區段)之可容忍的位元錯誤的數目。數目N可為0，因此並不容忍任何資料錯誤而是接著需要頻繁資料更新操作。或者，若將N設定為所使用之ECC演算法可校正之最大位元數目(諸如，8個位元)，則僅不可校正之資料之存在將啟動區塊之更新。在後一種狀況下，更新操作將必須以寬鬆之讀取臨限值讀取具有大於可校正之位元錯誤之數目的區段或其他資料單位，如上文所描 述。因此，將位於此兩個極端之間的某一數目N選擇用於臨限值。舉例而言，若ECC演算法可校正至多8個位元，則可將N選擇為八之一半，或甚至更高(5個或6個位元)。若在任一區段或其他命令讀取資料單位中之位元錯誤的數目超過此臨限值，則該過程緊接著進行至步驟205，其中更新整個區塊中之資料。
若在步驟203中判定所命令之資料讀取中之任何位元錯誤的數目低於臨限值，則在步驟207中識別單個頁或者該區塊之頁數目之非常小的部分以進行清除讀取。此係區塊之被判定為對使資料受干擾(由於所完成之部分區塊命令讀取)最具易損性的頁。現將描述可在步驟207中用以識別該(等)最具易損性之區塊的各種準則。
一種準則係頁在區塊內之實體位置。在反及陣列中，第一頁及最後一頁(諸如，圖9A至圖9C之頁0及31)較之間的頁(諸如，頁1至30)更有可能使其儲存之電荷位準在讀取該區塊之其他頁時被更改。如上文所論述，此係因為當自區塊之頁讀取資料時，較跨越位於之間的此等頁所施加的電壓，跨越此等極端頁所施加之電壓更高。因此，當判定區塊中之最具易損性的頁時，可考慮此等兩個頁。
另一準則係經受命令讀取之該(等)頁的識別碼及其讀取次序。舉例而言，若自第一實體頁及最後實體頁中之一者讀取資料(作為命令讀取之最後頁)，則讀取之資料藉由使用ECC而進行之正常品質檢查將為當前的且清除讀取此頁並無必要。然而，若在命令讀取該區塊內之其他頁之前自 此等極端頁中之一者命令讀取資料，則讀取此等其他頁可干擾儲存於該一個極端頁中之資料。其藉由使用ECC(作為命令讀取之部分)而判定之資料品質指示不再為當前的。該區塊之更早之讀取之極端頁可因此易於受到來自該區塊之其他頁之後續讀取的干擾。此亦指出註明所涉及之區塊之哪一(些)頁已被命令讀取且哪些頁未被如此讀取係用以識別最具易損性之頁的另一準則。亦可在判定特定頁是否為區塊中之最具易損性之頁時考慮在讀取該特定頁之後被命令讀取之頁的數目。
回應於命令而自各個頁之讀取之資料中的位元錯誤之數目(如在讀取資料之一般過程中由ECC判定)亦可為一在某些情況下用以識別最具易損性之頁的準則。舉例而言，可使用已自區塊之極端頁0或31中之一者命令讀取之資料中之位元錯誤的數目來判定此頁是否為用於最具易損性之頁的候選者。此為當其他頁在該極端頁之後被命令讀取且因此使該極端頁中之資料經受受干擾之可能性時的狀況。若自極端頁命令讀取之資料之位元錯誤的數目係零或低的，則可斷定對區塊中之其他頁的後續命令讀取不可能干擾極端頁中之資料達到需要校正動作的程度。另一方面，若位元錯誤之數目相對高(諸如，在使用可校正8個位元之ECC演算法之區塊下的4至6個)，則此極端頁可取決於該區塊之其他頁的情況而為用於最具易損性之頁的候選者。
用於識別區塊之最具易損性之頁的又一準則係未回應於命令而被讀取之頁與讀取之頁的實體接近性。舉例而言， 較與命令讀取頁分離一個或多個未讀取頁的頁，儲存於緊鄰近於被命令讀取之頁之未讀取頁中的資料通常更有可能受到干擾。
可包括於作出圖10之步驟207的判定的又一準則係儲存於區塊之頁中的資料之樣式。舉例而言，在反及陣列中，較所儲存之電荷之更高位準，儲存於處於或接近表示儲存狀態之最低位準之記憶胞中的電荷位準之干擾更易於受到干擾。因此，具有所儲存之最低電荷位準狀態之給定頁的電荷儲存元件或記憶胞之數目對照儲存更高電荷位準之數目(特定言之，儲存最高電荷位準之數目)係可用以判定區塊之最具易損性之頁的準則。
可僅藉由考慮上文所論述之準則中之一者(諸如，一頁是否為極端頁中之一者)來實施圖10之步驟207。或者，此等準則中之所有或少於所有準則的某一數目之準則可藉由將相對重要等級指派給每一者而一起加以使用。
一旦識別區塊之最具易損性之頁，下一步驟209便判定是否應清除讀取該(等)經識別之頁。將在幾乎所有狀況下在區塊之部分命令讀取之後發生清除讀取。但存在不需要發生清除讀取之情形。舉例而言，若在命令讀取結束或將近結束時讀取被識別為最具易損性之頁，則將不清除讀取該頁。此係因為其資料之品質已在步驟203中被判定為良好，且將不發生將可能導致此資料受到干擾之事情。若在步驟203中將資料判定為具有低品質，則當然不發生步驟207及209，因為該區塊接著可由步驟205來更新。
下一步驟211係清除讀取在步驟207中被識別為相對於其他頁具有對干擾之高易損性的頁或清除讀取甚至被識別為該區塊中之所有頁中之最具易損性之頁的頁。在下一步驟213中判定清除讀取之資料之位元錯誤的數目。在圖10之實施例中，將此數目與預設數目M相比較。此數目M可與步驟203中之讀取命令資料所使用的臨限數目N相同或不同。最具易損性之頁已在步驟207中被識別之置信等級將通常判定是否將M設定為接近ECC可校正之位元之數目的上端、置信等級是否高或其是否最好更保守地設定至更低數目。
不管特定數目M如何，若該(等)清除讀取之頁內的ECC所基於的任何一個區段或其他資料單位具有超過M之位元錯誤數目，則該過程進行至步驟205以更新該(等)清除讀取之頁所處之整個區塊。但若清除讀取之資料中的由ECC判定之位元錯誤的數目高於M，則在步驟205中更新所涉及之頁所處之區塊。此情形通常包括讀取區塊中之所有資料頁、藉由使用ECC來校正讀取之資料及接著將經校正之資料重新寫入至系統的經抹除之區塊之集區的經抹除之區塊中。接著抹除第一區塊並將其置於集區中。若讀取之頁中之任一者不可以正常讀取參考位準藉由使用ECC來校正(作為更新操作之部分)，則可改變此等位準且以不同參考位準來重新讀取資料以便減小位元錯誤之數目。可接著藉由ECC來校正此資料(若有必要)。
圖11之流程圖說明圖10之演算法之替代演算法。但大多 數步驟係相同的，因此給予此等步驟相同參考數字。不同之處係自清除讀取之資料中之位元錯誤的數目判定是否需要更新區塊的方式。在圖11之流程圖中用步驟215及217來代替圖10之演算法的步驟213。代替將清除讀取之位元錯誤之數目與固定臨限值M相比較，圖11之方法將清除讀取之位元錯誤之數目與在步驟203中被判定為存在於自同一區塊命令讀取之資料中的位元錯誤之數目相比較。
在步驟215中，將清除讀取之資料位元錯誤之數目與命令讀取之資料位元錯誤之數目相比較。在下一步驟217中，判定清除讀取之錯誤之數目是否超過命令讀取之錯誤之數目。若如此，則在步驟205中更新發生命令讀取及清除讀取兩者的區塊。但若清除讀取之錯誤之數目等於或小於命令讀取之錯誤之數目，則判定不需要區塊之更新。
通常存在由此等資料讀取中之每一者產生之多個位元錯誤數量，因為計算ECC之多個區段或其他資料單位通常被一同讀取。因此較佳在由命令讀取及清除讀取中之每一者產生之最大位元錯誤數目之間進行該比較。
作為位元錯誤之量值之此比較的替代，可採用命令讀取之位元錯誤數目與清除讀取之位元錯誤數目之比率(較佳為自其ECC判定為存在於每一讀取中之錯誤的最大數目)。接著將此比率與預定數目相比較。若此數目被設定為一，則當清除讀取之位元錯誤之數目與命令讀取之位元錯誤之數目的比率大於一時，將發生區塊之更新。
結束語
儘管已關於本發明之例示性實施例而描述本發明之各種態樣，但將理解，本發明享有在附加之申請專利範圍之完整範疇內受保護的權利。
11‧‧‧積體電路裝置
13‧‧‧積體電路裝置
15‧‧‧記憶胞陣列
17‧‧‧邏輯電路
19‧‧‧控制器
21‧‧‧微處理器
23‧‧‧唯讀記憶體(ROM)
25‧‧‧緩衝記憶體(RAM)
27‧‧‧電路
29‧‧‧電路
31‧‧‧連接
31'‧‧‧連接
33‧‧‧電路
35‧‧‧介面電路
37‧‧‧微處理器
39‧‧‧ROM
41‧‧‧RAM
43‧‧‧子系統
51‧‧‧使用者資料
53‧‧‧錯誤校正碼(ECC)
55‧‧‧參數
57‧‧‧ECC
59‧‧‧區塊
61‧‧‧邏輯資料區塊
65‧‧‧共同源
67‧‧‧電路
70‧‧‧電荷儲存電晶體
71‧‧‧電荷儲存電晶體
72‧‧‧電荷儲存電晶體
74‧‧‧電荷儲存電晶體
77‧‧‧選擇電晶體
79‧‧‧選擇電晶體
81‧‧‧電路
83‧‧‧線
84‧‧‧線
155‧‧‧保護帶
156‧‧‧保護帶
157‧‧‧保護帶
159‧‧‧斷點位準
160‧‧‧斷點位準
161‧‧‧斷點位準
BL0至BLN‧‧‧位元線
WL0至WL15‧‧‧字線
圖1A及圖1B分別係一同操作之非揮發性記憶體及主機系統的方塊圖；圖2說明圖1A之記憶體陣列之第一實例組織；圖3展示實例主機資料區段，其具有如圖1A之記憶體陣列中所儲存之附加資料；圖4說明圖1A之記憶體陣列之第二實例組織；圖5說明圖1A之記憶體陣列之第三實例組織；圖6展示圖1A之記憶體陣列之第三實例組織的擴展；圖7係具有一特定組態的圖1A之陣列之記憶胞群組的電路圖；圖8展示經程式化之記憶胞群組之電壓臨限位準的實例分布的曲線；圖9A、圖9B及圖9C給出單個區塊內之不同記憶體操作樣式的三個實例，其說明可能需要更新儲存於區塊中之資料；圖10係說明記憶體清除及更新操作中之主要步驟之第一實例的流程圖；及圖11係說明記憶體清除及更新操作中之主要步驟之第二實例的流程圖。
(無元件符號說明)

Claims (39)

  1. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係連接於多個串中，該等串個別地包括在該等串之多個末端之間的複數個經串聯連接之記憶胞，該方法包含：識別在鄰近於該等串之該等末端的該群組中之那些記憶胞相較於在非鄰近於該等串之該等末端的該群組中之其他記憶胞具有被一資料讀取干擾的一更高易損性程度，辨識何時已存取該非鄰近於該等串之該等末端的群組之該等記憶胞中之至少一些記憶胞及回應於一命令來讀取儲存於其中之資料；隨後自鄰近於記憶胞之該等串之該等末端之該等記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於鄰近該等串之該等末端的該群組之該等記憶胞中之至少一些的資料。
  2. 如請求項1之方法，其中用以讀取資料之該命令係接收自該記憶體系統之外部。
  3. 如請求項1之方法，其中用以讀取資料之該命令係產生於該記憶體系統內。
  4. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料；判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之所有該等記憶胞中的該資料。
  5. 如請求項4之方法，其中更新該資料包括讀取儲存於該群組之所有該等記憶胞中之該資料及將該讀取之資料重新寫入至先前已抹除之另一記憶胞群組中。
  6. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他 記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料；判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之所有該等記憶胞中的該資料，其中判定該讀取之資料之該品質等級包括判定該清除讀取之資料中的位元錯誤之一數目，且進一步其中判定該清除讀取之資料之該品質是否充足包括將位元錯誤之該數目與一預設臨限值相比較。
  7. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料； 判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之所有該等記憶胞中的該資料，其中判定該清除讀取之資料之該品質等級包括判定該命令讀取之資料中之至少一些的位元錯誤的一第一數目及該清除讀取之資料中之至少一些的位元錯誤的一第二數目，且進一步其中判定該讀取之資料之該品質是否充足包括將位元錯誤之該第一數目與位元錯誤之該第二數目相比較。
  8. 如請求項7之方法，其中將位元錯誤之該第一數目與位元錯誤之該第二數目相比較包括計算該第一數目與該第二數目之一比率，且接著將該比率與一預定臨限值相比較。
  9. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他 記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料；判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之所有該等記憶胞中的該資料，其中識別該群組內具有對受干擾之一更高易損性程度的記憶胞包括對回應於該命令而存取之該群組之記憶胞之數目及存取該群組之該等記憶胞之一順序的一考慮。
  10. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料；判定該群組內之該等記憶胞中之一些較該群組之其他 記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之所有該等記憶胞中的該資料，其中識別該群組內具有對受干擾之一更高易損性程度的記憶胞包括對在該群組內之不同實體位置中之該等記憶胞之實體特性的一考慮。
  11. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料；判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀 取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之所有該等記憶胞中的該資料，其中識別該群組內具有對受干擾之一更高易損性程度的記憶胞包括對儲存於該群組之該等記憶胞中之資料之樣式的一考慮。
  12. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料；判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足， 則更新儲存於該群組之所有該等記憶胞中的該資料，其中識別該群組內具有對受干擾之一更高易損性程度的記憶胞包括在已回應於該命令而被存取之該等記憶胞與該群組內之其他記憶胞之間進行區分。
  13. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料；判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之所有該等記憶胞中的該資料，其中判定在該群組內不存在具有對受該所命令之資料讀取之干擾的一更高易損性程度的記憶胞，且作出回應而省略該後續清除讀取、判定該清除讀取之資料之該品 質等級及該資料更新中的全部。
  14. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料；判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之所有該等記憶胞中的該資料，其中辨識何時存取該群組之少於所有該等記憶胞之記憶胞包括辨識何時由一主機或執行於該記憶體系統內之應用程式出於讀取儲存於其中之資料的目的來存取該群組之少於所有該等記憶胞之記憶胞。
  15. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一 電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料；判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之所有該等記憶胞中的該資料，其中該至少一記憶胞群組可在將新資料寫入至其中之前同時抹除。
  16. 一種操作一可重新程式化之非揮發性記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有至少一電荷儲存記憶胞群組，該群組係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷的位準的一方式而連接，該方法包含：辨識何時已存取該群組之少於所有該等記憶胞之記憶胞及回應於一命令來讀取儲存於其中之資料； 判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則識別該等更具易損性之記憶胞，隨後自該等更具易損性之記憶胞中之至少一些清除讀取資料，判定該清除讀取之資料之一品質等級且判定其是否係充足的，及若該清除讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之所有該等記憶胞中的該資料，其中儲存於該群組之該等記憶胞中之該資料的該更新包括讀取儲存於該記憶胞群組中之所有該資料，對因此讀取之該讀取之錯誤位元進行任何必要校正及將該經校正之讀取之資料重新寫入至已抹除之另一記憶胞群組中。
  17. 一種在一可重新程式化之非揮發性記憶體系統中操作該記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有一記憶胞陣列，該記憶胞陣列具有串聯連接於複數個串中之電荷儲存元件，該等串可在其第一末端及第二末端個別連接至各別第一電壓源及第二電壓源且具有在一延伸跨越該複數個串之方向上連接以個別界定資料儲存容量之多個頁的控制閘極，該等串被進一步分組為可同時抹除之記憶胞串之區塊，該方法包含：辨識何時回應於一命令而自一給定區塊之該等頁中之 一或多個但少於所有該等頁之頁讀取資料，識別較該給定區塊之其他頁具有對受該所命令之資料讀取之干擾的一更高易損性程度的該給定區塊之一或多個頁，清除讀取儲存於該給定區塊之已識別之該一或多個頁中而非儲存於該給定區塊之其他頁中的資料，量測至少該清除讀取之資料中之位元錯誤的一數目，自位元錯誤之該數目判定至少該清除讀取之資料之一更新是否係必要的，及若至少該清除讀取之資料之一更新被判定為必要的，則更新該給定區塊之所有該等頁。
  18. 如請求項17之方法，其中識別較該給定區塊之其他頁具有對受該資料讀取之干擾之一更高易損性程度的該給定區塊之一或多個頁包括考慮由在一延伸跨越該複數個串之方向上連接於其末端處之控制閘極界定的該給定區塊之兩個頁中之至少一者。
  19. 如請求項17之方法，識別較該給定區塊之其他頁具有對受該資料讀取之干擾之一更高易損性程度的該給定區塊之一或多個頁包括考慮儲存於該給定區塊之該等頁中之資料的相對樣式。
  20. 如請求項17之方法，其中：辨識何時自該給定區塊之該等頁中之一或多個但少於所有該等頁之頁讀取資料包括註明被命令讀取之該等頁之識別碼，且 識別較該給定區塊之其他頁具有對受該資料讀取之干擾之一更高易損性程度的該給定區塊之一或多個頁包括考慮未被註明是否已被命令讀取但緊鄰近於已被註明到資料已被命令讀取之該等頁中之一或多者的該給定區塊之至少一頁。
  21. 如請求項17之方法，其中：辨識何時自該給定區塊之該等頁中之一或多個但少於所有該等頁之頁讀取資料包括註明被如此命令讀取之該等頁的識別碼，及識別較該給定區塊之其他頁具有對受該資料讀取之干擾之一更高易損性程度的該給定區塊之一或多個頁包括考慮已被註明已命令讀取之頁之位置及此等頁之資料已被命令讀取之次序。
  22. 如請求項17之方法，其中：辨識何時自該給定區塊之該等頁中之一或多個但少於所有該等頁之頁讀取資料包括註明被如此命令讀取之該等頁之識別碼，及識別較該給定區塊之其他頁具有對受該資料讀取之干擾之一更高易損性程度的該給定區塊之一或多個頁包括考慮該給定區塊之個別頁是否已被命令讀取。
  23. 如請求項17之方法，其中判定該區塊中之資料是否將被更新包括將至少該清除讀取之資料的位元錯誤之該數目與一預設臨限值相比較。
  24. 如請求項17之方法，其另外包含量測自該給定區塊之一 或多個頁命令讀取之該資料中之位元錯誤的一數目，且其中判定該區塊中之資料是否將被更新包括將該清除讀取之資料中的位元錯誤之該數目與該命令讀取之資料中的位元錯誤之該數目相比較。
  25. 如請求項24之方法，其中比較該等資料位元錯誤包括計算該清除讀取之資料中的位元錯誤之該數目與該命令資料讀取中之位元錯誤之該數目的一比率且此後將該比率與一預定臨限值相比較。
  26. 如請求項17之方法，其中用以自該給定區塊之該等頁中之一或多個但少於所有該等頁之頁讀取資料的該命令係接收自該記憶體系統之外部。
  27. 如請求項17之方法，其中用以自該給定區塊之該等頁中之一或多個但少於所有該等頁之頁讀取資料的該命令係產生於該記憶體系統內。
  28. 一種在一可重新程式化之非揮發性記憶體系統中操作該記憶體系統之方法，該可重新程式化之非揮發性記憶體系統具有一被組織為反及串之記憶胞陣列及一連接至其之系統控制器，該等記憶胞個別地包括一具有一源極及一汲極之電晶體、一電荷儲存元件及一控制閘極，其中每一反及串具有一源極末端及一汲極末端且係由藉由一記憶胞之該汲極而菊鏈至鄰近電荷儲存電晶體之源極的一系列電荷儲存電晶體形成且可由一源極選擇電晶體切換至該源極末端並可由一汲極選擇電晶體切換至該汲極末端，該方法包含： 將該等反及串之該等記憶胞識別為處於一第一群組或一第二群組中，該第二群組之該等記憶胞鄰近於該源極選擇電晶體或該汲極選擇電晶體且該第一群組之該等記憶胞鄰近於該源極選擇電晶體或該汲極選擇電晶體中之另一者，辨識回應於一命令何時自該第一群組之記憶胞而非自該第二群組之至少一些記憶胞讀取資料，回應於此一辨識，自該第二群組之該等未讀取之記憶胞中至少一些清除讀取資料，此後量測自該第二群組之記憶胞讀取的該資料中之錯誤之一數目，此後自所量測之資料錯誤之該數目判定該清除讀取之資料之一更新是否係必要的，及若如此，則更新該第一群組及該第二群組中之記憶胞的該資料。
  29. 如請求項28之方法，其中該儲存係藉由使用一延伸跨越複數個反及串之共同字線來並行程式化一記憶胞頁而進行。
  30. 如請求項28之方法，其中該陣列被劃分為個別地包括複數個反及串之區塊，該等反及串之記憶胞可在其中程式化資料之前同時抹除，且該第一記憶胞群組及該第二記憶胞群組位於一給定記憶胞區塊中。
  31. 一種可重新程式化之非揮發性記憶體系統，其包含：複數個電荷儲存記憶胞，其連接於複數個串中，該等 串個別地包含複數個經串聯連接的記憶胞，該等串可於其第一末端和第二末端個別連接至個別第一電壓源和第二電壓源且具有沿伸於一跨越該等串之方向以個別地界定多個記憶胞之頁的字元線，以及一控制器，其與該等電荷儲存記憶胞連接且其操作以：指派緊鄰該等串之該第一末端及該第二末端之至少那些記憶胞之頁在執行一經命令之資料讀取期間被干擾為易損的，該經命令之資料讀取來自於非緊鄰該等串之該等端點的多個記憶胞之頁，辨識何時已存取非緊鄰該等串之該等末端之多個記憶胞之頁及何時回應於一命令來讀取儲存於該等經存取之記憶胞之頁中之資料，隨後起始自緊鄰該等串之該第一和該第二末端的該等記憶胞之頁中的至少一些的資料之一清除讀取，判定該清除讀取之資料之一品質等級且判定其是否係充足的，且若該讀取之資料之該品質等級被判定為不充足，則更新儲存於緊鄰該等串之該第一和該第二末端的該等記憶胞之頁中的至少一些中的該資料。
  32. 如請求項31之記憶體系統，其中該等串係形成於多個記憶胞之群組中，其個別地包括複數個記憶胞之頁，個別群組之該等記憶胞可同時抹除。
  33. 如請求項31之記憶體系統，其中該控制器進一步操作 以：藉由判定該清除讀取之資料中的位元錯誤之一數目來判定該讀取之資料之該品質等級，且藉由將位元錯誤之該數目與一預設臨限值相比較來判定該清除之資料之該品質等級。
  34. 如請求項31之記憶體系統，其中該控制器進一步操作以：藉由判定該命令讀取之資料中之至少一些中的位元錯誤之一第一數目及該清除讀取之資料中之至少一些中的位元錯誤之一第二數目來判定該清除讀取之資料之一品質等級，且藉由比較位元錯誤之該第一數目及位元錯誤之該第二數目來判定該清除讀取之資料之該品質等級。
  35. 如請求項34之記憶體系統，其中該控制器進一步操作以：藉由計算該第一數目與該第二數目之一比率來比較位元錯誤之該第一數目與位元錯誤之該第二數目，且此後將該比率與一預定臨限值相比較。
  36. 一種可重新程式化之非揮發性記憶體系統，其包含：複數個電荷儲存記憶胞群組，其係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷之位準的一方式而連接，及一控制器，其與該等電荷儲存記憶胞連接且其操作以： 辨識何時已存取該群組之小於所有該等記憶胞之記憶胞及何時回應於一命令來讀取儲存於其中之資料，判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則藉由考慮回應於該命令而存取之該群組之記憶胞之數目以及考慮存取該群組之該等記憶胞之一順序，以識別具有被干擾的該更高易損性程度之該群組內之該等記憶胞，隨後起始自該等已被識別具有該更高易損性程度之記憶胞中之至少一些的資料之一清除讀取，判定該清除讀取之資料之一品質等級且判定其是否係充足的，且若該讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之該等記憶胞中的該資料。
  37. 一種可重新程式化之非揮發性記憶體系統，其包含：複數個電荷儲存記憶胞群組，其係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷之位準的一方式而連接，及一控制器，其與該等電荷儲存記憶胞連接且其操作以：辨識何時存取該群組之小於所有該等記憶胞之記憶胞及何時回應於一命令來讀取儲存於其中之資料，判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一 更高易損性程度，且若如此，則藉由考慮在該群組內之不同實體位置中之該等記憶胞之實體特性，以識別具有被干擾的該更高易損性程度之該群組內之該等記憶胞，隨後起始自該等已被識別具有該更高易損性程度之記憶胞中之至少一些的資料之一清除讀取，判定該清除讀取之資料之一品質等級且判定其是否係充足的，且若該讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之該等記憶胞中的該資料。
  38. 一種可重新程式化之非揮發性記憶體系統，其包含：複數個電荷儲存記憶胞群組，其係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷之位準的一方式而連接，及一控制器，其與該等電荷儲存記憶胞連接且其操作以：辨識何時存取該群組之小於所有該等記憶胞之記憶胞及何時回應於一命令來讀取儲存於其中之資料，判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則藉由考慮儲存於該群組之該等記憶胞中之資料之多個樣式，以識別具有被干擾的該更高易損性程度之該群組內之該等記憶胞，隨後起始自該等已被識別具有該更高易損性程度之記憶胞中之至少一些的資料之一清除讀取， 判定該清除讀取之資料之一品質等級且判定其是否係充足的，且若該讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之該等記憶胞中的該資料。
  39. 一種可重新程式化之非揮發性記憶體系統，其包含：複數個電荷儲存記憶胞群組，其係以存取該群組中之少於所有該等記憶胞之記憶胞可干擾儲存於該群組中之其他記憶胞中之電荷之位準的一方式而連接，及一控制器，其與該等電荷儲存記憶胞連接且其操作以：辨識何時存取該群組之小於所有該等記憶胞之記憶胞及何時回應於一命令來讀取儲存於其中之資料，判定該群組內之該等記憶胞中之一些較該群組之其他記憶胞是否具有對受該所命令之資料讀取之干擾的一更高易損性程度，且若如此，則藉由在已回應於該命令而被存取之該等記憶胞與該群組內之其他記憶胞之間進行區分，以識別具有被干擾的該更高易損性程度之該群組內之該等記憶胞，隨後起始自該等已被識別具有該更高易損性程度之記憶胞中之至少一些的資料之一清除讀取，判定該清除讀取之資料之一品質等級且判定其是否係充足的，且若該讀取之資料之該品質等級被判定為不充足，則更新儲存於該群組之該等記憶胞中的該資料。
TW097111122A 2007-03-28 2008-03-27 由控制清除資料讀取啟動之快閃記憶體更新技術 TWI478162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/692,829 US7573773B2 (en) 2007-03-28 2007-03-28 Flash memory with data refresh triggered by controlled scrub data reads
US11/692,840 US7477547B2 (en) 2007-03-28 2007-03-28 Flash memory refresh techniques triggered by controlled scrub data reads

Publications (2)

Publication Number Publication Date
TW200907965A TW200907965A (en) 2009-02-16
TWI478162B true TWI478162B (zh) 2015-03-21

Family

ID=39523379

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097111122A TWI478162B (zh) 2007-03-28 2008-03-27 由控制清除資料讀取啟動之快閃記憶體更新技術

Country Status (4)

Country Link
EP (1) EP2135251B1 (zh)
KR (1) KR101468432B1 (zh)
TW (1) TWI478162B (zh)
WO (1) WO2008118705A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014065774A1 (en) * 2012-10-22 2014-05-01 Hewlett-Packard Development Company, L.P. Refreshing a group of memory cells in response to presence of potential disturbance
US8869009B2 (en) * 2013-02-11 2014-10-21 Apple Inc. Read commands specifying error performance
US9563505B2 (en) 2015-05-26 2017-02-07 Winbond Electronics Corp. Methods and systems for nonvolatile memory data management
US9836349B2 (en) 2015-05-29 2017-12-05 Winbond Electronics Corp. Methods and systems for detecting and correcting errors in nonvolatile memory
US10296416B2 (en) 2016-07-02 2019-05-21 Intel Corporation Read from memory instructions, processors, methods, and systems, that do not take exception on defective data
KR102634813B1 (ko) * 2016-10-10 2024-02-13 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10755793B2 (en) * 2017-10-31 2020-08-25 Micron Technology, Inc. SLC page read
WO2022058768A1 (en) * 2020-09-21 2022-03-24 Micron Technology, Inc Memory apparatus and method for operating the same
KR20220058127A (ko) 2020-10-30 2022-05-09 에스케이하이닉스 주식회사 컴퓨팅 시스템 및 그 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307776B1 (en) * 1997-09-08 2001-10-23 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh
US6396744B1 (en) * 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
US20050073884A1 (en) * 2003-10-03 2005-04-07 Gonzalez Carlos J. Flash memory data correction and scrub techniques
US20060039196A1 (en) * 2003-10-03 2006-02-23 Gorobets Sergey A Corrected data storage and handling methods

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US7489547B2 (en) 2006-12-29 2009-02-10 Sandisk Corporation Method of NAND flash memory cell array with adaptive memory state partitioning
US7489548B2 (en) 2006-12-29 2009-02-10 Sandisk Corporation NAND flash memory cell array with adaptive memory state partitioning

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307776B1 (en) * 1997-09-08 2001-10-23 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh
US6898117B2 (en) * 1997-09-08 2005-05-24 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh
US20050174844A1 (en) * 1997-09-08 2005-08-11 So Hock C. Multi-bit-per-cell flash EEPROM memory with refresh
US7170781B2 (en) * 1997-09-08 2007-01-30 Sandisk Corporation Multi-bit-per-cell flash EEPROM memory with refresh
US6396744B1 (en) * 2000-04-25 2002-05-28 Multi Level Memory Technology Flash memory with dynamic refresh
US6522586B2 (en) * 2000-04-25 2003-02-18 Multi Level Memory Technology Dynamic refresh that changes the physical storage locations of data in flash memory
US20050073884A1 (en) * 2003-10-03 2005-04-07 Gonzalez Carlos J. Flash memory data correction and scrub techniques
US20060039196A1 (en) * 2003-10-03 2006-02-23 Gorobets Sergey A Corrected data storage and handling methods
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US20060062048A1 (en) * 2003-10-03 2006-03-23 Gonzalez Carlos J Flash memory data correction and scrub techniques

Also Published As

Publication number Publication date
EP2135251A1 (en) 2009-12-23
KR101468432B1 (ko) 2014-12-04
EP2135251B1 (en) 2017-06-14
WO2008118705A1 (en) 2008-10-02
KR20100028022A (ko) 2010-03-11
TW200907965A (en) 2009-02-16

Similar Documents

Publication Publication Date Title
US7477547B2 (en) Flash memory refresh techniques triggered by controlled scrub data reads
US7573773B2 (en) Flash memory with data refresh triggered by controlled scrub data reads
TWI478162B (zh) 由控制清除資料讀取啟動之快閃記憶體更新技術
US7882299B2 (en) System and method for use of on-chip non-volatile memory write cache
JP4787266B2 (ja) スクラッチパッドブロック
JP4723504B2 (ja) フラッシュメモリのデータ修正およびスクラブ技術
US7379330B2 (en) Retargetable memory cell redundancy methods
US8296498B2 (en) Method and system for virtual fast access non-volatile RAM
JP4643711B2 (ja) 状況依存メモリ性能
JP4362534B2 (ja) フラッシュメモリシステムにおけるハウスキーピング操作のスケジューリング
KR101122485B1 (ko) 메모리 시스템
US9312013B1 (en) Configuration method of erase operation, memory controlling circuit unit and memory storage device
JP5494086B2 (ja) 不揮発性記憶装置および不揮発性メモリコントローラ
US10714193B2 (en) Data storage apparatus and method for preventing data error using the same
US20220156144A1 (en) Memory system and operating method thereof
TWI823649B (zh) 快閃記憶體控制器的控制方法、快閃記憶體控制器以及電子裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees