TWI472148B - 設計電晶體功率放大器之輸入電路之方法 - Google Patents

設計電晶體功率放大器之輸入電路之方法 Download PDF

Info

Publication number
TWI472148B
TWI472148B TW97126777A TW97126777A TWI472148B TW I472148 B TWI472148 B TW I472148B TW 97126777 A TW97126777 A TW 97126777A TW 97126777 A TW97126777 A TW 97126777A TW I472148 B TWI472148 B TW I472148B
Authority
TW
Taiwan
Prior art keywords
input
power
transistor
signal
impedance
Prior art date
Application number
TW97126777A
Other languages
English (en)
Other versions
TW200922120A (en
Inventor
Colin S Whelan
Raghu Mallavarpu
Matthew C Tyhach
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of TW200922120A publication Critical patent/TW200922120A/zh
Application granted granted Critical
Publication of TWI472148B publication Critical patent/TWI472148B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/249—A switch coupled in the input circuit of an amplifier being controlled by a circuit, e.g. feedback circuitry being controlling the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

設計電晶體功率放大器之輸入電路之方法
本發明一般係關於電晶體功率放大器，尤其係關於這種電晶體功率放大器之輸入電路。
如本項技術中所知，通常必須於寬廣範圍之輸入功率位準以線性方式且高效率來操作放大器。為了設計這種功率放大器，設計了固定輸入阻抗網路，其係於高輸入功率位準與低輸入功率位準之間之效能來做折衷。
如本項技術中所知，氮化鎵(GaN)電晶體係高能帶隙半導體裝置，其以高電壓(一般為20V至50V)及高電流(高達1.5A/mm)操作。該裝置於2GHz至20GHz之頻率範圍可產生6W/mm用於大型周邊裝置(超過2mm)。甚至在高達40GHz之更高頻率下，該電晶體可產生高達4W/mm之輸出功率。
一種GaN係包含加馬(Gamma)閘極(亦即一種閘極，具有外伸，延伸至閘極汲極區域，有時亦稱為場板)，如圖4所示。這種外伸之目的在於降低區域中之場，以使電晶體可於高電壓操作，以使用GaN之寬廣能帶隙特性。這類型之電晶體通常係於S－能帶、C－能帶、X－能帶及Ku－能帶下使用於所有我們的MMIC設計應用中。諸如GaN之電晶體係使用於設計高功率放大器，以用於軍事雷達、通訊及商業基地台應用。功率放大器通常設計用以在特定 功率位準之特定頻率能帶下操作。在能帶內之給定頻率下，放大器之反應係由其轉換特性所決定，其轉換特性也就是輸出功率對輸入功率(驅動)。當輸入驅動增加時，初始時輸出功率是輸入功率之線性函數，但最後則到達飽和或壓縮。
如所知者，小訊號意謂電晶體(FET)之線性操作，大訊號意謂電晶體之非線性操作。在定義上，線性操作意謂系統或放大器之最小擾亂。對於具有小於20dB增益且產生1W飽和輸出功率之放大器而言，幾毫瓦之輸入驅動功率之應用會被視為線性操作。放大器之反應可由以下等式表示：Pout＝(SS Gain)×Pin，其中SS Gain是放大器之小訊號增益，且於等式中是一常數。當Pin增加，這種關係就會維持到一輸入驅動位準，超過此輸入驅動位準時，LS Gain(大訊號增益)就會取代SS Gain，其不再是一常數。於特定驅動位準時，LS Gain比SS Gain小1dB，且是在Pout對Pin轉換曲線中之區域，其稱為1dB壓縮點。超過1dB壓縮點，正常之放大器會遵守Pin之1dB增加就有增益1dB減少之增益反應(1dB/1dB)，如圖5所示。在大訊號區域中以1dB/2dB或1dB/3dB斜率之形式與這種增益反應有差異之放大器被視為具有軟壓縮。
在微波頻率下(其為電壓與電流之空間與時間相依)，通常使用功率，而非電壓。電壓係與功率之平方根成比例。放大器之每一功率位準對應於電壓及電流。於小訊號時，電壓與電流係正弦波形。於大訊號時，正弦波形輸入 可導致失真之電壓與電流波形之輸出。因此以功率討論較為簡單。於小訊號區域中，可由電壓與電流之乘積求出功率。於大訊號區域中，功率係為於一週期內複合電壓與電流之積分。
電晶體或功率放大器之典型轉換特性係表示於圖5，其說明於低輸入功率位之線性區域以及於高輸入功率位準之硬飽和區域。圖5亦繪有實線，其說明理想電晶體之轉換特性。兩者曲線皆具有共用X軸，其代表Pin(dBm)(輸入驅動位準)。頂部曲線係Pout(或功率輸出)對Pin。底部曲線係以dB表示之Gain對Pin。
具有場板GaN之電晶體及操作於高電壓之功率放大器可呈現「軟壓縮」特性，如圖5虛曲線所示。該電晶體之1dB壓縮發生於Pin＝9dBm時，然而「理想」電晶體飽和於Pin＝13dBm或更大時。因為軟壓縮，非理想FET會需要較高輸入驅動位準，以獲取裝置之功率飽和，而且以該等FET設計之放大器亦需要比正常還高之驅動位準。此外，2級GaN放大器需要對級間之FET比率採取保守之選擇，進而會使效率降低。
用於設計電晶體輸入阻抗之方法通常如下：首先，輸出調諧器負載匹配於50 Ohm。其次，小訊號源拉移(pull)係用於決定最佳輸出功率之最佳訊號源匹配。(訊號源或負載拉移代表改變Smith圖周圍之電晶體輸出入或輸出匹配任一者直到完成最佳效能之技術)。或者，Smith圖上之訊號源匹配位置亦可在裝置之正常操作範圍內之預定 頻率下由裝置之S－參數獲得，例如為3GHz之頻率下。訊號源匹配亦稱為對於裝置輸入之小訊號共軛匹配。然後，以此固定訊號源匹配，從低驅動位準至高驅動位準於裝置上進行負載拉移。驅動位準應該要足夠高以驅動輸出至少3 dB進入壓縮。其次，從低驅動位準至高驅動位準產生功率及效率圖廓，且註記功率及效率負載目標之位置。然後在功率及效率負載目標處獲得Pout對Pin轉換曲線。系統亦記錄了Gt及Gp(換能器增益及功率增益)、來自於裝置輸入(S11)之反射功率、或數個其它測量相關參數中之返回損失。轉換曲線Pout對Pin明確地呈現軟壓縮特性，如圖5所示。註記使裝置飽和所需之輸入驅動位準。
因此，當使用傳統小訊號共軛匹配或在低驅動位準下來匹配GaN裝置之輸入，則裝置會呈現「軟」壓縮特性，而不是所需之1dB/1 dB之硬壓縮膝點，如Pout對Pin轉換特性所示者。
本案申請人已經發現，使用固定輸入阻抗網路，於高輸入功率位準下，放大器效率會有顯著之降級(亦即，輸入阻抗之元件係相同於在低輸入功率位準及高輸入功率位準兩者下之元件)。當此種輸入阻抗網路耦接於具有場板之電晶體閘電極與GaN電晶體功率放大器時，本案申請人已確認了這種顯著之降級。更具體地說，關於GaN電晶體，這種電晶體係可呈現軟壓縮(亦即，電晶體之線性放大區域與電晶體之非線性放大區域之間之逐漸轉變)。
更具體地說，本案申請人已經發現，可以較大之輸入訊號驅動位準，而不是較小之輸入訊號驅動位準，在裝置之輸入處使用匹配程序，顯著地降低或消除GaN裝置中之軟壓縮。尤其是，於大訊號或高驅動位準狀況下重新匹配裝置，然後於功率或效率負載處掃描轉換曲線時，顯著地移除或消除了轉換特性中之軟壓縮特性。
根據本發明，一種電路具有：輸入匹配網路；電晶體，耦接至阻抗網路之輸出；以及其中當以具有較低功率位準之輸入訊號饋入該輸入匹配網路時，該輸入匹配網路具有第一輸入阻抗，而且其中當以具有較高功率位準之輸入訊號饋入該輸入匹配網路時，該輸入匹配網路具有不同於該第一輸入阻抗之輸入阻抗。
於一實施例中，該電晶體具有場板。
於一實施例中，該電晶體係氮化鎵電晶體。
根據本發明之另一特性，一種電路具有：電晶體，具有輸入電極；輸入匹配網路，具有由輸入訊號所饋入之輸入以及具有連接至該電晶體之輸入電極之輸出；功率位準感測電路，其受該輸入訊號饋入；以及其中該輸入匹配網路係回應於該功率位準感測電路，藉以當該功率位準感測電路感測到該輸入訊號具有較低功率位準時，以第一輸入阻抗架構該輸入匹配網路，且當該功率位準感測電路感測到該輸入訊號具有較高功率位準時，以不同於該第一輸入 阻抗之阻抗架構該輸入匹配網路。
於一實施例中，當該功率位準感測電路感測到該輸入訊號具有較高功率位準時，該輸入匹配網路具有以串聯方式耦接於該輸入訊號與該電晶體之輸入電極之間之第一電感器，以及其中當該功率位準感測電路感測到該輸入訊號具有較低功率位準時，該輸入匹配網路具有以串聯方式耦接於該輸入訊號與該電晶體之輸入電極之間之第二電感器。
於一實施例中，該輸入匹配網路包含一對電元件及至少一開關。該開關操作以回應於該功率位準感測電路，以於該較高或較低功率位準其中之一者從該輸入匹配網路電去耦接該對電元件其中之一電元件，且該開關操作以於該較高或較低功率位準其中之另一者使該對電元件之該其中之一電元件電耦接於該輸入匹配網路。
因此本發明具有輸入訊號功率位準相依元件(亦即，可架構之輸入匹配網路)。首先，最佳(亦即，匹配阻抗)小訊號輸入匹配網路架構係附接於GaN電晶體(亦即，網路之阻抗是GaN電晶體阻抗之共軛複數)。這提供了良好的穩定性、返回損失以及於低驅動功率(亦即，低訊號功率位準)時從RF輸入至放大電晶體之功率轉換，但卻沒有於高驅動功率(亦即，高訊號功率位準)時之不良效能。然後所重新架構之輸入匹配網路係用於僅在高輸入訊號功率位準下將相位角旋轉(亦即，匹配)至用於不需軟壓縮情況下能實現尖峰效能之最佳相位角。例如，在 2.5mm周邊電晶體之S－能帶處，該輸入匹配網路僅僅須於Smith圖上將原始相位角順時鐘旋轉10度。藉由功率感測二極體作動，使所重新架構之輸入匹配網路從RF路徑中之第一開關斷開。於高驅動功率下，功率感測二極體及相關電路會開啟RF開關(耗盡模式開關操作)，將第二匹配網路連接至第一者，造成旋轉至最佳(亦即，匹配阻抗)大訊號匹配點。會選擇二極體之大小及偏壓，以在設定驅動功率下根據放大級FET周邊而「導通」。以這種配置，該輸入匹配網路具有一架構，其於低輸入訊號驅動功率位準時提供阻抗匹配，並具有一不同架構，其於高輸入訊號驅動功率位準時提供阻抗匹配。
因此，針對複雜但現在可瞭解之GaN軟壓縮問題，本發明具有「智慧型」、可調整或可架構之輸入匹配網路。本發明針對高及低驅動穩定性及效能問題提供了最佳解決方案。
本發明提供一種用於設計GaN電晶體裝置之輸入網路之方法。該方法包括：以較大輸入訊號功率位準經由該輸入網路驅動該裝置；以該裝置之輸出在預定輸出功率位準下，改變該輸入網路之參數；當該輸入網路參數改變時，測量該裝置之轉換函數效能參數；以及從所測量之轉換函數效能參數選擇該輸入網路參數。
本發明之一或更多實施例之細節係說明於圖式及以下之說明內容中。可從詳細說明、圖式及申請專利範圍清楚地瞭解本發明其它特點、目的及優點。
參考圖1，功率放大器電路10包括：輸入匹配網路12，具有用於耦接至RF輸入訊號之輸入終端13；輸出級15，具有耦接至輸入匹配網路12之輸出16之電晶體14，電晶體14係為具有場板之GaN場效電晶體(FET)。如以下將詳細說明者，輸入匹配網路12可架構做為輸入訊號之功率位準之函數。具體而言，當以具有較低功率位準之輸入訊號饋入輸入匹配網路12時，輸入匹配網路12係架構成具有第一輸入阻抗，而當以具有較高功率位準之輸入訊號饋入輸入匹配網路12時，輸入匹配網路12係架構成具有不同於第一輸入阻抗之輸入阻抗。
具體而言，功率放大器電路10包括連接至輸入終端13之功率位準感測電路18，因此輸入訊號係饋入功率放大器電路10。如以下將詳細說明者，當該功率位準感測電路18感測到該輸入訊號具有較高功率位準時，該輸入匹配網路12具有以串聯方式耦接於該輸入訊號與該電晶體14之輸入電極16之間之第一電感器L1，以及當該功率位準感測電路18感測到該輸入訊號具有較低功率位準時，該輸入匹配網路12具有以串聯方式耦接於該輸入訊號與該電晶體14之輸入電極16之間之第二電感器L2，並因此電感器L1與L2係並聯連接。
於較低輸入訊號功率位準時之電晶體14之輸入阻抗係表示於圖2A，於較高輸入訊號功率位準時之電晶體14之 輸入阻抗係表示於圖2B。因此於這個例子中，於較低輸入訊號功率位準時，電晶體14之輸入阻抗係5.90 ohm之電阻器，其與16.8 Pf之電容器串聯(此處電晶體14具有2.5mm周邊及串聯電阻器－電容器(RC)值，用於3GHz)，然而於相同頻率但於較高輸入訊號功率位準下操作之相同電晶體14係具有6.41 ohm電阻器與4.33pF電容器串聯之輸入阻抗。因此，於低輸入訊號功率位準與高輸入訊號功率位準之間會有百分之三百之輸入阻抗電容之改變。如以下將詳細說明者，於較低輸入訊號功率位準時，輸入匹配網路12係架構成如圖3A所示者，而於較高輸入訊號功率位準時，輸入匹配網路係架構成如圖3B所示者。須注意者為，當輸入匹配網路12架構用於低輸入訊號功率位準狀況時，由電感器L1與L2並聯連接所組成之0.422nH電感器係與電晶體之輸入阻抗串聯連接，如圖3A所示；而當輸入匹配網路架構用於高輸入訊號功率位準狀況時，由電感器L1所提供之0.897nH電感器係與電晶體之輸入阻抗串聯連接，如圖3B所示。
將輸入匹配網路12重新架構成如圖3A所示或如圖3B所示其中任一種係利用到功率位準感測電路18，其感測輸入訊號之功率並於線19上產生控制訊號，用於開關20,22，例如耗盡模式FET Q2及Q3。
於此示意圖中，GaN FET(亦即電晶體14)之閘極阻抗(如圖2A所示用於低輸入訊號功率位準狀況時及如圖2B所示用於高輸入訊號功率位準狀況時之串聯RC)係藉 由可重新架構之輸入匹配網路12而轉變為看起來類似於(亦即阻抗匹配於)特性系統阻抗，於此例中為50 ohm(亦即放大器10之輸入阻抗)。
具體而言，例如耦接網路CN於圖中所示為電容器C8，其傳送輸入訊號之一部份到功率位準感測電路18。必須瞭解者為，耦接網路CN可以被實施為一些可能架構(電阻器、電容器、耦接線等等)。依耦接係數而定，該耦接網路CN能調整用於狀態改變之臨限值，其獨立地調整而與檢測器偏壓網路BN無關；檢測器偏壓網路BN於圖中所示例如為電阻器R6，其連接於電壓供應(V＋)與接點21之間，接點21係位於耦接網路CN(此處為電容器C8)與功率位準感測電路18之二極體D1之間。偏壓網路BN可以被實施為一些可能架構(電阻器、電容器、電阻器分割器等等)，其亦能獨立地調整用於狀態改變之臨限值，特別是可藉由引入DC偏壓電壓而達成，然而功率位準感測電路18會以被動方式(無偏壓)成功地工作。功率位準感測電路18亦包括電容器C1。電容器C1於負RF半周期時經由二極體D1而充電，並傳送低紋波、增加之負電壓給負載電阻器R5，其中輸出位準係關於傳送至D1之訊號位準。跨於電阻器R5之電壓電位同時經由隔離偏壓電阻器R1及R2於線19上提供開關訊號給耗盡模式(d－FET)FET Q2及Q3閘極(亦即開關20,22)。可包含偏壓電阻器R3及R4，以確保電晶體Q2及Q3適當地進行開關操作。這樣會產生以下行為：(1)低RF輸入訊號功率位準產生跨 於電阻器R5之電位，該電位小於絕對電晶體Q2及Q3夾止電壓；d－FET汲極及源極係有效地短路，且電感器L1與L2並聯組合成較小值，其最佳地匹配電晶體14之輸入阻抗，進而將輸入匹配網路架構成如圖3A所示；同時(2)高RF輸入訊號功率位準產生跨於電阻器R5之電位，該電位大於絕對電晶體Q2及Q3夾止電壓；d－FET汲極及源極係有效地開路，且電感器L2從輸入匹配網路電去耦接，使電感器L1單獨串聯於電晶體14之輸入，提供所需之相位角旋轉，並最佳地匹配電晶體14之輸入，該匹配係經由輸入匹配網路12之其餘固定值元件而達成，例如13所表示之50 ohm RF輸入。用於狀態改變之臨限值係受RF輸入訊號功率位準、耦接網路CN之耦接係數及位置、偏壓網路BN及選用偏壓、二極體D1輸出電壓靈敏度以及電阻器R5值所控制。必須瞭解者為，電感器L1與L2可簡單地做為電容器，因為可利用各種電抗或電阻元件架構來實現多數之輸入匹配網路。於該示意圖中，可重新架構之元件係與RF訊號流(13至16)串聯，但亦可架構成與RF訊號流並聯，同樣地其係取決於輸入匹配網路架構選項－選用電感、電容、或電阻元件之關鍵在於低準位時組合以及於高準位時隔離該等電感、電容、或電阻元件，以用於耗盡模式(d－FET)開關電晶體，諸如Q2及Q3。對於所示之並聯之可重新架構之元件而言，由於在放大器10之輸入處RF驅動功率由低位準變化至高位準，理論電感器及電阻器在值的方面會增加，或理論電容器在值的方面會減少 。
輸入匹配網路12亦包括不可架構部份24，其具有電感器L5及一對電容器C6及C7，如圖所示之配置方式。
輸入匹配網路12之輸出16是RF交流電流(AC)，其經由電容器C2耦接至電晶體14之閘極。電晶體14閘級及汲極之偏壓係由電壓Vg及Vd所提供，這種偏壓是直流電流(DC)，其分別經由電感器L3與L4耦接至閘極及汲極，也可為AC，其分別經由電容器C3與C4耦接至地，以防止在電源供應處出現不想要之RF訊號。
因此，放大器10係1級放大器，其具有受功率位準感測電路18控制之可重新架構之輸入匹配網路12。該增益級包括DC阻擋電容器C2及C5(限制Vg及Vd偏壓進行)、DC偏壓注入抗流器L3及L4以及RF旁通電容器C3及C4。可重新架構之輸入匹配網路12包括部份匹配網路，其包含固定值輸入匹配元件L5、C6及C7。開關電晶體Q2及Q3、閘極隔離電阻器R1及R2、偏壓下拉電阻器R3及R4形成實際開關功能。功率位準感測電路18包括RF耦接元件(CN)、DC偏壓網路(BN)、含有整流二極體D1之偵測器電路、RF旁通電容器C1以及負載電阻器R5。這產生了與RF輸入振幅相關之可調整輸出訊號，其觸發Q2及Q3之開關動作。利用電阻器R1/R2及R5，藉由改變CN耦接因數、BN偏壓位準以及電阻器分割器網路來調整開關觸發臨限值。
參考圖6，圖6表示拉移測試台設備10，其用於產生此 處說明之結果。設備10係由Maury公司所製造之商用單元。本發明之發現有關於具有場板之GaN FET在3GHz頻率下之負載拉移測試過程。如圖6所示，該設備包括待測裝置(DUT)12，於此例中，待測裝置(DUT)12是2.64mm(12×220μm)。裝置12之任一側是由14及16所標註之訊號源及負載調諧器。設備10亦包含：RF源A、反射功率感測器B、方向性耦接器C、閘極偏壓T接頭D、訊號源調諧器E、輸入電纜及探針F、汲極偏壓T接頭I、輸出路徑J、功率計K、調諧器控制器L及閘極及汲極之偏壓系統M。訊號源調諧器14允許設定訊號源匹配於裝置12之輸入，而負載調諧器16可被設定用以掃描各種輸出負載匹配狀況。系統軟體計算及畫出功率及效率兩者之輸出負載圖形。類似地，對於固定輸出負載匹配，系統允許吾人決定最佳訊號源匹配。
實驗程序使用設備10，用於進行裝置負載拉移，上述之標準方法或舊方法導致軟壓縮，而以下說明之新程序係降低或去除了軟壓縮。於此處，元件之Q點係設定為28V及100ma/mm。
設計裝置12之輸入阻抗之程序如下：使負載匹配於50Ohm，並於裝置12上進行小訊號源拉移，以決定最佳功率之最佳訊號源匹配。或者，Smith圖上之訊號源匹配位置亦可由3GHz下裝置之S-參數來取得，3GHz係本實驗所選取之頻率。這個訊號源匹配亦稱為裝置12輸入之小訊號共軛匹配。其次，使這個訊號源匹配固定，由低驅動位準 至高驅動位準進行裝置12之負載拉移。該驅動位準應為足夠高足以驅動輸出至少3 dB進入壓縮。然而現在不像舊的程序，裝置12之輸出係在其最佳功率目標，且是在大訊號輸入驅動位準下進行訊號源拉移，並在功率及效率負載目標下取得Pout對Pin轉換曲線。系統亦記錄Gt及Gp(換能器增益及功率增益)、來自於裝置輸入(S11)之反射功率、或數個其它測量相關參數中之返回損失。新的訊號源匹配(大訊號源匹配)位置係在Smith圖上從小訊號共軛匹配點順時鐘旋轉約10至15度。可遵循相同之步驟以在效率負載狀況下取得大訊號源匹配位置。可發現到：這些大訊號源匹配點之位置在Smith圖上係相互緊密接近，因此它們可視為一個相同位置。其次，固定該訊號源，對於功率及效率負載目標兩者進行功率掃描(轉換曲線)。該等掃描表示對這兩種負載狀況顯著地降低了軟壓縮。在原始小訊號源匹配與新大訊號源匹配之間以週期性間隔點形成了轉換曲線。相同之技術係已應用於X能帶之GaN電晶體，而且已發現：訊號源輸入匹配之相同的約10度順時鐘旋轉係為真實。
因此，本發明提供一種用於設計GaN電晶體裝置之輸入網路之方法。該方法包括：以較大輸入訊號功率位準經由該輸入網路E驅動該裝置；以該裝置之輸出並於預定輸出功率位準時改變該輸入網路E之參數(亦即E是輸入調諧器，其允許於整個Smith圖上對於裝置呈現不同之匹配；類似地，H是輸出調諧器，且亦可被改變)；當該 輸入網路改變時，測量該裝置之轉換函數效能參數；以及從所測量之轉換函數效能參數選擇該輸入網路參數。
測量分析
具有場板之GaN FET係呈現軟增益壓縮特性，軟壓縮之程度係隨呈現給裝置之輸出負載阻抗而變化。例如，已發現到：匹配於功率負載阻抗之裝置具有非常軟的壓縮特性，而匹配於效率負載之裝置則呈現顯著改進之壓縮特性。此係表示於圖7及圖8之針對功率及效率負載狀況之Pout對Pin測量負載拉移資料。圖7及圖8表示針對兩種不同輸出負載匹配狀況(功率及效率)之GaN FET測量負載拉移資料。兩個圖式皆畫出了Pout、增益及效率對Pin曲線。每一圖式中之虛線對應於導致軟壓縮之小訊號輸入源匹配狀況。實線曲線則表示當在大訊號狀況下設定輸入源匹配時如何降低軟壓縮。於兩個圖式中，圖7較清楚地表示出軟壓縮之問題，其中FET輸出係匹配於功率負載。圖8要求較不嚴格，其中FET係於其輸出處匹配於效率負載。
虛線所示之訊號源匹配係對於裝置輸處入之標準小訊號共軛匹配。待測裝置是2.5mm GaN FET，其場/加馬閘極偏壓於24V，100ma/mm，且於3GHz下進行CW測量。圖7表示2.5mm之GaN FET裝置之Pout對Pin特性，其具有共軛小訊號源匹配(虛線)以及大訊號源匹配(實線)，該裝置係於最大功率之負載中終止。
尤其是由圖7可以明顯地看出，於小訊號源匹配之下，該裝置呈現了相當量之軟壓縮。當於大訊號驅動狀況下重新匹配該裝置之輸入時，壓縮特性較為「正常」，如實線所示。有輸入驅動時，軟壓縮之測量值是增益下降速率。如果我們進一步分析圖7中之資料，可發現：於標準訊號源匹配情況下(虛線)，裝置於Pin＝15 dBm處到達1 dBm壓縮點。從Pin＝15 dBm至Pin＝25 dBm，增益以0.3 dB/dB之速率下降；超出Pin＝15 dBm至Pin＝25 dBm之範圍，增益以0.9 dB/dB之速率下降。於大訊號源匹配情況下(虛線)，裝置於Pin＝21 dBm處到達1 dBm壓縮，然後增益以0.9 dB/dB之速率下降，其非常接近平常所接受之1 dB/dB增益下降測量值，且一般係為以GaAs pHEMT所觀察到的。從該資料亦須注意到，於大訊號匹配狀況下，PAE峰值發生於裝置是15.6 dB之增益且4.4 dB壓縮，然而於小訊號輸入匹配狀況，在PAE峰值之裝置之增益是12.9 dB，裝置是7.1 dB壓縮。此項差異表示了2級功率放大器(PA)於每一級之輸入處匹配之方式、於放大器中FET大小尺寸之設計，這會影響到功率放大器之效率。
小訊號及大訊號源匹配阻抗之位置係表示於圖9之Smith圖中。訊號源阻抗從小訊號源匹配位置經過至少10度之順時鐘旋轉而且最多可達15度，以在大訊號狀況下取得最佳訊號源匹配。當對於一給定之大訊號Pin，訊號源匹配由小訊號旋轉至大訊號狀況時，軟壓縮之角度由「不 良」轉變為正常，如前述圖7所示。換言之，饋入電晶體之輸入網路係藉由以下方法所設計：在阻抗Smith圖上畫出電晶體閘極至源極阻抗之共軛複數；然後在阻抗Smith圖上順時鐘將畫圖旋轉10至15度，以取得輸入網路之輸入阻抗。
通常對於高壓裝置(大於15V操作)而言，軟壓縮現象是特有的，尤其是對具有場板之GaN裝置而言。一種瞭解這種行為之方法是由圖10之GaN FET小訊號模型得知。該裝置之輸入匹配係藉由以下3個既有參數而被控制為第一階：Cgs(閘極－源極電容)、Cgd(閘極－汲極電容)以及gm(轉移電導)。Rs(源極電阻)及Rg(閘極電阻)亦對輸入阻抗有貢獻，但這些被視為寄生，且與偏壓無關。Cgs、Cgd以及gm與偏壓非常有關，亦即它們是Vds(汲極－源極電壓)及Vgs(閘極－源極電壓)之函數。例如，圖11表示Cgs如何隨Vgs及Vds變化。當用於裝置AB級操作之大訊號驅動之動態負載線重疊在Cgs平面上時，很明顯地，在Q點之Cgs值及小訊號匹配狀況在高驅動功率時不再有效。事實上，我們可以導出相等之大訊號Cgs值。類似之分析適用於Cgd及gm。於小訊號狀況下之裝置效能係以新的小訊號輸入驅動功率相依模型來表示，其中該參數Cgs、gm以及Cgd可以下列等式來表示：Cgs＝A1＋B1×Pin＋C1×Pin2 ，gm＝A2＋B2×Pin＋C2×Pin2 以及Cgd＝A3＋B3×Pin＋C3×Pin2 。其中：A1是常數；B1是常數；C1是常數；A2是常數；B2是常數；C2 是常數；A3是常數；B3是常數；以及C3是常數。
已經說明本發明之數個實施例。然而，必須瞭解者為，於不偏離本發明精神與範疇前提下，可進行各種修改。例如，必須瞭解者為，其它配置及電感器與電容器之不同被動元件可用於阻抗匹配網路，使該網路於低及高輸入訊號功率位準兩者下提供阻抗匹配。此外，雖然以共源極架構來說明，但可適當地修改阻抗匹配網路，以用於諸如共閘極或共汲極之其它電晶體架構。此外，如果增強模式電晶體係用於開關20及22，則可以其它被動元件架構來適當地修改阻抗匹配網路，以於低及高輸入訊號功率位準兩者下提供阻抗匹配。因此，其它實施例皆落入以下之申請專利範圍範疇之內。
10‧‧‧功率放大器電路
12‧‧‧輸入匹配網路
13‧‧‧輸入終端
14‧‧‧電晶體
15‧‧‧輸出級
16‧‧‧輸入電極
18‧‧‧功率位準感測電路
19‧‧‧線
20‧‧‧開關
21‧‧‧接點
22‧‧‧開關
24‧‧‧不可架構部份
BN‧‧‧偏壓網路
C1‧‧‧電容器
C2‧‧‧電容器
C3‧‧‧電容器
C4‧‧‧電容器
C5‧‧‧電容器
C6‧‧‧電容器
C7‧‧‧電容器
C8‧‧‧電容器
CN‧‧‧耦接網路
D1‧‧‧二極體
L1‧‧‧電感器
L2‧‧‧電感器
L3‧‧‧電感器
L4‧‧‧電感器
L5‧‧‧電感器
Q2‧‧‧電晶體
Q3‧‧‧電晶體
R1‧‧‧電阻器
R2‧‧‧電阻器
R3‧‧‧電阻器
R4‧‧‧電阻器
R5‧‧‧電阻器
R6‧‧‧電阻器
圖1係根據本發明之砷化鎵功率放大器之示意圖；圖2A 係共源極架構電晶體之輸入阻抗之等效電路，當具有較低功率位準之輸入訊號饋入這種放大器時，其形成圖1之放大器之輸出級；圖2B 係共源極架構電晶體之輸入阻抗之等效電路，當具有較高功率位準之輸入訊號饋入這種放大器時，其形成圖1之放大器之輸出級；圖3A 係耦接至共源極架構電晶體之輸入的輸入匹配網路之等效電路，當具有較低功率位準之輸入訊號饋入這種放大器時，其形成圖1之放大器之輸出級； 圖3B 係耦接至共源極架構電晶體之輸入的輸入匹配網路之等效電路，當具有較高功率位準之輸入訊號饋入這種放大器時，其形成圖1之放大器之輸出級；圖4係具有加馬(gamma)閘極(場板)之GaN電晶體裝置之剖面圖，這種加馬閘極於圖中被放大於電晶體之圓圈區域中；圖5係圖1之GaN FET之輸出功率(Pout)對輸入功率(Pin)轉換特性之曲線圖，其係與「理想」電晶體做比較；圖6係負載拉移測試台設備10，用於測試裝置及產生此處說明之結果；圖7係2.5mm之GaN FET裝置之Pout對Pin特性之曲線圖，其具有共軛小訊號源匹配(虛線)以及大訊號源匹配(實線)，該FET係於最大功率之負載中終止；圖8係2.5mm之GaN FET裝置之Pout對Pin特性之曲線圖，其具有共軛小訊號源匹配(虛線)以及大訊號源匹配(實線)，該裝置係於最大效率之負載中終止；圖9表示Smith圖上待測裝置之小訊號源匹配及大訊號源匹配之位置；圖10係圖1之GaN電晶體裝置之小訊號模型；圖11係待測裝置之Cgs對Vds及Vgs之繪圖，其中大訊號動態負載線係被重疊。
各圖式中之類似元件符號表示類似之元件。
10‧‧‧功率放大器電路
12‧‧‧輸入匹配網路
13‧‧‧輸入終端
14‧‧‧電晶體
15‧‧‧輸出級
16‧‧‧輸入電極
18‧‧‧功率位準感測電路
19‧‧‧線
20‧‧‧開關
21‧‧‧接點
22‧‧‧開關
24‧‧‧不可架構部份
BN‧‧‧偏壓網路
C1‧‧‧電容器
C2‧‧‧電容器
C3‧‧‧電容器
C4‧‧‧電容器
C5‧‧‧電容器
C6‧‧‧電容器
C7‧‧‧電容器
C8‧‧‧電容器
CN‧‧‧耦接網路
D1‧‧‧二極體
L1‧‧‧電感器
L2‧‧‧電感器
L3‧‧‧電感器
L4‧‧‧電感器
L5‧‧‧電感器
Q2‧‧‧電晶體
Q3‧‧‧電晶體
R1‧‧‧電阻器
R2‧‧‧電阻器
R3‧‧‧電阻器
R4‧‧‧電阻器
R5‧‧‧電阻器
R6‧‧‧電阻器
BN‧‧‧偏壓網路
Vg，Vd‧‧‧電壓

Claims (2)

  1. 一種用於設計具場或加馬(Gamma)閘極的GaN電晶體裝置之輸入網路之方法，包括：以大輸入訊號功率位準經由該輸入網路驅動該裝置；以該裝置之輸出在預定輸出功率位準下，改變該輸入網路之參數；當該輸入網路參數改變時，測量該裝置之轉換函數效能參數；從所測量之轉換函數效能參數選擇該輸入網路參數。
  2. 一種用於設計饋入電晶體之輸入網路之方法，包括：在阻抗Smith圖上畫出該電晶體之閘極至源極阻抗之共軛複數；以及在該阻抗Smith圖上順時鐘將畫圖旋轉10至15度，以取得該輸入網路之輸入阻抗。
TW97126777A 2007-09-07 2008-07-15 設計電晶體功率放大器之輸入電路之方法 TWI472148B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/851,418 US7528649B2 (en) 2007-09-07 2007-09-07 Method for designing input circuitry for transistor power amplifier

Publications (2)

Publication Number Publication Date
TW200922120A TW200922120A (en) 2009-05-16
TWI472148B true TWI472148B (zh) 2015-02-01

Family

ID=39865397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW97126777A TWI472148B (zh) 2007-09-07 2008-07-15 設計電晶體功率放大器之輸入電路之方法

Country Status (3)

Country Link
US (1) US7528649B2 (zh)
TW (1) TWI472148B (zh)
WO (1) WO2009032415A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1962418B1 (en) * 2007-02-23 2011-06-29 NTT DoCoMo, Inc. Cryogenic receiving amplifier and amplifying method
US8476979B1 (en) 2011-07-07 2013-07-02 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration High-efficiency power module
CN103457551B (zh) * 2013-09-12 2016-03-09 电子科技大学 射频功率放大器宽带匹配电路的设计方法
CN108226643A (zh) * 2016-12-09 2018-06-29 中国科学院苏州纳米技术与纳米仿生研究所 在线测量负载牵引系统的源反射系数的方法
US11508824B2 (en) * 2017-09-28 2022-11-22 Intel Corporation Gallium nitride transistors with multiple threshold voltages and their methods of fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177453A (en) * 1991-07-01 1993-01-05 Raytheon Company Gain control amplifier
US6731915B1 (en) * 2000-10-31 2004-05-04 Nokia Corporation Combined RF power detector and power precorrector
US6859102B2 (en) * 2001-09-27 2005-02-22 Powerq Technologies, Inc. Amplifier circuit and method
JP4671622B2 (ja) * 2004-04-30 2011-04-20 ソニー・エリクソン・モバイルコミュニケーションズ株式会社 歪み補償電力増幅装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李廷威,"2.4GHz CMOS單混頻器射頻收發機與5GHz功率放大器RFIC及高Q值螺旋電感之設計研究" *

Also Published As

Publication number Publication date
US7528649B2 (en) 2009-05-05
US20090066411A1 (en) 2009-03-12
WO2009032415A1 (en) 2009-03-12
TW200922120A (en) 2009-05-16

Similar Documents

Publication Publication Date Title
TWI420806B (zh) 阻抗匹配之電路
TWI472148B (zh) 設計電晶體功率放大器之輸入電路之方法
Ghahremani et al. Load mismatch sensitivity of class-E power amplifiers
Kuroda et al. High-efficiency GaN-HEMT class-F amplifier operating at 5.7 GHz
Lu et al. The design of high linearity pHEMT switches
Colantonio et al. GaN Doherty amplifier with compact harmonic traps
Wilk et al. SOI MESFET RF power amplifiers at the 45nm node
Ceylan et al. Experimental analysis of in-package harmonic manipulations with a 160 w GaN HEMT power bar
Axelsson et al. Highly linear gallium nitride MMIC LNAs
Lasser et al. Independent dynamic gate bias for a two-stage amplifier for amplitude and phase linearization
US5338989A (en) Microwave integrated circuit
John et al. In situ load-pull MMIC for large-signal characterization of mHEMT devices at submillimeter-wave frequencies
Friesicke et al. Packaged AlGaN/GaN HEMT power bars with 900 W output power and high PAE at L-band
Wentzel et al. A simplified switch-based GaN HEMT model for RF switch-mode amplifiers
Schuberth et al. Design of a current mode class-D RF amplifier using load pull techniques
Formicone et al. Revisiting power vs. bandwidth in broadband CW amplifiers by exploring 100 V bias operation
Amado-Rey et al. A 200 GHz driver amplifier in metamorphic HEMT technology
Bosi et al. Experimental Investigation on Class-E and Class-F-1 Operation under Square-Waveform Excitation
KR20230073861A (ko) 바이어스 회로 및 이를 갖는 초고주파 증폭기
Motsenbocker Switch-Mode MOSFETs for Class A Radio Frequency Amplification
Gao et al. Microwave class-F power amplifier design including input harmonic terminations
Gilmore et al. Circuit design to reduce 3rd order intermodulation distortion in FET amplifiers
Meier et al. VSWR Robust Linearizer to improve Switch IMD by> 20dB
McIver High power LDMOS L-band radar amplifiers
Lehmann et al. Power amplifier efficiency enhancement using adaptive load transformation