TWI471008B - 用以降低節目時脈參考抖動之解調變器裝置與解調變方法 - Google Patents

Description

用以降低節目時脈參考抖動之解調變器裝置與解調變方法

本發明係關於一種解調變裝置，尤其是有關於一種用於一數位電視接收器(DIGITAL TV RECEIVER)之解調變裝置以及一種用於一數位電視接收器之解調變方法。

數位視訊地面廣播(Digital Video Broadcasting-Terrestrial；DVB-T)標準是一種用於地面數位電視之廣播傳輸(Broadcast Transmission of Digital Terrestrial Television)的DVB歐洲協會標準。這種系統利用具有串接通道編碼(Concatenated Channel Coding)之OFDM調變(即COFDOM)來傳送一經壓縮之數位影訊/音訊流。而其所採用之源頭編碼方法，舉例而言，是動畫專家群(Moving Picture Experts Group；MPEG)標準，代號2(通稱為「MEPG-2」)，此標準係由ISO/IEC所發佈之ISO/IEC 13818-1:1996標準所定義。

一MPEG-2傳輸流係牽涉到在長度為188位元之傳輸流封包內之影音資訊傳輸。每一封包係包含一標頭(Head)，其包含控制資訊，並包含一酬載(Payload)，該酬載係包含影像或聲音資訊。此MPEG-2傳輸流可同時攜載多個不同節目。傳輸流內之每一封包係藉由一包含於該標頭內之封包識別碼(Packet Identifier；PID)來與一節目相關聯。此標頭的長度可變，端視其是否包含一適應欄(Adaptation Field)而定。此適應欄係包含控制資訊，而此控制資訊並不一定得出現在每一個傳輸流封包內。

然而，此MPEG-2傳輸流可能會因為不同之通訊條件而顯現高PCR抖動(PCR Jitter)狀況，故而影響MPEG解碼器或處理器內的操作。用來降低PCR抖動之傳統技術乃是利用一額外的PCR緩衝器以儲存經解調符號並繼而以規律次序來加以輸出。然而，所需之PCR緩衝器容量可能會相當大。舉例而言，在64 QAM與編碼率等於7/8之最惡劣情況下，PCR緩衝器的容量可能高達20*199*8*2=60160位元。這造成VLSI實踐上的高昂成本。因此，在一解調變器內用來降低PCR抖動之低成本對策係受到高度需求。

在此係描述一種解調變器裝置以及解調變方法，用以降低PCR抖動。

於一方面，本發明提供一種用於一數位電視接收器之解調變器裝置係包括：一符號解交錯器，用以實施以符號為基礎之解交錯、一位元解交錯器，用以實施以位元為基礎之解交錯、一解對映器，用以實施解對映，以及一維特比解碼器，用以實施維特比解碼，其中該符號解交錯器、該位元解交錯器，以及該解對映器當中之一者包含一記憶體以儲存歷經符號解交錯之資料，以及該符號解交錯器、該位元解交錯器，以及該解對映當中另一者或該維特比解碼器係利用一經適應性最佳化的輸送率來讀取該歷經符號解交錯之資料。

於另一方面，本發明提供一種用於一數位電視接收器之解調變方法，包括：實施以符號為基礎之解交錯、實施以位元為基礎之解交錯、實施解對映，以及實施維特比解碼，其中該符號解交錯步驟、該位元解交錯步驟，以及該解對映步驟當中之一者係包括儲存歷經符號解交錯之資料，以及該符號解交錯步驟、該位元解交錯步驟，以及該解對映步驟當中另一者或該維特比解碼步驟係包括利用一經適應性最佳化的輸送率來讀取該歷經符號解交錯之資料。

以下將於「實施方式」內描述上述與其他特徵、方面，以及實施例。

第1圖係一傳輸流內之PCR抖動的範例降低狀況之訊號圖之一實施例。於第1圖中，一傳輸流TS，即一MPEG傳輸流，可經過一個不具有PCR抖動降低操作之解調變程序。舉例而言，此傳輸流TS可由一序列之符號S1-Sn形成，其中n係一整數，S1-Sn則於圖中作更詳細顯示。該等符號S1-Sn當中之每一符號Si()可進一步由一序列之封包Pi1-Pim形成，其中舉例而言，m=8。如圖明白所示，符號S1-Sn內之訊衝(Burts)，其分別由時間間距Tij來表示，可造成較大的PCR抖動。時間間距Tij若越大，則傳輸流TS內之PCR抖動越大。

於第1圖中，一傳輸流TS’係經過一個具有PCR抖動降低操作之解調變程序，其中時間間距Tb1至Tb3在傳輸流TS’內縮減了，因此符號S1’-Sn’呈現更均勻之分佈。如此一來，傳輸流TS’之PCR抖動相較傳輸流TS即降低了。此外，傳輸流TS’之符號長度TS1’-TS3’係大於傳輸流TS之符號長度TS1-TS3，然而兩傳輸流TS與TS’之符號週期皆等於TP1至TP3。依據一用來降低PCR抖動之範例解調變程序，可以簡單地藉由儲存一序列之曾接受位元去交錯處理(bit-deinterleaving)之符號並繼而利用一降低之輸送率(Throughput Rate)來讀取該符號序列之方式來降低時間間距Tb1至Tb3，更多細節將於以下描述。

第2圖係一接收器/解調變器裝置之一示意方塊圖之一實施例。於第2圖中，一接收器200可包含一射頻/數位單元200a，其用以放大及轉換一類比射頻訊號至基頻帶，其中該類比射頻訊號可經由一天線202來接收，並且將此放大之類比訊號轉換成一數位訊號，以及一解調變器200b，其係用以執行解調變程序。舉例而言，接收器200可包含一DVB-T接收器，以及解調變器200b可包含一OFDM解調變器以執行OFDM解調變程序。

於第2圖中，該射頻/數位單元200a可以配置為包含一調諧器(Tuner)204、一數位至類比轉換器(ADC)206、一同步器208，以及一自動增益控制器(Automatic Gain Controller；AGC)210。調諧器204可用來放大由該天線202所接收之該類比射頻(RF)訊號，將該經放大類比訊號轉換為一基頻訊號，並過濾該基頻訊號。該ADC 206可用來轉換該基頻訊號至該數位訊號。該同步器208可用來執行數位訊號處理，譬如是畫面同步化、符號同步化，…等等類似程序。該自動增益控制器(AGC)210可以用來控制一接收端之一增益以適合上述數位訊號處理。

於第2圖中，OFDM解調變器200b可配置為包含一排除器(Eliminator)212、一快速富立葉轉換(Fast Fourier Transform;FFT)單元214，一等化器216，一載波相位及時間追蹤器218、一符號解交錯器(Symbol Deinterleaver)220、一解對映器(Demapper)、一位元解交錯器(Symbol Deinterleaver)224、一維特比解碼器(Viterbi解碼器)226、一封包解交錯器(Packet Deinterleaver)(或稱為外部解交錯器(external deinterleaver))228、一禮德所羅門(Reed-Solomon；RS)解碼器230，以及一解錯亂器(Descrambler)232。此排除器212可以用來消除一防護區間(Guard Interval；GI)與循環字首(Cyclic Prefix；CP)訊號，以及該FFT單元214可將一時域訊號轉換為一頻域訊號。此外，該等化器216可彌補放大或傳輸過程所導致之失真，以及該載波相位及時間追蹤器218可用來追蹤一載波之相位及時間。該符號解交錯器220可提供一種在區塊根本上而以符號為基礎的解交錯操作，以及該解對映器222可以用來將上述經符號解交錯而由複數向量(譬如OPSK、16QAM或64QAM)所構成之符號加以轉換為一簡單位元流。更者，該位元解交錯器224可以用來提供以位元為基礎之解交錯操作，亦即，一種位元逐一(Bit-Wise)解交錯程序，以及該Verterbi解碼器226可用來反轉曾經由一傳送器之一內部/迴旋編碼器(Internal/Convolutional Coder)所執行過的編碼程序。該封包解交錯器228可包含一迴旋解交錯器(Convolutional Deinterleaver)，該迴旋解交錯器乃執行以封包為基礎之解交錯操作，亦即在每一封包之內的位元逐一解交錯操作。該RS解碼器230可以反轉曾經在該傳送器內之一RS編碼器所執行過之編碼程序。更具體而言，該RS解碼器230可以從所接收之204位元之封包來產生188位元之封包。該解錯亂器232可以用來將上述經解碼之資料進行解錯亂，以移除曾經在該傳送器內所執行之能量分散，從而恢復原始之連續位元流。因此，該解錯亂器232可以用來將所恢復之連續位元流提供為該解調變器200b之一個最終的輸出流。

符號解交錯器220可包含一符號解交錯記憶體2202以儲存歷經位元解交錯程序的符號。在此，解對映器222可從符號解交錯記憶體2202接收歷經符號解交錯程序的符號並繼而將這些歷經符號解交錯之符號進行解對映操作。在符號解交錯器220結束對一個符號的符號解交錯程序時，它可將此例經符號解交錯程序的符號儲存於符號解交錯記憶體2202之中，並通知解對映器222去開始讀取並解對映此經符號解交錯的符號。於8K模式中，解對映器222可以從符號解交錯記憶體2202取出48個區塊以完成一個OFDM符號，而於2K模式中，解對映器222則取出12個區塊以完成一個OFDM符號。由於每一個OFDM符號在8K模式中可包含6048個資料字元以及於2K模式中則可包含1512個資料字元，因此解對映器222於8K模式中可以利用一等於1/(N*6048)之輸送率而於於2K模式中可以利用一等於1/(N*1512)之輸送率來讀取符號解交錯記憶體2202，其中此參數N可以為一固定整數，並且此固定整數乃根據系統結構與時脈設計來決定，舉例而言，可以固定為9。然而，可以增加此參數N，亦即N>9，以降低輸送率。如第1圖之相關討論，降低輸送率導致PCR抖動降低之利益。於較佳之情況下，可以於符號解交錯記憶體2202內之任一經符號解交錯的符號在從此符號解交錯記憶體2202輸出之前不會被下一個經符號解交錯的符號加以覆蓋的條件成立下，來使輸送率最小化。

較佳的情況下，解對映器222係適應性地使其讀取速率(即輸送率)最佳化，以使上述經解調的輸出流更加均勻，即具有較低之PCR抖動，方以能夠適應種種不同之傳輸條件。為了達到此點，解對映器222係至少能夠根據傳輸流之傳輸參數來適應性地最佳化其讀取速率，以使得解調過程能夠提供最佳的PCR抖動降低成效。舉例而言，在一DVB-T系統中，所述傳輸參數可包括畫面數目、群集(Constellation)(譬如為QPSK、16-QAM或64-OAM)、階層資訊(Hierachy Information)(是否該資料是於一正常或階層模式下以一額外參數α來編碼)、編碼率(譬如為1/2、2/3、3/4、5/6、7/8)、防護區間(譬如為1/32、1/16、1/8、1/4)、傳輸模式(譬如為2K或8K)、以及單元鑑定(Cell Identification)。因此，解對映器222可以根據這些參數當中至少一個參數來適應性地最佳化其讀取速率。舉例而言，解對映器222可以根據傳輸模式與防護區間來適應性地最佳化其讀取速率。

於第2圖中，OFDM解調變器200b可更包含一TPS(Transmission Parameter Signal(傳輸參數訊號))解碼器234。該TPS解碼器234可以用來從FFT 214接收一頻率成分，恢復所接收之該訊號之特定載波所攜帶之資訊，並提供一代表所恢復資訊的TPS訊號STPS給該解對映器222。此資訊可以包括該傳輸流STS之傳輸參數。該解錯亂器222繼而可以根據該TPS訊號STPS所攜載之傳輸參數來適應性地最佳化其讀取速率。

為了根據傳輸參數來達成讀取速率之最佳化，該解對映器222可參照一查表，該查表記錄對應至不同傳輸參數組合之輸送率或參數N的最佳值，其中該最佳值係提供最佳之PCR降低效果。舉例而言，該最佳值可藉由實際測試與量測來獲得。此外，該查表有種種不同之實踐方式。舉例而言，該查表可以實踐成為一多工器。該多工器可配置來接收該TPS訊號並提供一速率控制訊號以控制該解錯亂器232之讀取速率成為該最佳值。

第3圖係一範例查表之一實施例。於第3圖中，此查表可作為解對映器222適應性地根據傳輸模式與防護區間來最佳化其讀取速率的所在處。如圖所示，對應於所有傳輸參數之組合的參數N的數值皆可用整數A、B、C來表示，其中A、B和C分別代表10、11和12，而所有的參數N值皆超過一既定值，譬如是9。

在此，輸送率之降低或最小化不一定要求在符號解交錯器220與對映器222之間實施。可僅要求是對於歷經符號解交錯的資料之讀取來實施輸出率之降低或最小化。

第4圖係一範例接收器/解調變器裝置之示意方塊圖之另一實施例。於第4圖中，一接收器400可與接收器200(於第2圖中)相似，只是可以包含一解調變器400b，其中可以在一解對映器400b與一位元解交錯器424之間實施輸送率之降低或最小化，而非如第2圖般，在符號解交錯器220與解對映器222來實施輸送率之降低或最小化。舉例而言，解對映器422可以包含一個解對映器記憶體4222以儲存經過解對映之位元流，其中此經過解對映的位元流曾經在符號解交錯器220內歷經符號解交錯程序。位元解交錯器424可利用一經降低或最小化的輸送率，來從該解對映記憶體4222讀取這些經過解對映之位元流。舉例而言，位元解交錯器424可以適應性地最佳化其讀取速率(即輸送率)，或是藉由參照一查表。為了簡明起見，在此乃省略第4圖內與第2圖之對應元件相似的其餘元件的描述。

第5圖係範例接收器/解調變器裝置之示意方塊圖之另一實施例。於第5圖中，一接收器500可與接收器200(於第2圖中)相似，只是可以包含一解調變器500b，其中可在一位元解交錯器524與一維特比解碼器526之間來實施輸送率之降低或最小化，而非如第2圖般，在符號解交錯器220與解對映器222來實施輸送率之降低或最小化。舉例而言，位元解交錯器524可以包含一個位元解交錯記憶體5242以儲存經過位元解交錯之位元流，其中此經過位元解交錯的位元流曾經在符號解交錯器220內歷經符號解交錯程序。維特比解碼器526可利用一經降低或最小化的輸送率，來從此位元解交錯記憶體5242讀取這些經過位元解交錯之位元流。舉例而言，維特比解碼器526可以適應性地最佳化其讀取速率，或是藉由參照一查表。為了簡明起見，在此乃省略第5圖內與第2圖之對應元件相似的其餘元件的描述。

第6圖係一範例接收器/解調變器裝置之示意方塊圖之另一實施例。於第6圖中，一接收器600可與接收器200(於第2圖中)相似，只是可以包含一解調變器600b，其中位元解交錯器可以往前移而與符號解交錯器220相互合作而成為一個所謂的內解交錯器(Inner-deinterleaver)。符號解交錯器220可以包含一個符號解交錯記憶體2202以儲存經過符號解交錯之符號，以及位元解交錯器624可利用一經降低或最小化的輸送率，來從此符號解交錯記憶體6202讀取這些經過符號解交錯之符號。為了簡明起見，在此乃省略第6圖內與第2圖之對應元件相似的其餘元件的描述。

第7及8圖係其餘範例接收器/解調變器裝置之示意方塊圖之其他實施例。於第7及8圖中，接收器700與800可與接收器200(於第2圖中)相似，只是可以分別在位元解交錯器724與解對映器722之間，以及解對映器822與維特比解碼器826之間來實施輸送率之降低或最小化。為了簡明起見，在此乃省略第9與10圖內與第2圖之對應元件相似的其餘元件的描述。

第9及10圖係其餘範例接收器/解調變器裝置之示意方塊圖之其他實施例。於第9及10圖中，接收器900與1000可與接收器200(於第2圖中)相似，只是解對映器222可被分別移至符號解交錯器920與1020之前。為了簡明起見，在此乃省略第9與10圖內與第2圖之對應元件相似的其餘元件的描述。

在第2至10圖中，輸送率可被適應性地調整至一最理想值，藉以提供對於不同傳輸參數的改良的適應性，從而提供改良的PCR抖動。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

200．．．接收器

200a．．．RF(射頻)/數位單元

200b．．．解調變器

202．．．天線

204．．．調諧器

206．．．數位至類比轉換器器

208．．．同步器

210．．．自動增益控制器

212．．．排除器

214．．．快速富立葉轉換單元

216．．．等化器

218．．．載波相位及時間追蹤器

220．．．符號解交錯器

2202．．．符號解交錯記憶體

222．．．解對映器

224．．．位元解交錯器

226．．．維特比解碼器

228．．．封包解交錯器

230．．．禮德所羅門解碼器

232．．．解錯亂器

234．．．TPS解碼器

400．．．接收器

400b．．．解調變器

422．．．解對映器

4222．．．解對映器記憶體

424．．．位元解交錯器

500．．．接收器

500b．．．解調變器

522．．．解對映器

524．．．位元解交錯器

5242．．．位元解交錯記憶體

526．．．維特比解碼器

500．．．接收器

500b．．．解調變器

624．．．位元解交錯器

622．．．解對映器

700．．．接收器

700b．．．解調變器

720．．．符號解交錯器

722．．．解對映器

724．．．位元解交錯器

7242．．．位元解交錯記憶體

800．．．接收器

800b．．．解調變器

822．．．解對映器

8242．．．解對映器記憶體

824．．．位元解交錯器

826．．．維特比解碼器

900．．．接收器

900b．．．解調變器

920．．．符號解交錯器

9202．．．符號解交錯記憶體

924．．．位元解交錯器

1000．．．接收器

1000b．．．解調變器

1020．．．符號解交錯器

1024．．．位元解交錯器

10242．．．位元解交錯記憶體

1026．．．維特比解碼器

P₁₁ -P₃₈ ．．．封包

P₁₁ ’-P₃₈ ’．．．封包

S₁ -S₃ ．．．符號

S₁ ’-S₃ ’．．．傳輸流

S_TPS ~TPS．．．訊號

T₁₁ -T₃₇ ．．．時間間距

T₁₁ ’-T₃₇ ’．．．時間間距

T_S1 -T_S3 ．．．符號長度

T_S1 ’-T_S3 ’．．．符號長度

T_P1 -T_P3 ．．．符號週期

T_P1 ’-T_P3 ’．．．符號週期

Ts．．．傳輸流

Ts’．．．傳輸流

根據本發明的各種特點、功能以及實施例，皆可以從上述詳細說明，並同時參考所附圖式而達較佳之瞭解，該等圖式係包含：

第1圖係一傳輸流內之PCR抖動的範例降低狀況之訊號圖之一實施例；

第2圖係一接收器/解調變器裝置之一示意方塊圖之一實施例；

第3圖係一範例查表之一實施例；

第4圖係一範例接收器/解調變器裝置之示意方塊圖之另一實施例；

第5圖係一範例接收器/解調變器裝置之示意方塊圖之另一實施例；

第6圖係一範例接收器/解調變器裝置之示意方塊圖之另一實施例；

第7圖係一範例接收器/解調變器裝置之示意方塊圖之另一實施例；

第8圖係一範例接收器/解調變器裝置之示意方塊圖之另一實施例；

第9圖係一範例接收器/解調變器裝置之示意方塊圖之另一實施例；以及

第10圖係一範例接收器/解調變器裝置之示意方塊圖之另一實施例。

200．．．接收器

200a．．．RF(射頻)/數位單元

200b．．．解調變器202天線

204．．．調諧器

206．．．數位至類比轉換器器

208．．．同步器

210．．．自動增益控制器

212．．．排除器

214．．．快速富立葉轉換單元

216．．．等化器

218．．．載波相位及時間追蹤器

220．．．符號解交錯器

2202．．．符號解交錯記憶體

222．．．解對映器

224．．．位元解交錯器

226．．．維特比解碼器

228．．．封包解交錯器

230．．．禮德所羅門解碼器

232．．．解錯亂器

234．．．TPS解碼器

Claims (13)

1. 一種用於一數位電視接收器之解調變器裝置，該數位電視接收器為DVB-T接收器，而該解調變裝置包括：一符號解交錯器，用以實施以符號為基礎之解交錯；一位元解交錯器，用以實施以位元為基礎之解交錯；一解對映器，用以實施解對映；以及一維特比解碼器，用以實施維特比解碼；其中該符號解交錯器、該位元解交錯器以及該解對映器當中之一者包含一記憶體以儲存歷經符號解交錯之資料；該符號解交錯器、該位元解交錯器以及該解對映器當中另一者或該維特比解碼器係利用一經適應性最佳化的輸送率來讀取該歷經符號解交錯之資料。
2. 如申請專利範圍第1項之用於一數位電視接收器之解調變器裝置，其中該經適應性最佳化的輸送率係藉由參照一查表來決定。
3. 如申請專利範圍第2項之用於一數位電視接收器之解調變器裝置，其中該查表係根據傳輸參數之一組合來決定該經適應性最佳化的輸送率，該傳輸參數係包括畫面數目、群集、階層 資訊、編碼率、防護區間、傳輸模式，以及單元鑑定。
4. 如申請專利範圍第3項之用於一數位電視接收器之解調變器裝置，更包括一傳輸參數訊號解碼器，其用以產生該等傳輸參數以及用以提供該等傳輸參數至該另一者或至該維特比解碼器。
5. 如申請專利範圍第1項之用於一數位電視接收器之解調變器裝置，其中該符號解交錯器係包括該記憶體，以及該解對映器係從該記憶體讀取該等經符號解交錯之資料。
6. 如申請專利範圍第1項之用於一數位電視接收器之解調變器裝置，其中該解對映器係包括該記憶體，以及該維特比解碼器係從該記憶體讀取經符號解交錯之資料。
7. 如申請專利範圍第1項之用於一數位電視接收器之解調變器裝置，其中該解對映器係包括該記憶體，以及該位元解交錯器係從該記憶體讀取經符號解交錯之資料。
8. 如申請專利範圍第3項之用於一數位電視接收器之解調變器裝置，其中該位元解交錯器係包括該記憶體，以及該維特比解碼器係從該記憶體讀取經符號解交錯之資料。
9. 如申請專利範圍第3項之用於一數位電視接收器之解調變器裝置，其中該符號解交錯器係包括該記憶體，以及該位元解交錯器係從該記憶體讀取經符號解交錯之資料。
10. 如申請專利範圍第1項之用於一數位電視接收器之解調變器裝置，其中該位元解交錯器係包括該記憶體，以及該解對映器係從該記憶體讀取經符號解交錯之資料。
11. 一種用於一數位電視接收器之解調變方法，該數位電視接收器為DVB-T接收器，而該解調變方法包括：實施以符號為基礎之解交錯；實施以位元為基礎之解交錯；實施解對映；以及實施維特比解碼，其中該符號解交錯步驟、該位元解交錯步驟，以及該解對映步驟當中之一者係包括儲存歷經符號解交錯之資料，以及該符號解交錯步驟、該位元解交錯步驟，以及該解對映步驟當中另一者或該維特比解碼步驟係包括利用一經適應性最佳化的輸送率來讀取該歷經符號解交錯之資料。
12. 如申請專利範圍第11項之解調變方法，其中該讀取步驟之 該經適應性最佳化的輸送率係藉由參照一查表來決定。
13. 如申請專利範圍第12項之解調變方法，其中該查表係提供以根據傳輸參數之一組合來決定該經適應性最佳化的輸送率，該傳輸參數係包括畫面數目、群集、階層資訊、編碼率、防護區間、傳輸模式，以及單元鑑定。