TWI467773B - 非結晶相之釔摻雜氧化銦鋅的薄膜電晶體及其製備方法 - Google Patents
非結晶相之釔摻雜氧化銦鋅的薄膜電晶體及其製備方法 Download PDFInfo
- Publication number
- TWI467773B TWI467773B TW101101915A TW101101915A TWI467773B TW I467773 B TWI467773 B TW I467773B TW 101101915 A TW101101915 A TW 101101915A TW 101101915 A TW101101915 A TW 101101915A TW I467773 B TWI467773 B TW I467773B
- Authority
- TW
- Taiwan
- Prior art keywords
- active layer
- thin film
- transistor
- dielectric layer
- doping
- Prior art date
Links
Description
本案係關於一種薄膜電晶體及其製備方法,尤關於一種非結晶相之釔摻雜氧化銦鋅的薄膜電晶體及其製備方法。
有關於薄膜電晶體操作原理及特性,就薄膜電晶體(Thin Film Transistor,TFT)結構而言,薄膜電晶體依照閘極電極位置可分為top gate、bottom gate,而依照源極/汲極電極位置可分為top contact和bottom contact,如此可以組成四種不同的結構,如Rolland,A.et al. J. Electrochem. Soc
.140
,3679-3683(1993)所示。在源極(Source)-汲極(Drain)之間的主動層通道區塊,通道長度(Channel Length,L),通道寬度(Channel Width,W)是重要的關鍵變數。
復就薄膜電晶體(Thin Film Transistor,TFT)操作模式而言,參照Kagan,C. R.et al.
(eds)Thin Film Transistors
(Marcel Dekker,New York,2003)所述,TFT的閘極、源極,與汲極等三個端點施加不同的偏壓(bias)做量測,可以得到兩種特性曲線,一種是輸出特性(Output Characteristic)、另一種為轉移特性(Transfer Characteristic),輸出特性曲線為固定閘極電壓(VGS
),而量測源極和汲極間的電流(IDS
)隨電壓(VDS
)的變化,而轉移特性曲線則是固定VDS
而去觀察IDS
隨VGS
變化的情形,由轉移特性曲線可以得到TFT的輸出特性曲線可以分為線性區或三極體區(Linear or triode region)及飽和區(Saturation region)等三個操作區間。
前述線性區或三極體區(Linear or triode region)當VDS
<(VGS
-VT
)時為導通的狀況,在主動層與介電層介面已形成通道。此時TFT的行為類似一個壓控電阻(voltage-controlled resistor),而由汲極流出的電流大小為:
μ
是線性區載子遷移率(carrier mobility)、W是TFT的通道寬度、L是TFT的通道長度,而Cox
則是閘極氧化層的單位面積的電容大小。在這個區域內,TFT的輸出特性曲線IDS
-VDS
關係有如一個線性方程式,因而稱為線性區。
至於飽和區(Saturation region)則當VDS
>(VGS
-VT
),這顆TFT為導通的狀況,也形成了通道讓電流通過。但是隨著汲極電壓增加,超過閘極電壓時,會使得接近汲極區的反轉層電荷為零,此處的通道消失,這種狀況稱之為夾止(pinch-off)。在這種狀況下,由源極出發的載子經由通道到達夾止點時,會被注入汲極周圍的空間電荷區(space charge region),再被電場掃入汲極。此時通過TFT的電流與其汲極-源極間的電壓VDS
無關,只與閘極電壓有關,關係式如下:
薄膜電晶體參數擷取方法之技術主要關於轉移電導(Transconductance,gm
)、場效應遷移率(Field-effect mobility,μFE
)、飽和遷移率(Saturation mobility,μsat
)、輸出電流開關比(IDS
on/off ratio,Ion/off
)、次臨限擺幅Subthreshold swing(S.S.)、最大介面陷態密度()、臨限電壓(Threshold voltage,VT
)。其中,就轉移電導(Transconductance,gm
)而言,電晶體操作在線性區,當VDS
很小(VDS
<<VGS
-VT
)其線性區公式(2-1式)可簡化為:
當源極電流值改變量對應閘極-源極電壓(VGS
)變化量,稱之為轉移電導Transconductance(g m
),其為一定值,轉移電導定義為:
合併(2-4式)、(2-5式)可以由轉移電導(g m
)又為:
而有關場效應遷移率(Field-effect mobility,μFE
),則是當VDS
很小(VDS
<<VGS
-VT
),定義場效應載子遷移率(μFE
),由(2-5式)經過移項為:
至於飽和遷移率(Saturation mobility,μsat
)係電晶體操作在飽和區(當VDS
>VGS
-VT
),將(2-2式)等號左右兩側開根號,此時飽和電流(I D,sat
)為:
(2-7式)為對應V GS
為一線性方程式。將(2-7式)對V GS
作微分可推得:
等號兩側平方並移項,定義飽和區載子遷移率(μsat
)為:
輸出電流開關比(IDS
on/off ratio,Ion/off
)是從轉移特性曲線,固定源極-汲極電壓值(VDS
),設定閘極-源極電壓(VGS
)由負值掃至正值範圍,讀取源極-汲極電流(IDS
)的變化。從IDS
-VGS
數據中,電晶體元件輸出源極-汲極電流最大值(I on,max
)與最小值(I off
)的比值,即定義為輸出電流開關比Ion/off
。此參數是用來定義電晶體的開關特性指標。目前商業用電晶體其on/off ratio必須要大於106
。
次臨限擺幅Subthreshold swing(S.S.)值電晶體數據是個重要的參數,當其值越小表示薄膜電晶體(TFT)元件從關閉狀態只需要很小的電壓就可以達到開啟狀態。(在次臨限區範圍,源極電流(IDS
)輸出值增加為十倍,需要的閘極電壓VGS
值變化量,定義為次臨限擺幅(S)。其S值是從轉移特性曲線中找出最大的斜率(參照Kaganet al
.(eds),Thin Film Transistors(Marcel Dekker,New York,2003)所述),其公式如下:
從(2-11式)S可以計算出主動層於介電層兩者介面最大的缺陷密度(參照Kaganet al
.(eds),Thin Film Transistors(Marcel Dekker,New York,2003)所述),其公式如下列:
由轉移特性曲線IDS
-VG
圖量測出的數據,當VDS
=0.1V時,可以從由(2-4式)計算出臨限電壓(Threshold voltage,VT
),當VDS
=VGS
可以用(2-7式)計算出VT
。
透明非結晶相氧化物半導體(Transparent Amorphous Oxide Semiconductors,以下簡稱TAOS)作為薄膜電晶體(Thin film transistors,以下簡稱TFT)之主動層,沉積在軟性基板上,製作成可撓式透明薄膜電晶體(Flexible TTFTs),是一種將無機物應用在軟性基板上的技術。其中TAOS具有獨特的鍵結結構,仍有高的霍爾載子遷移率(μHall
)約10~50 cm2
/Vs。
使用薄膜電晶體驅動主動是有機發光二極體(Active Matrix Organic Light-Emitting Diode,OLED)畫素其薄膜電晶體載子遷移率需大於4 cm2
/Vs;若使用TFT驅動諸如大於90英吋之大尺寸面板主動式陣列液晶顯示器(Active Matrix Liquid Crystal Display,AMLCD)其薄膜電晶體載子遷移率需大於2 cm2
/Vs。TAOS-TFT則可以達到上述需求,未來可取代非晶矽半導體薄膜電晶體(a-Si TFT)及低溫多晶矽薄膜電晶體(LTPS-TFT)是可以期待的發展,如Nomura,K.et al. Nature
432,488-492(2004)及Kamiya,T.et al. NPG Asia Mater
.2
(1),15-22(2010)所述。
此有關非結晶相氧化物半導體(Amorphous Oxide Semiconductor,AOS)之先前技術主要係2004年H. Hosono等人,發表於Nature之Nomura,K.et al. Nature
432,488-492(2004)文獻提及單晶矽的霍爾載子遷移率(μHall
)約200 cm2
/Vs,非晶矽摻氫(a-Si:H)約1 cm2
/Vs。這樣的差異可由化學鍵結方式說明:矽的是由sp3
軌域鍵結,此鍵結具有方向性,載子若在非結晶矽結構中,sp3
鍵結較雜亂,有許多未鍵結的sp3
混成軌域,導致載子不容易傳導,故a-Si:H的μHall
很低。但是AOS具有過渡金屬陽離子其電子組態((n-1)d10
ns0
,n≧4),金屬-氧-金屬(M-O-M)系統中,相鄰的過鍍金屬,s軌域互相重疊,形成載子傳遞路徑。因此,即使非結晶態也能有較高的μHall
。
另外,如2011年H. Sirringhaus等人發表於Nature Materials期刊之文獻Banger,K. K.et al. Nature materials 10
,45-50(2011)所述,使用溶液法配製不同比例的IZO,當銦過量或者是鋅過量,會有結晶相存在,且TFT的載子遷移率低。
又如Kamiya,T.et al. NPG Asia Mater
.2
(1),15-22(2010)所述,非結晶相氧化物半導體薄膜電晶體(AOS TFTs)之優點則在於AOS TFTs可以應用在平面顯示器(flat-panel displays)及大面積機體電路。AOS TFTs相較於a-Si:H TFT有大10倍的飽和載子遷移率(μsat
)。統整其優點如下:
1、可低溫製程,應用在軟性基板,如使用PLD、DC sputer。
2、依材料的化學組成,其製程溫度選擇廣。
3、大的電子遷移率:依據AOSs化學組成有大的霍爾載子遷移率(μHall
),應用在電晶體上仍有大的載子遷移率。
4、具有低操作電壓:由於相較於矽的共價鍵,AOS獨特的金屬與氧離子化學鍵結造成有低的缺陷密度。
5、適用在多種介電層材料。
6、結構簡單、製程容易。
復就氧化銦鋅為基礎之四元化合物薄膜電晶體而言,氧化銦鋅(IZO)系統摻雜其他元素,以溶液凝膠法製作薄膜電晶體主動層,所摻雜的元素在IZO系統中主要扮演角色是抑制氧空缺的生成,目的是要抑制主動層角色,可以改善介面缺陷(Trap density)、有較低的次臨限擺幅值(Subthreshold Swing,S.S.)、降低漏電流(off current)、臨限電壓(VT
)往正值移動。
2010年G.H. Kim等人於Kim,G. H.et al. Appl. Phys. Lett
.96
,163506(2010)發表使用溶液凝膠法製作在鎂摻雜氧銦鋅(Mg-In-Zn-O,MIZO)薄膜電晶體,比較三個元素的標準電位勢(Standard electrode potential,SEP,Eo
)分別為鎂(Mg) Eo
=-2.37 V、鋅(Zn)Eo
=-0.76 V、銦(In)Eo
=-0.34 V,Mg有較低的標準氧化還原電位故容易氧化,能夠束縛氧原子,減少氧空缺的的生成、減少電子載子濃度、提高電阻率,除此之外可以控制MIZO光學能隙、晶粒大小,此篇文獻[Mg]/([In]+[Zn])=0.2比例特性最佳,電晶體特性為Ion/off
~5×108
,場效載子遷移率μFE
=2.7 cm2
/Vs、啟動電壓Von
=-3 V,S=0.20 V/decade。
2010年D. N.Kim等人於Kim,D. N.et al. Appl. Phys. Lett. 97
,192105(2010)發表使用溶液配製鑭摻雜氧化銦鋅(La-In-Zn-O)薄膜電晶體主動層,此主體為IZO系統,摻雜微量鑭(La)元素,其鑭(La)、銦(In)、鋅(Zn)、氧(O)電負度值分別1.1、1.8、1.7,3.5,鑭(La)與氧(O)相較銦(In)與氧(O)、鋅(Zn)與氧(O)有較大的電負度差,故鑭(La)與氧(O)會形成較強的鍵結,減少氧空缺的生成,降低電子載子濃度,降低off電流,此篇文獻莫耳比例La:In:Zn=0.5:5:5特性最佳,電晶體特性為Ion/off
~106
,μFE
=2.64 cm2
/Vs、VT
=7.86 V,S.S.值=0.60 V/decade。
2010年W. H. Jeong等人於Jeong,W. H.et al. Appl. Phys. Lett. 96
,093503(2010)發表使用溶液凝膠法製作鉿(Hf)摻雜氧化銦鋅(Hf-In-Zn-O,HIZO)薄膜電晶體主動層與GaInZnO(GIZO)薄膜電晶體比較,摻雜Hf元素在IZO系統中,作者提及Hf有較低的SEP,對氧原子有較高的親和力,在HIZO系統中扮演抑制載子的角色,在此篇結果呈現有較低的缺陷密度導致陡峭的次臨限擺幅。
2010年Y. Choi等人於Choi,Y.et al. Appl. Phys. Lett
. 97,162102(2010)發表溶液凝膠法鈧摻雜氧化銦鋅(Sc-In-Zn-O,SIZO)薄膜電晶體,鈧(Sc)能夠有效的控制氧空缺生成及抑制電子載子濃度,隨著鈧(Sc)摻雜比例增加可以降地漏電流(Ioff
)、增加可見光穿透率、截止電壓(VT
)往正的方向移動。同樣的利用Sc與In、Zn有較低的SEP(EO
=-2.36 V)、Sc(1.3)與氧(3.4)的電負度差大等,有效束縛氧原子,此篇最佳特性為Sc摻雜14%於IZO系統中,電晶體特性為Ion/off
~8.02×106
,μFE
=2.06 cm2
/Vs、VT
=4.31 V,S.S. 值=0.93 V/decade。
然而,依前引四篇文獻所述可知,先前技術仍存在著有關有效抑制載子濃度、臨限電壓(VT
)往正電壓方向移動、降低off current、提高光學能隙(Eopt
)、提升可見光穿透率等尚未解決之問題。
又諸如氧化銦鎵鋅(IGZO)材料雖已見於先前技術,但市場上對於新的TAOS材料仍有需求。
本發明係以非真空製程之溶液法製作TAOS以求精準的摻雜原子比並降低成本。本發明將TAOS應用於薄膜電晶體,關於本發明之電晶體的主動層係以透明非結晶相氧化物半導體材料。本發明為提供新的TAOS材料,係令該TAOS材料以氧化銦鋅(以下簡稱IZO)系統為主體,其銦與鋅體積莫爾濃度劑量相同(銦鋅莫爾比例為一比一,此比例為非結晶相),依據電負度及標準電極電勢(Stansdard Electrode Potential,SEP),選擇摻雜釔(Yttrium,Y)元素於IZO系統中,抑制載子濃度,製作釔摻雜氧化銦鋅薄膜電晶體(以下簡稱YIZO TFT)。
另為解決或改善先前技術之問題與缺點,本發明藉由摻雜釔元素達到下列效果:
1、根據標準電極電勢(Standard electrode potential,SEP)值銦、鋅、釔分別為-0.34、-0.76 V、-2.37 V。相較於銦、鋅兩個元素,摻雜釔元素具有更低SEP,表示元素更容易氧化形成穩定態,抑制氧空缺生成。
2、根據電負度值銦、鋅、釔、氧分別為1.78、1.65、1.22、3.44,摻雜釔元素與氧的電負度差值為比2.22,比起銦、鋅與氧的電負度差1.66、1.79皆大,摻雜釔元素與氧原子有較大的電負度差,可形成較強的鍵結,抑制氧空缺生成。
【實施例1】
本實施例係例示說明實施本發明之實施例所使用設備、儀器與材料及其使用方法。
(一) 製程設備:旋轉塗佈機
旋轉塗佈機為國立中正大學丁初稷教授實驗室設備,放置於100級無塵手套箱內,使用清洗過針筒及0.20 um過濾頭,將前驅物滴在於基板上。此機台可設兩段式塗佈速度,第一轉將溶液均勻塗佈於基板上,第二轉則控制薄膜的厚度。
(二) 製程設備:管狀爐
本發明於所例示實施例中係採用國立中正大學丁初稷教授實驗室所購置彰化縣啟敦工業有限公司所生產的管狀爐,目的為鍛燒用途,將溶液凝膠法配製之前驅物內的有機碳鏈,燒結經過高溫燒結後碳鏈斷鏈揮發成為無機材料。本發明於所例示實施例中係採用國立中正大學丁初稷教授實驗室所配合管狀之石英管,訂做半圓形之晶舟並搭配步進馬達,將樣品送進與送出管狀爐。
(三) 製程設備:蒸鍍機
國立中正大學物理所許佳振教授PLED實驗室提供蒸鍍機。其蒸鍍機設備架構為真空腔體、機械幫浦、渦輪幫浦、石英震盪片之膜厚監控儀。操作蒸鍍機流程依序為:開機、熱機、破真空放樣品、粗抽至壓力達6×10-3
Torr、升轉速細抽至壓力達6×10-6
Torr、蒸鍍金屬、降轉速、破真空取樣品、最後粗抽至壓力達6×10-3
Torr保持腔體呈現真空狀態、關機。
蒸鍍機原理是利用高電流通過有放置鋁錠之鎢舟,使鎢舟產生高溫,此時放置在上面的鋁錠會到達其溶化溫度660℃以上而完全融化,而後將金屬蒸鍍在樣品上,蒸鍍過程中,真空度維持在6×10-6
Torr以避免鋁氧化,導致金屬的電阻值提高,影響元件特性。另外,使用石英震盪式之測厚儀監測蒸鍍速率,其原理是利用石英結晶體具有壓電特性,當石英震盪片產生共振後,產生電壓並且放大,經過換算量測膜厚值,其需設定鋁金屬密度為2.7 g/cm3
及聲阻抗(acoustic impedance)為8.19 X 105
gm/cm2
sec兩個參數。
(四) 製程設備:曝光機
使用國立中正大學機械所謝文馨教授實驗室所提供的的UV曝光機,科毅科技股份有限公司販售型號AG500-4N-D-SM-H,此機台汞燈具為平行光及使用遮板的計時曝光功能,曝光機波長為365 nm。
(五) 電性量測儀器:電晶體電性量測儀器
本發明於所例示實施例中係採用國立中正大學丁初稷教授實驗室之一副GPIB-USB與一條IEEE 488傳輸線串接兩台Keithley 2400電源電錶與電腦,由Lab Tracer免費軟體控制進行量測並收集數據。其他設備有量測載台(含探針座、探針桿、彈簧探針)、黑箱等。兩台Keithley 2400電源電錶量測電晶體迴路如圖1所示。量測項目為下:
1、量測輸出特性曲線(output characteristic Curve,IDS
-VDS
curve)設定
(1) Gate端設定為Step Voltage:-30~30 V;
(2) Source/Drain端設定Sweep Voltage:0~30 V
2、量測轉移特性曲線(output characteristic Curve,IDS
-VGS
curve)設定
(1) Gate端設定為Sweep Voltage:-30~30 V
(2) Source/Drain端設定Step Voltage:0.1、1.1、2.1、5、10、20、30 V
由轉移特性曲線(IDS
-VGS
curve)所得數據,可以計算VT
、SS值、線性區及飽和區遷移率、介面最大缺陷等
(六) 電性量測儀器:霍爾量測儀器
1879年由Edwin Hall發現霍爾效應後,Van der Pauw於1958年於Philips Technical Review期刊發表量測薄膜材料之電阻率、載子濃度、霍爾載子遷移率(以下以μHall
表示)。本發明於所例示實施例中係採用國立中正大學丁初稷教授實驗室所架設以Van der Pauw技術量測霍爾效應,使用兩個釹鐵棚強力磁鐵(中心磁場0.55 Tesla)小範圍之均勻磁場,四個三維可調探針座及探針桿、圓頭彈簧探針、一台Keithley 2400、控制電路開關進行量測。
如Van der Pauw,L. J.Philips Res. Repts
.13
,1-9(1958)所述,電阻率量測使用Van der Pauw技術,如圖2所示,四點探針下針方式可以得到R12,34
、R21,43
、R43,12
、R34,21
、R43,12
、R34,21
、R14,23
、R41,32
等8個值。水平方向電阻為RA
=(R14,23
+R41,32
+R23,41
+R32,14
)/4,垂直方向為RB
=(R43,12
+R34,21
+R14,23
+R41,32
)/4。需滿足:
exp(-πRA
/Rs
)+exp(-πRB
/Rs
)=1 (3-1)
電阻率公式為:
上式t為材料厚度,f為修正係數,當材料形狀為非任意形狀所做修正。其公式為:
霍爾效應量測使用Van der Pauw技術,外加釹鐵硼強力磁鐵兩顆,兩磁鐵間建立小範圍均勻磁場0.5 Tesla。其原理是利用電荷在磁場下受到勞倫茲力(Lorentz Force)作用其公式為:
量測方式如圖3所示,四點探針下針方式取得V 24P 、V 42P 、V 13P 、V 31P 、V 24N 、V 42N 、V 13N 、V 31N
等八組數據。計算霍爾電壓V Hall
:
V Hall
=(V 24 P
+V 42 P
+V 13 P
+V 31 P
)-(V 24 N
+V 42 N
+V 13 N
+V 31 N
) (3-5式)
代入公式可以計算片載子濃度(sheet concentration,ns
,單位:cm-2
):
I為量測輸出之定電流,B為磁場強度0.55Tesla,q為1.602 X10-19
C單位電荷。載子濃度ne
計算為:
ne
=ns
/d (3-7式)
計算霍爾效應載子遷移率公式為:
(七) 光學特性量測儀器:紫外-可見光光譜儀(UV-Visible Spectrophotometer)
光譜儀的工作原理是使用可見光及紫外光的燈管當作光源,通過濾光鏡調整色調後,經聚焦後通過單色光分光稜鏡,再經過狹縫選擇波長,使用單一且特定波長之光源,而後射入試片,最後射入光電倍增管中將光能轉換成電訊號。
本篇發明所使用單光束UV-VIS光譜儀(Agilent 8453)為國立中正大學許佳振教授實驗室儀器。其入射光波長範圍為190 nm~1100 nm。單光束光譜儀必須分兩次照光,先讓光束通過空白試片來當作基準(blank),第二次在讓光束通過已鍍膜之試片,經偵測器接收後比較前後兩次的光強度能量變化,即可得到吸收率或穿透率。
從穿透率數據量測的數據,可以計算出吸收係數(absorption coefficient,α)及光學能隙(Optical band gap,Eg
)。如Pankove,J. I.Optical Process in Semiconductors
(Dover publications,New York,1971)及Mott,N. F.et al. Electronic Processes in Non-crystalline Materials
,2nd
ed.(Clarendon Press,Oxford,1979)所述,吸收係數(α)可由薄膜厚度(d)、穿透率(T)、反射率(R)之間關係式求得,公式如下:
如果反射率(R)小於0.25可以忽略,(3-9式)可以省略為:
光學能隙可引用J. Tauc於1972年於Tauc J.et al. Non-cryst. Solids 8-10
,569-585(1972)所提出的公式如下:
αhv
=const
.(hv
-E g
) m
(3-11式)
從(3-9式)中,α為吸收係數(absorption coefficient),E g
為材料的光學能隙,hv
為入射光子能量,m=1/2,2,3/2,3分別表示直接允許(allowed direct),間接允許(allowed indirect),直接禁止(forbidden direct),間接禁止(forbidden indirect)等四種不同電子躍遷模式。
如Hecht E.OPTICS
,4th
ed,Addison Wesley,2002所述,使用UV-Visible光譜儀,入射光垂直入射樣品,計算材料對的反射率可以使用下列公式:
(八) 光學特性量測儀器:光譜式橢圓儀(Spectroscopic Ellipsometer System)
量測光學薄膜的特性,薄膜折射率與厚度是光學薄膜非常重要的光學常數。橢圓偏光術是一種非接觸式、非破壞性,以光學技術量測表面薄膜特性的方法。當一束偏極的雷射光經過物體表面,其極化狀態會被改變。而橢圓儀就是藉由偵測樣品表面的反射光,來量測此改變(既反射光和入射光的振幅及相位的改變量),以決定表面特性和薄膜折射率(n)、消光系數(k)及膜厚。
橢圓偏光儀無法直接測量樣品的物理參數,而是必須藉由一模型來描述樣品的物理性質,以數值分析求得實際上樣品的物理參數,因此,數值分析方法亦決定橢圓偏光儀量測的準確性及應用的範圍。其主要量測不同偏振態改變量的比例,而不量測光的絕對強度,因此增加了量測的精確度。對於此較單純的結構,尚可以等比級數的公式加以計算,當考慮多層膜結構時,由於各層間皆有交互作用,無法利用級數法來求解,必須利用遞迭的方式,一層層地以電腦程式計算穿透係數及反射係數。本實施例使用由Mikropack公司生產的SpecEL-2000光譜式橢圓儀係國立中正大學化生系周禮君教授實驗室之儀器。
(九) 材料分析儀器:低掠射角X光繞射(Grazing Incident X-ray Diffraction,GI-XRD)
由於傳統的X光繞射儀在做材料結構分析時,採用的是對稱性布拉格繞射法(Symmetric Bragg Diffraction),入射光與反射光是相對稱的,亦即兩者與試樣表面的夾角相同。因為X光對材料的穿透深度與sinθ/μ成正比,此處θ為X光入射角,μ為材料的線吸收係數。對大部分材料而言,1/μ值遠超過於薄膜厚度,在這種情況下量得之繞射訊號,薄膜僅占有很低的比例,甚至於會被基板散射所產生的背景輻射遮掩,無法明確的辨識。因此為了量測奈米薄膜的結構,故使用中興大學貴重儀器中心的高解析度繞射分析儀,此機台為德國BRUKER AXS公司生產,其廠牌型號為D8 Discover SSS,有提供低掠角X光繞射(Grazing Incident X-ray Diffraction,GI-XRD)服務,為一即時且兼具非破壞性檢測之分析設備。對於研究不同材料晶體結構是不可或缺的利器。藉由高解析X光繞射儀可量測材料的晶體結構資訊加以探討材料性質的變化。
(十) 材料分析儀器:薄膜測厚儀(Alpha step)
薄膜厚度利用中正大學物理所張文程教授實驗室之薄膜測厚儀(廠牌:KLA Tencor;型號:Alpha-Step 500)量測,其工作原理為使一探針於試片表面做破壞性接觸掃瞄,所行經範圍內,可清楚地量測出試片表面的高低起伏狀態並將其訊號放大,由控制器計算其高度差。
(十一) 材料分析儀器:X-ray光電子能譜儀(X-ray photonelectron spectroscopy,XPS)
X-ray光電子能譜儀(XPS)又稱做化學分析電子儀(Electron Spectroscopy for Chemical Analysis,ESCA),廣泛應用在分析材料元素鍵結的情況。XPS原理是利用光電效應為基礎,當X-ray照射材料表面時,X-ray撞擊表面原子而激發出光電子,由電子能量分析儀分析其特性的動能,即可知道表面原子是何種元素。若X-ray能量大於內層軌域電子束縛能及功函數,則電子可以被游離成自由電子,發射光電子,藉由量測光電子之動能變化,從而推算該電子之束縛能(Binding Energy,B.E.),可得知發射光電子之原子元素及其化學態,其公式為:
B.E.=hv
-K.E.-ΦSPECT
(3-13式)
上式中B.E.為束縛能(Binding Energy,B.E.),K.E.為動能(Kinetic Energy,K.E.),ΦSPECT
為功函數。
化合物中的原子因價電子參與鍵結而有電子交互傳輸的現象,所以原子不呈電中性,因電性強的元素會因此具負電荷,相反地,陰電性弱的元素會具正電荷,內層電子會受到此靜電力場影響,能階因而產生了變化,正電荷將導致元素光電子動能的減少,換言之,分析者所量測到的光電子束縛能會較原子態的電阻束縛能為高。反之,具負電荷的元素所量測到的光電子束縛能會往低能處遷移。
因為每一化合物各個元素周圍的化學環境均有很大的不同,所以可由此特性來辨別其ESCA圖譜。舉例來說,通常一元素接有強陰電性原子,會改變此元素的束縛能,接有較多陰電性原子或較強陰電性原子者,含有較高的束縛能,接有較少的陰電性原子或較弱陰電性原子,含有較低的束縛能。一般以一個通則,來推判化合物因化學態或氧化態的改變所造成電子束縛能的變化方向,當價電子被游離或氧化態增加時,電子束縛能會朝高位能移動,相反地,價電子增加或氧化態減少時,電子束縛能會減小。本發明XPS量測是使用中正大學貴重儀器中心設備並委託該中心操作。
(十二) 材料分析儀器:原子力顯微鏡(Atomic Force Microscope,AFM)
原子力顯微鏡主要是在奈米級尺度下,探討樣品表面的形貌。其量測原理為利用探針與樣品間之凡得瓦力,此一作用力受探針與樣品間距離之影響;由於懸臂為彈性體,當作用力變化時,懸臂亦會隨之彎曲、變形。藉由量測懸臂探針因作用力所產生之彎曲、變形之程度,進而調整探針在Z scanner的位移所獲取之資訊,此即樣品之表面結構。本篇發明AFM量測是使用中山大學貴重儀器中心對外服務的高解析度探針顯微鏡,其係由Veeco公司生產型號為NanoMan NS4+D3100。該儀器素以高精密度及高穩定性著稱。
(十三) 材料
本發明於所例示實施例中係採用如下表1所示規格之材料:
【實施例2】
本實施例係關於矽基板片清洗流程。
為了確保鍍膜品質,鍍膜前必須要將基板清洗乾淨,以除去基板上的有機物和灰塵。清洗基板的程序如下:
1、將基板放入清潔劑(已用去離子水(DI)稀釋)之結晶皿中,放入超音波震盪器,震盪10分鐘,以除去基板表面上的油脂,並以DI水清洗後吹乾。
2、將基板放入丙酮(Acetone)溶液之結晶皿中,放入超音波震盪器,震盪10分鐘,以除去基板表面上的有機物。
3、取出在丙酮(Acetone)溶液中的基板,放入異丙醇(IPA)溶液之結晶皿中,放入超音波震盪器,震盪10分鐘,以除去基板表面上的殘留的丙酮。
4、最後將基板放入去離子水(DI)之結晶皿中,放入超音波震盪器,震盪10分鐘,除去殘留的異丙醇(IPA)溶液。
5、最後基板用氮氣將水氣吹乾。
【實施例3】
本實施例係關於主動層鍍膜溶液配製流程。
本發明所使用的主動層溶液,固定銦與鋅體積莫爾濃度皆為0.224 M,釔元素的摻雜量是相對於銦的體積莫爾濃度有不同比例。釔摻雜量有Y=0,2,4,6,8,12,14,20%。
1、加入硝酸鋅結晶水粉末溶入乙二醇單甲醚(2-MOE)溶劑,放在超音波震盪器震盪10分鐘,加速溶質溶解,。
2、加入硝酸銦結晶水粉末溶入溶劑,放在超音波震盪器震盪10分鐘,加速溶質溶解。
3、加入硝酸釔結晶水粉末溶入溶劑,放在超音波震盪器震盪10分鐘,加速溶質溶解。
4、最後將前驅物溶液放入磁石,使用磁石攪拌器攪拌10小時,均勻將溶質、溶劑混合在一起。
5、十小時後,在無塵等級100級之手套箱內,使用0.2μm過濾頭將溶液過濾到另一個樣品瓶,濾掉溶液內大顆粒雜質,主動層前驅物配製完成。
【實施例4】
如圖4所示,本實施例係關於薄膜電晶體製作流程,其包括有以下步驟:
1、委託NDL(國研院奈米元件實驗室)製作介電層:水平爐管濕氧成長SiO2
300 nm、水平爐管乾氧法成長SiO2
80 nm、PECVD室溫下成長Si3
N4
300 nm。該介電層係形成於一基板上。
2、溶液凝膠法製作主動層:溶液凝膠法配製主動層之前驅物,以旋轉塗佈機將前驅物溶液旋佈在基板之介電層上,經過軟烤、鍛燒,將前驅物之有機物碳鏈打斷,轉換成無機的主動層材料。在非真空下製程可以減少製程時間,降低製程費用,且有精準的原子摻雜比例。
3、蒸鍍鋁電極:使用Shadow mask定義源、汲極電極,使用熱蒸鍍法蒸鍍鋁,鋁與主動層為歐姆接觸。提高輸出電流。定義通道寬度(W)及通道長度(L),固定W=1000μm,L=100 μm。
4、獨立主動層區塊:使用光罩定義主動層範圍,用稀釋HF移除多餘的主動層,目的是讓每個元件獨立不受旁邊的元件影響,使用曝光微影定義主動層,可以避免Leakage current及fringing current。
【實施例5】
本實施例係關於有無定義主動層對電晶體特性影響。
電晶體初期的製作過程中,電晶體元件的漏電流是當時需要解決的問題。故探討漏電流的來源,發現是因為沒有作定義主動層區塊,導致故無法抑制漏電流的問題,本實施例結果說明。使用曝光微影方式定義主動層區塊,以獨立每個電晶體元件。本實施例所使用的主動層為氧化銦鋅(IZO),其銦與鋅體積莫爾濃度(M)相同,使用旋轉塗佈機旋佈在基板上,在400℃下進行燒結1小時後,使用鋁電極作為源、汲極,矽基板為閘極。固定上述製程,僅改變對主動層是否有無使用曝光微影及濕式蝕刻方式定義主動層區塊,其結構如圖5及圖6所示。從探討電晶體輸出特性曲線圖,比較圖7及圖8,在VDS
很小時,依圖7所示可以觀察到在未定義主動層之電晶體的漏電流很大,有負電流的產生;然如圖8所示,有定義主動層者則無此現象。另外,探討電晶體轉移特性曲線圖,比較圖9及圖10,未定義主動層的電晶體元件者,關閉電流(off current,Ioff
)為7.84×10-7
A,輸出電流最大值(Ion
)為1.59 x 10-4
A,如圖7所示;定義主動層的電晶體,Ioff
則為1.11 x 10-9
A,Ion
為1.05 x 10-5
A,如圖8所示。由上述結果,有定義主動層電晶體的Ion/off
ratio相較於未定義主動層的電晶體元件能夠提升兩個數量級。由此結果,定義主動層能夠有效的抑制元件的漏電流。
【實施例6】
本實施例係關於不同摻雜釔濃度對電晶體特性影響。
本實施例使用水平爐管以乾氧法成長SiO2
80 nm作為介電層,閘極電極為使用硼重摻雜之矽晶片,鋁作為源、汲極。YIZO作為主動層,調變釔摻雜比例。在研究初期使用400℃下燒結,但整體的電晶體特性不佳,故將燒結溫度設定為500℃,在空氣下燒結1小時進行探討。所量測的輸出特性曲線圖(output characteristic curve,IDS
-VDS
)及轉移特性曲線圖(transfer characteristic curve,IDS
-VGS
)如下:不同釔摻雜比例對於電晶體的輸出特性曲線IDS
-VDS
圖,如圖11至圖16所示。設定步階VGS
=-30~30 V,掃VDS
=0~30V。摻雜比例Y=0%時,呈現類似金屬導體特性,呈現線性,無飽和區;摻雜比例Y=6~8%時,當VGS
=0 V下,從圖12、圖13可以看見元件仍未完全關閉,此屬於空乏型(Depletion mode)電晶體;隨著釔摻雜量Y=12,14,20%時,有明顯飽和區,且VGS
=0 V下,從圖14、圖15、圖16可以看見元件完全關閉,為增益型(Enhancement mode)電晶體。從圖12至圖15,在VDS
很小的時呈現線性表示,源、汲極與主動層為歐姆接觸。表示鋁與YIZO薄膜接觸的位障小,電荷容易越過位障可減少電荷能量的損失。從圖12至圖15可觀察到釔摻雜量越多,輸出電流越小。
探討電晶體線性區特性,固定VDS
=1.1 V,掃閘極電壓VGS
=-30~30 V,不同釔摻雜比例對於電晶體的轉移特性曲線IDS
-VGS
圖,如圖17所示。使用(2-3式)~(2-11式),數據整理於下表2。當Y=0%時,元件沒有開關特性,呈現「Normally on」現象。隨著釔摻雜比例從Y=0%增加至Y=20%,Ion
有降低趨勢從10-4
~10-6
A,Ioff
也呈現降低趨勢,但幅度較大,從Ioff
=10-4
A~10-11
A。啟動電壓(Von
)則從Von
=-25~1V,往正電壓移動趨勢,表示不需要更大的負閘極電壓即可關閉元件。由此現象,表示通道層的載子濃度隨著釔摻雜量增加而減少。
探討次臨限擺幅(subthreshold swing,S.S.)值,使用(2-10式)計算S.S值,當釔摻雜量為14%時,其值為1.59 V/decade為最小。表示不同釔摻雜濃度之元件中,從關閉到開啟需要的閘極電壓(VGS
)最少。
另外,固定VDS
=2.1、5.1、10 V時,量測轉移特性曲線,如圖18至圖20所示。隨著釔摻雜量增加,輸出最大電流呈現降低趨勢,關閉電流降低呈現降低趨勢但是幅度大,啟動電壓往正電壓移動。
探討電晶體飽和區特性,固定VDS
=20 V,掃閘極電壓VGS
=-30~30 V,不同釔摻雜比例對於電晶體的轉移特性曲線IDS
-VGS
圖,如圖21所示,其數據整理於表3。當Y=0%時,元件沒有開關特性,呈現「Normally on」現象。隨著釔摻雜比例從Y=0%增加至Y=20%,Ion
從10-3
~10-5
A有降低趨勢,Ioff
也有降低趨勢,但幅度較大,從Ioff
=10-3
~10-10
A,啟動電壓則從Von
=-30~6 V,往正電壓移動;臨限電壓則從VT
=-0.96~14.54 V,同樣往正電壓移動;飽和區載子遷移率則從μsat
=3.33~0.22 cm2
/Vs,隨著釔摻雜量增加而減少。
使用(2-10式)計算S.S值及(2-11式)計算,在不同釔摻雜比例,以Y=12%時,S.S.值=1.55 V/decade為最低,其介面最大缺數量=1.59×1013
最少,如表3有關不同釔摻雜比例,固定VDS
=20 V,掃VG
=-30~30 V時,電晶體轉移特性之資料所示。YIZO Y=12%電晶體特性也最佳,其特性為Ion
=2.91×10-4
A、Ioff
=2.23×10-10
A、Ion/off
ratio=1.3×106
、μSat
=2.08 cm2
/Vs、Von
=-6 V、VT
=3.68 V、S.S值=1.55 V/decade。
一系列不同摻雜濃度的電晶體電性,最佳的摻雜濃度比例Y=12%,S.S值為1.55 V/decade,表示輸出電流減少原來的10倍,需要閘極電壓調變1.55V,仍需要提升S.S值小於1 V/decade。從S.S值可以使用(2-11式)計算主動層與介電層介面最大缺陷數目,缺陷很多可能是因為閘極基板是重摻雜硼的p-Si基板表面結構有很多缺陷,使用水平爐管乾氧法將SiO2
介電層沉積在粗糙的表面,同時會影響主動層的沉積結果。
【實施例7】
本實施例係關於不同釔含量之YIZO薄膜之主動層晶格結構分析(GI-XRD)。
為了量測薄膜的晶格結構,委託中興大學貴重儀器中心進行低掠射角X光繞射圖(GI-XRD)量測探討釔摻雜氧化銦鋅(YIZO)薄膜晶格結構,其量測參數設定分別為:第一、低掠角繞射:θ=0.5°;第二、掃描間隔:0.01°;第三、掃描速率:2°/min;第四、2θ掃描範圍:10~80°。
氧化鋅(ZnO)的結構為六角最密堆積結構,氧化銦(In2
O3
)為立方堆積結構。根據2011年H. Sirringhaus發表於Nature material期刊之Banger,K. K.et al. Nature materials 10
,45-50(2011)所述,當銦或鋅多的銦鋅氧化物材料會有結晶相。本碩論使用溶液凝膠法製作以摻雜氧化銦鋅(YIZO)薄膜,銦與鋅體積莫爾濃度為1比1,不同摻雜釔濃度(Y=0,6,12,20%)使用旋轉塗佈機旋佈在二氧化矽(SiO2
) 80 nm基板上,在加熱板200℃軟烤10分鐘後藉著進行500℃燒結1小時,進行掠射角X光繞射圖(GI-XRD)量測。實驗結果表示,如圖22,在2θ值約在韦页度之間,有隆起小坡,並非釔摻雜氧化銦鋅(YIZO)的結構,因為當只量二氧化矽基板時,掠射角X光繞射圖(GI-XRD)就有小坡出現,並非釔摻雜氧化銦鋅材料的晶格結構造成,且從圖中發現並無氧化釔(Y2
O3
)、氧化鋅(ZnO)、氧化銦(In2
O3
)結晶相存在,故可以證明釔摻雜氧化銦鋅為非結晶相結構。
導致非結晶相結構,從組成元素的離子半徑來看,釔、鋅、銦、氧分別為0.212 nm、0.156 nm、0.142 nm、0.048 nm。三個金屬離子半徑差異,導致材料的結構混亂。
【實施例8】
本實施例係關於不同釔含量之YIZO薄膜之載子遷移率、載子濃度、電阻率(四點探針、霍爾效應量測)分析。
為探討釔摻雜氧化銦鋅(YIZO)薄膜,本實施例使用Van der Pauw技術量測薄膜材料之電阻率及霍爾效應。將待測樣品切成約1cm×1cm大小,並在待測樣品四角落分別下針進行量測,每個樣品會量測三次以求準確性。首先,500℃空氣下燒結,釔摻雜氧化銦鋅(YIZO)不同釔摻雜量(Y=0~20%)材料的電阻率結果,其電阻率變化為0.189Ωcm~30300Ωcm,從表4中,隨著釔摻雜越多,電阻率隨著增加。進行Van der Pauw技術並外加釹鐵硼強力磁鐵(0.53 T)量測霍爾效應,無論釔摻雜量多寡(Y=0~20%),主要載子皆為電子,屬於n型半導體材料。其載子濃度變化則為9.22×1018
~8.62×1013
cm-3
,從表4中,隨著釔摻雜越多,載子濃度隨之減少。
探討霍爾效應下之霍爾載子遷移率(以下以μHall
簡稱),呈現倒V字型,如圖23。復如表4所示有關YIZO不同釔摻雜濃度(Y=0,5,10,14,20%)使用Van der Pauw技術量測霍爾效應YIZO薄膜電性之資料所示,從表4釔摻雜量從Y=0~5%其μHall
變化從3.582~41.92 cm2
/Vs,隨著摻雜濃度增加而增加;摻雜量Y 5~20%其μHall
變化從41.92~2.388 cm2
/Vs。其中,探討完全沒有摻雜釔Y=0%時,載子濃度最多,從後述實施例9討論表面粗糙度現象,未摻雜釔Y=0%其表面粗糙度最大,如圖24至圖28所示。當材料在非絕對零度時,材料內的聲子振動導致電子載子彼此碰撞產生散射現象的頻率增加,故導致μHall
降低。
分析量測結果,釔摻雜濃度越多,載子濃度越少,電阻率越大。由於氧化物半導體的載子來源主要是氧空缺及金屬離子嵌入在原本氧的位置等缺陷產生自由電子。表示釔摻雜在氧化銦鋅系統能夠有效束縛氧原子,抑制氧空缺生成。從電化學的角度來看,釔的標準電極電勢值(SEP)為-2.65 V,銦、鋅分別為-0.34、-0.76 V,比較三個元素的標準電極電勢值,釔很容易失去電子與氧結合產生穩定態,故載子濃度減少。
【實施例9】
本實施例係關於不同釔含量之YIZO薄膜之表面粗糙度量測(AFM)。
本實施例探討YIZO薄膜表面粗糙度(Roughness,rms),使用國立中山大學貴重儀器中心所屬之多功能原子力顯微鏡進行委託量測,量測範圍為5um×5 um,如圖24至圖28。YIZO薄膜其釔摻雜濃度比例0%、8%、14%、20%,表面粗糙度分別為1.881 nm、1.291 nm、1.157 nm、1.677 nm。從圖28不同濃度釔摻雜比例表面粗糙度趨勢圖,當釔摻雜濃度比例12~14%時,表面粗糙度最小,此結果與電晶體特性相符。如表2及表3所示,釔摻雜量在12~14%的值(值表示主動層與介電層最大的缺陷數量)也是最小,推論YIZO表面粗糙度跟YIZO薄膜與介電層之間的缺陷有關聯,當表面粗糙度最小時,電晶體的特性也最佳。
對於AFM量測結果進行討論,表面粗糙度從0%到12%隨著摻雜比例增加而減少。探討此現象可從前述實施例8結果,摻雜濃度越多載子濃度越小,如表4所示,表示抑制缺陷生成,使表面粗糙度降低。但12%到20%表面粗糙度則隨著摻雜比例增加越來越大。可能是因為釔離子半徑較大(釔、銦、鋅、氧的原子半徑分別為,0.212 nm、0.156 nm、0.142 nm、0.048 nm),導致表面粗糙度增加。
【實施例10】
本實施例係關於不同釔含量之YIZO薄膜之折射率、反射率(光譜式橢圓儀)分析。
500℃鍛燒1小時,不同釔摻雜比例之YIZO薄膜沉積在玻璃基板,進行光學式橢圓儀量測。利用入射光與反射光前後的偏極改變量,透過電腦的模擬計算出薄膜材料的厚度、折射率、消光係數。電腦模擬計算出來的結果,折射率變化在小數第二位移動,變化不大,從量測出的折射率,不同摻雜濃度Y=0、6、12、20%,折射率分別為1.5834、1.52.14、1.5627、1.5477。使用3-12式計算反射率分別為0.00073、0.00005、0.00042、0.00024,釔摻雜濃度增加對於材料的折射率變化不大,反射率也很小。目的是要證明在UV-Visible光譜儀所量測出穿透光譜結果及計算光學能隙,反射率很小可忽略。
【實施例11】
本實施例係關於不同釔含量之YIZO薄膜之穿透率與光學能隙(Optical band gap,Eopt
)(紫外-可見光光譜儀)分析。
本實施例探討500℃下燒結1小時下,YIZO摻雜不同釔濃度比例的光學特性,以空白玻璃為量測基準線(Baseline)進行穿透光譜的量測。從圖29可觀察到,釔摻雜比例從0~20%,在380nm~450 nm範圍明顯看出穿透率隨著釔摻雜比例增加而提升及吸收邊界往短波長移動。YIZO摻雜釔濃度比例0%、6%、12%、20%,可見光範圍(380~760 nm)平均穿透率分別為94%、95.9%、96.0%、96.1%,如整理於表5有關不同釔摻雜濃度光學能隙及可見光平均穿透率之資料所示。
從穿透光譜所量測出的穿透率數據及從前述實施例10結果,由於反射率很小,故3-9式可以簡化成3-10式計算吸收係數並代入3-11式求出光學能隙。從圖30中,YIZO摻雜釔濃度比例0%、6%、12%、20%,光學能隙分別為3.1 eV、3.26 eV、3.38 eV、3.51 eV,光學能隙隨著當摻雜比例增加而提高,如表5所示。
探討能隙變大的原因,由於氧化釔(Y2
O3
)電子能隙約為6 eV摻雜進入氧化銦鋅系統中,原本氧化銦鋅的能隙約為3.1 eV,因此,釔摻雜比例越多其能隙就越大,使電子從價帶跳到導帶需要更大的能量,故穿透光譜的吸收邊界往短波長移動,提高可見光平均穿透率。
【實施例12】
本實施例係關於不同釔含量之YIZO薄膜之XPS分析探討YIZO不同釔濃度比例的鍵結情況進行XPS分,對銦、鋅、釔、氧、碳等進行元素分析。不同樣品所量測出來的數據皆以碳元素的1s軌域對電子的束縛能(Binding Energy,B.E.) 284.5 eV作為校正基準並修正之。圖34至圖37,每張圖皆分成上、中、下分別代表Y 20%、Y 12%、Y 0%不同摻雜量,圖31為In 3d5/2
能階的鍵結情況,束縛能約在444.6~444.8 eV,根據文獻此範圍為銦與氧鍵結時對電子的束縛能,隨著釔摻雜量增加其束縛能微幅往低能量移動。圖32圖為Zn 3p3/2
能階鍵結情況,束縛能約在1020.9~1021.8 eV,隨著釔摻雜增加其束縛能往低能量移動,根據文獻此為鋅與氧鍵結時對電子的束縛能。從圖31至圖34結果,因為釔(1.22)與氧(3.44)的電負度差為2.22比起銦(1.78)、鋅(1.65)與氧的電負度差還要大,表示釔元素的電子雲往氧原子偏移極化現象明顯,導致釔原子與氧原子距離靠近,使得銦、鋅與氧的鍵結有deoxidization現象,故釔摻雜量越多,鋅3p3/2
、銦3d5/2
的束縛能往低能量移動。另外,從標準電極電位(Standard electrode potential,SEP)來看,釔(-2.67 V)、銦(-0.34 V)、鋅(-0.76 V)也可以解釋此現象。在YIZO系統中,釔元素的SEP值最低,容易失去電子與氧鍵結形成穩定態,因此影響銦與鋅對氧原子的鍵結。圖33為Y 3d軌域的鍵結情況,圖有兩個波峰,一為Y 3d3/2
其B.E.值約158~159 eV,另一個波峰為Y 3d5/2
其束縛能值約在156~157 eV為氧化釔與氧鍵結,隨著摻雜量增加而提高,釔的劑量的強度變大,表示釔有進入到氧化銦鋅系統與氧鍵結。圖34為O 1s軌域的鍵結情況,並對於O 1s進行分峰分析,如圖35至圖37所示。從圖35至圖37中,O 1s使用全高斯進行分峰,分成三個峰OL
、OM
、OH
其中心分別約530 eV、531.6 eV、532 eV。OL
表示在YIZO系統中,銦、鋅、釔離子與氧離子鍵結的劑量;OM
表示氧空缺的劑量;OH
表示表面吸附的H2
O、CO3
、O2
的劑量。由於氧化物半導體主要的自由載子來源,來自氧空缺的生成,因此對於O1s的分析則由曲線下面積OM
/OL
值來看。YIZO Y=0%,OM
/OL
值=0.724;YIZO Y=12%,OM
/OL
值=0.531;YIZO Y=20%,OM
/OL
值=0.443,釔摻雜量越多則曲線下面積OM
/OL
值越小,表示釔摻雜進入IZO系統,能夠有效抑制氧空缺的生成,降低載子濃度。從前述實施例9結果,載子濃度隨著釔摻雜量增加而從1019
cm-3
降低至1013
cm-3
。兩者結果可以互為佐證,並可證明摻雜釔元素加入IZO系統中,因為釔與氧的電負度差大或者是釔的標準電極電位低,使得釔能有有效抓住氧原子減少氧空缺生成。
【結論】
由上述可知,使用溶液法製作釔摻雜氧化銦鋅之非結晶相金屬氧化物,作為薄膜電晶體主動層,將三價釔加入氧化銦鋅系統,復藉由調變釔摻雜比例來抑制載子濃度,測知電負度值分別釔為1.22、鋅為1.65、銦為1.78、氧為3.44,又觀察得知釔與氧的電負度差值較銦、鋅大,表示釔與氧極化程度大,因此對氧束縛能力強。
從電化學的角度來看,釔的標準電極電勢值(SEP)為-2.65 V,銦、鋅分別為-0.34、-0.76 V,比較三個元素的標準電極電勢值,釔很容易失去電子與氧結合產生穩定態,從Van der Pauw技術結果隨著釔摻雜比例增加而降低載子濃度,在XPS對氧1s分析結果,釔摻雜量越多,曲線下面積OM
/OL
值越小,如圖35至圖37,表示三價釔在氧化銦鋅系統中,能夠有效抑制氧空缺的生成,降低載子濃度。XPS結果與Van der Pauw技術所量測之載子濃度結果相符,如表4。證明可以藉由調變釔摻雜濃度,控制載子濃度。
對於調變釔的摻雜比例製作成YIZO-TFT的電晶體,可以發現主動層的濃度過高,會使元件無開關特性,從結果得之Y=12~14%時的電晶體特性最佳其載子濃度在1014
~1015
cm-3
範圍,此載子濃度適合用在電晶體上。可以發現當釔摻雜比例為Y=12%時,具有最佳電晶體特性,YIZO Y=12%,Ion/off
ratio=1.3×106
,臨限電壓VT
=3.68 V,輸出電流最大值IDS
=2.91×10-4
,μsat
=2.08 cm2
/Vs,S.S.值=1.55 V/decade,如表3。比較釔摻雜不同比例,從AFM圖可以發現表面粗糙度最小者為Y=12%,如圖24至圖28所示,此結果與電晶體所算出介面最大缺陷數目相符合,如表3。表示介面的粗糙程度影響電晶體特性很大,表面粗糙度越小者,電性越好,並可以從AFM結果證實。
YIZO的光學特性,由於氧化釔的能隙約為6 eV,摻雜進入能隙只有3.1 eV的氧化銦鋅系統中,會使能隙拉寬,從穿透光譜的量測結果,釔摻雜濃度越大,材料的吸收邊界往低波長移動且提高可見光波段的平均穿透率,其光子能隙從3.1 eV增加至3.51 eV,如表5。
前述實施例僅為例示本發明而非用以於任何方面限制本發明之範圍。即使加以調整變更,只要包括有本發明之技術,即未逸脫本發明之範圍。例如前述實施例之電晶體雖未製作鈍化層保護隔絕水氣、氧氣,但亦可以使用不同方式製作鈍化層,避免造成電晶體不穩定特性,諸如使用真空系統PECVD沉積SiO2
、Si3
N4
製作鈍化層,或者是使用自旋塗佈PMMA、SU8、SiO2光阻或有機前驅物等製作鈍化層,都是可以改善電晶體不穩定性之技術手段,而即使於本發明適用諸如前述改善電晶體不穩定性之技術手段,仍未逸脫本發明之範圍。
又如,從電晶體的S.S.值來看,目前本發明所例示的S.S.值最小約為1.55 V/decade,將之調整成小於1 V/decade,以令電晶體從關到開能夠用少電壓下就能運作。藉由將實施例所使用重摻雜硼的p-Si基板去成長SiO2
介電層表面粗糙較高之技術,改用輕摻雜的p-Si基板來改善電晶體特性,並拉大元件的開關比,亦被涵蓋於本發明之範圍。另外,改變不同藥品來製作YIZO薄膜不同的物化性,以對電晶體特性進行改善,仍為本發明之範圍所涵蓋。
圖1係電晶體量測示意圖。
圖2係Van der Pauw技術量測半導體材料片電阻方式。
圖3係Van der Pauw技術量測半導體材料霍爾效應方式。
圖4係電晶體製作流程圖。
圖5係未定義主動層之元件結構示意圖。
圖6係定義主動層之元件結構示意圖。
圖7係未定義主動層之電晶體輸出特性曲線IDS
-VDS
圖。
圖8係定義主動層之電晶體輸出特性曲線IDS
-VDS
圖。
圖9係未定義主動層之電晶體轉移特性曲線IDS
-VGS
圖。
圖10係定義主動層之電晶體轉移特性曲線IDS
-VGS
圖。
圖11係釔摻雜量Y=0%,即IZO,500℃空氣下燒結1小時,電晶體輸出特性曲線VDS
-IDS
圖
圖12係釔摻雜量Y=6%,500℃空氣下燒結1小時,電晶體輸出特性曲線VDS
-IDS
圖
圖13係釔摻雜量Y=8%,500℃空氣下燒結1小時,電晶體輸出特性曲線VDS
-IDS
圖
圖14係釔摻雜量Y=12%,500℃空氣下燒結1小時,電晶體輸出特性曲線VDS
-IDS
圖
圖15係釔摻雜量Y=14%,500℃空氣下燒結1小時,電晶體輸出特性曲線VDS
-IDS
圖
圖16係釔摻雜量Y=20%,500℃空氣下燒結1小時,電晶體輸出特性曲線VDS
-IDS
圖
圖17係不同釔摻雜比例,空氣下,500℃燒結1小時,固定VDS
=1.1 V,掃VG
=-30~30 V時,500℃燒結1小時電晶體轉移特性曲線IDS
-VGS
圖。
圖18係不同釔摻雜比例,空氣下,500℃燒結1小時,固定VDS
=2.1 V,掃VG
=-30~30 V時,500℃燒結1小時電晶體轉移特性曲線IDS
-VGS
圖。
圖19係不同釔摻雜比例,空氣下,500℃燒結1小時,固定VDS
=5.1 V,掃VG
=-30~30 V時,500℃燒結1小時電晶體轉移特性曲線IDS
-VGS
圖。
圖20係不同釔摻雜比例,空氣下,500℃燒結1小時,固定VDS
=10 V,掃VG
=-30~30 V時,500℃燒結1小時電晶體轉移特性曲線IDS
-VGS
圖。
圖21係不同釔摻雜比例,固定VDS
=20 V,掃VG
=-30~30 V時,500℃燒結1小時電晶體轉移特性曲線IDS
-VGS
圖。
圖22係不同釔摻雜濃度YIZO薄膜之GIXRD圖。500℃鍛燒下,SiO2
80 nm基板沉積不同摻雜釔濃度比例之YIZO薄膜分別為Y 0%、Y 6%、Y 12%、Y 20%及SiO2
80 nm,為非結晶相。
圖23係有關YIZO不同釔摻雜濃度(Y=0,5,10,14,20%)薄膜電性之圖表。
圖24係500℃鍛燒下,在SiO2
80 nm基板上,沉積IZO薄膜(即摻雜釔濃度比例0%之YIZO薄膜)之AFM圖。
圖25係500℃鍛燒下,在SiO2
80 nm基板上,沉積摻雜釔濃度比例8%之YIZO薄膜之AFM圖。
圖26係500℃鍛燒下,在SiO2
80 nm基板上,沉積摻雜釔濃度比例14%之YIZO薄膜之AFM圖。
圖27係500℃鍛燒下,在SiO2
80 nm基板上,沉積摻雜釔濃度比例20%之YIZO薄膜之AFM圖。
圖28係YIZO不同釔摻濃度比例表面粗糙度趨勢圖,量測範圍為5 um x 5 um。
圖29係經過500℃鍛燒下,玻璃基板上沉積不同釔摻雜濃度之YIZO薄膜,薄膜穿透率量測。
圖30係經過500℃鍛燒下,玻璃基板上沉積不同釔摻雜濃度之YIZO薄膜。以空白基板為量測背景,進行薄膜穿透率量測,使用Tauc's equation求出光學能隙。
圖31係不同摻雜濃度比例XPS光譜(In 3d5/2
)。
圖32係不同摻雜濃度比例XPS光譜(Zn 3p3/2
)。
圖33係不同摻雜濃度比例XPS光譜(Y 3d)。
圖34係不同摻雜濃度比例XPS光譜(O 1s)。
圖35係YIZO O 1s分峰(Y=0%)。
圖36係YIZO O 1s分峰(Y=12%)。
圖37係YIZO O 1s分峰(Y=20%)。
Claims (10)
- 一種薄膜電晶體元件,其包括有:一閘極基板;一介電層,其係形成於前述閘極基板之一表面上;一主動層,其係由釔摻雜氧化銦鋅所構成,釔摻雜比例為12%至14%,形成於前述介電層上而被定義為一區塊;一源極電極,其係歐姆接觸於前述主動層;一汲極電極,其係歐姆接觸於前述主動層。
- 如申請專利範圍第1項所述之薄膜電晶體元件,前述閘極基板係由矽或硼重摻雜矽所構成;前述介電層係由二氧化矽或氮化矽所構成。
- 如申請專利範圍第2項所述之薄膜電晶體元件,前述介電層具有一80nm至300nm之厚度。
- 如申請專利範圍第3項所述之薄膜電晶體元件,前述介電層係選自由300nm之SiO2 、80nm之SiO2 及300nm之Si3 N4 所組成之群組。
- 如申請專利範圍第1至4項中任一項所述之薄膜電晶體元件,前述主動層其銦與鋅含量相當。
- 一種薄膜電晶體元件之製備方法,其包括有:齊備一閘極基板;清洗前述閘極基板以令其呈現無油脂或有機物殘留之一清潔表面;形成一介電層於前述閘極基板之清潔表面;形成一主動層於前述介電層上,該主動層係由釔摻雜氧化銦鋅所構成,釔摻雜比例為12%至14%; 形成一源極電極與一汲極電極於前述主動層上,前述源極電極與汲極電極歐姆接觸於前述主動層;定義前述主動層之範圍及其多餘部分,移除該主動層之多餘部分以定義前述主動層為一區塊。
- 如申請專利範圍第6項所述之製備方法,前述介電層係以水平爐管濕氧成長為300nm之SiO2 、以水平爐管乾氧法成長為80nm之SiO2 或以PECVD於室溫下成長為300nm之Si3 N4 。
- 如申請專利範圍第7項所述之製備方法,前述介電層係以水平爐管乾氧法成長為80nm之SiO2 ;前述閘極基板係由硼重摻雜矽所構成。
- 如申請專利範圍第8項所述之製備方法,前述主動層係以溶液凝膠法非真空下製程進行製作,其燒結溫度係500℃,且其係於空氣下進行1小時之燒結。
- 如申請專利範圍第9項所述之製備方法,其係使用曝光微影定義前述主動層之範圍及其多餘部分。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101101915A TWI467773B (zh) | 2012-01-18 | 2012-01-18 | 非結晶相之釔摻雜氧化銦鋅的薄膜電晶體及其製備方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101101915A TWI467773B (zh) | 2012-01-18 | 2012-01-18 | 非結晶相之釔摻雜氧化銦鋅的薄膜電晶體及其製備方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201332115A TW201332115A (zh) | 2013-08-01 |
TWI467773B true TWI467773B (zh) | 2015-01-01 |
Family
ID=49479111
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101101915A TWI467773B (zh) | 2012-01-18 | 2012-01-18 | 非結晶相之釔摻雜氧化銦鋅的薄膜電晶體及其製備方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI467773B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100025676A1 (en) * | 2008-07-31 | 2010-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TW201203558A (en) * | 2010-06-23 | 2012-01-16 | Jusung Eng Co Ltd | Thin film transistor and method of manufacturing the same |
-
2012
- 2012-01-18 TW TW101101915A patent/TWI467773B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100025676A1 (en) * | 2008-07-31 | 2010-02-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
TW201203558A (en) * | 2010-06-23 | 2012-01-16 | Jusung Eng Co Ltd | Thin film transistor and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TW201332115A (zh) | 2013-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Lim et al. | Wafer‐scale, homogeneous MoS2 layers on plastic substrates for flexible visible‐light photodetectors | |
Jun et al. | Bias stress stable aqueous solution derived Y-doped ZnO thin film transistors | |
TWI430451B (zh) | A laminated structure having an oxide semiconductor thin film layer, a method for producing a laminated structure, a thin film transistor, and a display device | |
Yilmaz | Investigation of characteristics of ZnO: Ga nanocrystalline thin films with varying dopant content | |
Chen et al. | Modulation of optical and electrical properties of sputtering-derived amorphous InGaZnO thin films by oxygen partial pressure | |
Alnama et al. | Deposition of ZnS thin film by ultrasonic spray pyrolysis: effect of thickness on the crystallographic and electrical properties | |
Banger et al. | Identification of dipole disorder in low temperature solution processed oxides: Its utility and suppression for transparent high performance solution-processed hybrid electronics | |
Yang et al. | Enhanced stability in Zr-doped ZnO TFTs with minor influence on mobility by atomic layer deposition | |
Agarwal et al. | Fabrication and characterization of Pd/cu doped ZnO/Si and Ni/cu doped ZnO/Si Schottky diodes | |
Perez-Tomas et al. | Giant bulk photovoltaic effect in solar cell architectures with ultra-wide bandgap Ga2O3 transparent conducting electrodes | |
Yilmaz et al. | The effect of Mn incorporation on the structural, morphological, optical, and electrical features of nanocrystalline ZnO thin films prepared by chemical spray pyrolysis technique | |
Li et al. | High-performance thin-film transistors with aqueous solution-processed NiInO channel layer | |
Huang et al. | Characterization of dual-target co-sputtered novel Hf-doped ZnSnO semiconductors and the enhanced stability of its associated thin film transistors | |
Kim et al. | Photochemical hydrogen doping induced embedded two-dimensional metallic channel formation in InGaZnO at room temperature | |
Hong et al. | High performance indium dysprosium oxide thin-film transistors grown from aqueous solution | |
JP2013145885A (ja) | 酸化物半導体薄膜層を有する積層構造の製造方法 | |
US20140014943A1 (en) | Amorphous phase yttrium-doped indium zinc oxide thin film transistors and method for making same | |
Bera et al. | Chemical modulation of valance band in delafossite structured CuFeO2 thin film and its photoresponse | |
Qasrawi et al. | Band offsets, electron affinities and optical dynamics at the CdBr2/SiO2 interfaces | |
Zhang et al. | Liquid-metal-printed ultrathin oxides for atomically smooth 2D material heterostructures | |
Chen et al. | Modification of band offsets of InGaZnO4/Si heterojunction through nitrogenation treatment | |
Mandal et al. | Investigation on the optical and electrical performance of aluminium doped gallium oxide thin films | |
Singh et al. | Performance analysis of undoped and Mg-doped ZnO/p-Si heterojunction diodes grown by sol–gel technique | |
Gao et al. | The energy band tailored by Al incorporation in solution-processed IZO TFTs | |
Turgut et al. | A study of Eu incorporated ZnO thin films: An application of Al/ZnO: Eu/p-Si heterojunction diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |