TWI462477B - 線驅動器方法及裝置 - Google Patents
線驅動器方法及裝置 Download PDFInfo
- Publication number
- TWI462477B TWI462477B TW098113203A TW98113203A TWI462477B TW I462477 B TWI462477 B TW I462477B TW 098113203 A TW098113203 A TW 098113203A TW 98113203 A TW98113203 A TW 98113203A TW I462477 B TWI462477 B TW I462477B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- impedance
- output stages
- coupled
- line driver
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
本發明係關於一種線驅動器方法及裝置;具體而言,本發明之線驅動器方法及裝置涉及複數輸出級以及一或更多之預輸出級。
有線通訊系統通常支援超過一種通訊系統。例如:習知有線通訊系統可以支援數種不同乙太網路技術,如雙絞線乙太網路(10BASE-T,10 Mbit/s)、高速乙太網路(100BASE-T,100 Mbit/s)、十億位元乙太網路(Gigabit Ethernet,1 Gbit/s)及/或百億位元乙太網路(10 Gigabit Ethernet,10 Gbit/s)。於另一示例中,可以支援數位用戶迴路(DSL)以及E載波/T載波技術(E1/T1)。包含在這些系統中之線驅動電路系統(circuitry)必須可以支援像是輸出電壓擺幅(swing)、輸出電流、終端阻抗(termination impedance)、增益、頻寬等之每一支援技術所指明之輸出操作狀況。
不同有線通訊技術通常具有不相似的輸出操作狀況。某些習知線驅動電路之類型提供了最壞情況之輸出操作狀況,當在較極端狀況下操作時會犧牲功率、訊號品質及/或性能,例如:線驅動電路可以經設計為在由該系統所支援之最大輸出電壓擺幅下操作。然而,當該線驅動電路根據具有較低輸出電壓擺幅狀況的不同有線通訊科技下操作時會浪費功率。另一習知方式係包括改變耦合在該線驅動電路的外部裝置以影響像是變壓器繞線比(transformer winding ratio)、外部終端阻抗(termination impedance)等。以此方式,外部元件可以切換出去或額外重新設
定以實施不同的有線通訊技術。此方式會增加系統的範圍和成本以及限制可設定性。
另一個有線通訊系統所面臨之議題是在這些系統包含的漸增輸出埠數量,此特別是應用在以乙太網路為基礎之系統,其中每一乙太網路埠典型地採用四個線驅動器。乙太網路線驅動器習知為具有微不足道之輸出阻抗和匹配至該線阻抗之終端阻抗以降低干擾。該線驅動器之供應電壓典型為該驅動器的至少兩倍輸出訊號擺幅以對該終端阻抗中之壓降負責。於是,該線驅動器所消費之至少一半功率均被浪費,且當埠數量(和線驅動電路)增加時,熱量也變成問題。再者,因為高供應電壓需求典型地會超出技術電壓限制,因此使用先進半導體技術製造乙太網路線驅動器變得極端困難。如果這些電壓限制被超過時將發生裝置故障(breakdown)。
根據一實施例,一線驅動電路包含複數輸出級以及一或更多之預輸出級,每一輸出級可用於產生一輸出訊號,該一或更多之預輸出級可用於執行一或更多共用功能。該線驅動電路亦包含一電路系統,其根據由該線驅動電路所實施之一有線通訊技術而可用於將一或更多之該輸出級選擇性地耦合至該一或更多之預輸出級。在一實施例中,其中至少一該輸出級係包括有一乙太網路相容電壓模式之線驅動器,且該線驅動器更具有一合成輸出阻抗以及一小於該傳輸線阻抗之終端阻抗。
本發明自然不限於上述特色及優點,熟悉此領域之技術人員根
據以下詳細描述和參酌所附圖式將了解額外的特色及優點。
第1圖係表示一線驅動電路100之一實施例,該線驅動電路100包括一或更多共用預輸出級110以及複數輸出級120、130和140。每一預輸出級110執行一或更多功能共通於包含在該線驅動電路100中之所有輸出級120、130和140,像是訊號放大、共用模式調節、輸出級偏壓等等。每一輸出級120、130和140耦合至該共用級110以產生按照不同有線通訊技術之一輸出訊號。如此,該線驅動電路100可以藉由將適當之輸出級或級120、130及/或140耦合至該共用級110以及從該共用級110去耦合剩餘之輸出級而實施複數支援的有線通訊技術其中之任一。
耦合至該共用級100之每一輸出級120、130及/或140係根據由該線驅動電路100所實施之該有線通訊技術而運作。剩餘之輸出級提供對其它有線通訊技術量身定做之一回應,且於是從該共用級110去耦合,所以對該線驅動輸出不會有不利影響。功率消耗、性能與訊號品質將藉由僅活化對由該線驅動電路100所實施之該有線通訊技術而定做之這些輸出級120、130及/或140而達到最佳化。
為了這個目的,該線驅動電路100包括電路系統150以控制哪些輸出級120、130及/或140是耦合至該共用預輸出級110而哪些不需要。該輸出級選擇電路系統150根據該線驅動電路100目前所實施之該有線通訊技術而進行決定。由該線驅動電路100所實施之該有線通訊技術係由如第1圖所示之提供至該選擇電路系
統150之一模式輸入而指明。在一實施例中,該模式輸入為固線式(hardwired),即例如透過保險絲(fuse)、導線(wire bond)、接腳(pin)等等(未揭示)。在另一實施例中,該模式輸入為可程式化的。根據此實施例,該選擇電路系統150藉由調整耦合至該共用級110之該等輸出級120、130及140至少之一者而達到在該模式輸入之改變。以此方式,該線驅動電路100可以準備重新組態以藉改變該模式輸入來實施不同的有線通訊技術。
該線驅動電路100可以支援任何數量的有線通訊技術。在一實施例中,至少兩個不同乙太網路技術支援,像是10BASE-T、100BASE-T、十億位元乙太網路、百億位元乙太網路及/或千億位元乙太網路。符合由該線驅動電路100所實施之該乙太網路技術的每一輸出級120、130及/或140係耦合至該共用預輸出級,於是該線驅動電路(輸出)正確地符合其乙太網路技術。在另一實施例中,該線驅動電路100支援xDSL(x是對不同DSL技術之佔位符號)和E1/T1技術。當該模式輸入指示該線驅動電路為對DSL所配置時,對應於DSL之該輸出級120、130及140其中之一或複數個係耦合至該共用級110。否則,關聯於E1/T1技術之該輸出級120、130及140其中之一或複數個係耦合至該共用級110。該線驅動電路100通常具有對由所配置之該線驅動電路100支援之每一有線通訊技術的一或更多輸出級120、130及/或140。
每一輸出級120、130及140產生一訊號以符合由一特定有線通訊技術所指定的該輸出操作狀況,像是輸出電壓擺幅、輸出電流、終端阻抗、增益、頻寬等。在一實施例中,由該選擇電路系統150
耦合至該共用級110之該輸出級或級120、130及/或140輸出一訊號以滿足關聯於由該模式輸入所指示之該有線通訊技術。以此方式,在該預輸出級110共同於所有輸出級之時,每一輸出級120、130及140可以對特定有線通訊技術量身定做而降低電路冗餘和最佳化該線驅動電路100之全部範圍。在一實施例中,一或更多之該共用級110包含偏壓電路系統以用於對耦合至該預輸出級110之每一輸出級加偏壓。由該共用偏壓電路系統所提供之加偏壓總數係根據耦合至該預輸出級110之輸出級120、130及140的數量與效能需求為可程式化,以確保適當的輸出級操作。
第2圖表示具有複數可選擇輸出級210、220之一線驅動器電路200的另一實施例。根據此實施例,每一輸出級210、220包括一反饋阻抗RFBn
、一前饋阻抗RFFn
、一終端阻抗RTn
以及包括一p型場效電晶體(p-FET)Pn與一n型場效電晶體(n-FET)Nn之一反向放大器。在其他實施例中,該反饋及/或前饋阻抗RFBn
、RFFn
可以是該共用預輸出級110之部份。該阻抗RFBn
、RFFn
和RTn
在第2圖中係以不具有電抗(reactance)之電阻表示。然而,任何一個阻抗RFBn
、RFFn
和RTn
可以具有實部(阻抗)和虛部(電抗)以取得頻率相關行為。無論如何,包含在每一輸出級210、220之該反向放大器Pn/Nn係按照不同有線通訊技術之該輸出電壓擺幅和輸出電流狀況而製作的。顯示在第2圖中的兩個輸出級210、220僅為簡化表示。熟悉此領域之技術人員將立即了解任何所需數量之輸出級可以包含在該線驅動電路220中。
詳言之,每一反向放大器Pn/Nn之共用增益輸出係耦合至該各
自終端阻抗RTn
。在一實施例中,如第2圖所示,每一輸出級210、220包括對一特定有線通訊技術量身定做之專用的終端阻抗RTn
。相對地,一或更多之該輸出級210、220也可分享一共用終端阻抗(未揭示)。以前揭任一方式,每一輸出級210、220會根據一特定有線通訊技術產生一訊號。每一反向放大器Pn/Nn之該共用增益輸出為選擇性地經由各自的反饋阻抗RFBn
以反饋至該線驅動輸入(輸入)。如第2圖所示,每一輸出級210、220包括對一特定有線通訊技術量身定做之專用的反饋阻抗RFBn
。相對地,一或更多之該輸出級210、220也可分享一共用反饋阻抗(未揭示)。以前揭任一方式,該反饋阻抗RFBn
提供反饋該輸出訊號至該線驅動輸入之一機制。在一實施例中,該線驅動輸入是差動的且每一反向放大器Pn/Nn之該共用增益輸出係經由各自的反饋阻抗RFBn
選擇性耦合至該線驅動輸入之一差動輸入(例如:輸入-)。
每一反向放大器Pn/Nn之該共用增益輸出也經由各自的終端阻抗RTn
耦合至一共用輸出節點(輸出)。該前饋阻抗選擇性地將該線驅動輸入反饋至該共用輸出節點。如第2圖所示,每一輸出級210、220包括對一特定有線通訊技術量身定做之專用的前饋阻抗RFFn
。相對地,一或更多之該輸出級210、220也可分享一共用前饋阻抗(未揭示)。在一實施例中,各自的前饋阻抗RFFn
選擇性地將該共用輸出節點耦合至該線驅動輸入之其他差動輸入(例如:輸入+)。
該反饋及或前饋阻抗RFBn
、RFFn
導致該反向放大器Pn/Nn具有不能忽略的輸出阻抗。以此方式,該終端阻抗可以降低以減低功
率消耗且仍然可將該線驅動電路200之該全部輸出阻抗匹配至連接到該線驅動電路200之一傳輸線的阻抗(未揭示)。第n個輸出級之全部阻抗是關連於輸出級n
之該反向放大器和該終端阻抗之組合。級n
之該終端阻抗係為:RTn
=RLINE
×(1-fSI
) 方程式(1)其中,fSI
為相當於級n
之反饋和前饋阻抗比例的比例因子,且RLINE
為該傳輸線阻抗。因為通過該終端阻抗RTn
之壓降由該比例因子所降低,於是可以降低施用在該輸出級210、220上之供應電壓(VDD
)。
根據由該線驅動電路200所實施之該無線通訊技術,該輸出級選擇電路系統150將適當輸出級或級210、220耦合至該共用預輸出級110。根據於第2圖所示之實施例,該選擇電路系統150包括複數開關。第一組開關PFF1
/PFF2
控制前饋阻抗耦合至該線驅動輸入,而第二組開關PFB1
/PFB2
類似地控制反饋阻抗RFBn
耦合至該線驅動輸入,第三組開關控制PCP1
、NCP1
/PCP2
、NCP2
控制該輸出級210、220其中之一耦合至該共用級110而另一則否。特別是,開關PCPn
選擇性地將第n個輸出級之p型場效電晶體Pn耦合至一第一共用緩衝230。開關NCPn
將該相映之n型場效電晶體Nn耦合至一第二共用緩衝240。該共用緩衝230、240係由一共用放大器250所驅動。以此方式,當開關PCPn
和NCPn
關閉時,該n個輸出級係耦合至該共用緩衝230、240以及該共用放大器250。
第四組開關PDACT1
、NDACT1
/PDACT2
、NDACT2
對從該共用級100去耦合之每一輸出級210、220去活化。特別是,當該第n個輸出
級從該共用緩衝230、240和共用放大器250去耦合,開關PDACTn
選擇性地將該n個輸出級之p型場效電晶體Pn的閘級連接到該供應電壓。開關NDACTn
類似地藉由選擇性地將其閘級連接到接地以去活化該相應的n型場效電晶體Nn。該選擇電路系統開關PFF1
、PFF2
、PFB1
、PFB2
、PCP1
、NCP1
、PCP2
、NCP2
、PDACT1
、NDACT1
、PDACT2
以及NDACT2
是根據由該線驅動電路200所實施之該無線通訊技術所產生之一或更多訊號來活化。在一實施例中,該第一輸出級210藉著活化訊號(驅動該訊號至一邏輯零層)耦合至該共用級110。該第二級220藉由去活化訊號(驅動該訊號至一邏輯高層)而從該共用級110去耦合。相反地,該第二輸出級220可以藉由活化該訊號耦合至該共用級110,且該第一級210界由去活化該訊號而從該共用級110去耦合。以此方式,該線驅動電路200之操作可以藉由將適當輸出級或級210、220耦合至該共用級110而對一特定有線通訊技術達到最佳化。
第3圖表示可以包含在第1和2圖的線驅動電路100和200之一輸出級300的實施例。根據此實施例,該輸出級300對像是10BASE-T、100BASE-T、十億位元乙太網路、百億位元乙太網路
及/或千億位元乙太網路之乙太網路技術量身定做。該輸出級300包含一電壓模式線驅動器310以產生一與乙太網路相容之輸出訊號。一終端阻抗RTSI
將該線驅動輸出耦合至一變壓器330之初級繞組320。該變壓器330之次級繞阻340被耦合至一傳輸線350,該傳輸線350依序耦合至具有一終端阻抗RTRX
之乙太網路接收器360。該輸出級300之該終端阻抗RTSI
係少於該傳輸線阻抗而降低功率消耗。接著,該輸出級300之總輸出阻抗匹配於該傳輸線阻抗為相對佳以降低干擾。再者,該終端阻抗RTSI
之強度可以調整。改變該終端阻抗RTSI
之強度以修改施用在該初級繞組320之該電壓輸出擺幅之強度,致使該輸出級300可以適應不同乙太網路技術。
詳言之,該輸出級300包括反饋和前饋阻抗RFB
和RFF
。該反饋和前饋阻抗RFB
和RFF
導致該電壓模式線驅動器310具有一個不可忽略的輸出阻抗,致使該終端阻抗RTSI
為少於由前面方程式(1)所給之傳輸線阻抗(RLINE
)。同時,該終端阻抗RTSI
之強度係取決於該反饋和前饋阻抗RFB
和RFF
之強度。因此,藉由修改該反饋及/或前饋阻抗RFB
/RFF
可以支援不同的乙太網路技術。
更具體而言,一第一反饋阻抗元件RFBa
將該電壓模式線驅動器310之正輸出耦合至該線驅動器310之負輸入。一第二反饋阻抗元件RFBb
類似地將該線驅動器310之負輸出耦合至該線驅動器310之正輸入。輸入阻抗RIN
將該輸入訊號耦合至該線驅動輸入。一第一終端阻抗元件RTSIa
/2將該初級繞組320之一個輸入終端370耦合至該正線驅動輸入。一第二終端阻抗元件RTSIb
/2將該初級繞組
320之一第二輸入終端380耦合至該負線驅動輸入。該第一和第二終端阻抗元件RTSIa
/2和RTSIb
/2大約為1/2之該總終端阻抗RTSI
的強度。
該終端阻抗元件RTSIa
/2和RTSIb
/2感測由該電壓模式線驅動器310所輸出之電壓和電流。一第一前饋阻抗元件RFFa
將該負差動輸入訊號(輸入-)耦合至該初級繞組320之第二輸入終端380。一第二前饋阻抗元件RFFb
類似地將該正差動輸入訊號(輸入+)耦合至該初級繞組320之第一輸入終端370。該電壓模式線驅動器310之不可忽略輸出阻抗係根據該反饋和前饋阻抗RFB
和RFF
之強度而合成。該輸出級300之總輸出阻抗是該不可忽略線驅動輸出阻抗與該終端阻抗RTSI
之總和且大約匹配該傳輸線阻抗。該終端阻抗RTSI
之強度大約相當於該傳輸線阻抗(RLINE
)與該電壓模式線驅動器310之該不可忽略輸出阻抗之差,即是由方程式(1)之比例因子fSI
所表示。該阻抗RFB
、RFF
和RTSI
在第3圖中係顯示為不具電抗之電阻。然而,任何一個阻抗RFB
、RFF
和RTSI
可以具有實部)和虛部以取得頻率相關行為。
第4圖表示可以分別包含在第1和2圖中之該線驅動電路100和200之一輸出級400的另一實施例。根據此實施例,該輸出級400可以對乙太網路量身定做。該輸出級包括一電壓模式線驅動器410以分別產生一與乙太網路相同之輸出訊號以及反饋、前饋和終端阻抗RFB
、RFF
和RTSI
。該輸出級400也包括具有一出級繞組430和一次級繞組440之變壓器420。該次級繞組440可以連結到一傳輸線450以與具有終端阻抗RTRX
之一乙太網路接收器460進行通
訊。然而,根據此實施例,該終端阻抗RTSI
並未分成兩個元件。該終端阻抗RTSI
反而是耦合在該初級繞組430之兩個埠470、472之間。
特別是,一第一反饋阻抗元件RFBa
是耦合在該初級繞組430之一第一輸入終端480與一第一輸入阻抗元件RINa
之間。一第二反饋阻抗元件RFBb
是耦合在該初級繞組430之一第二輸入終端482與一第二輸入阻抗元件RINb
之間。該終端阻抗RTSI
是耦合在該初級繞組430之第一和第二分接點(tap point)470、472之間。一第一前饋阻抗元件RFFa
是耦合在該第一分接點470和該第一輸入阻抗元件RINa
之間,且一第二第一前饋阻抗元件RFFb
是耦合在該第二分接點472和該第二輸入阻抗元件RINb
之間。該終端阻抗RTSI
之強度仍然可以如前揭描述之修改以改變施用在該初級繞組430之該電壓輸出擺幅的強度,致使該輸出級400可以適應不同乙太網路技術。
關於須注意之變化與應用之上述範圍,其應可了解到本發明並非限制在前述描述或是限制在所附圖式。相反地,本發明僅限制在以下的申請專利範圍和其法律上之均等物。
100、200‧‧‧線驅動電路
110‧‧‧共用預輸入級
120‧‧‧輸出級1
130‧‧‧輸出級2
140‧‧‧輸出級n
150‧‧‧輸出級選擇電路系統
210、220、300‧‧‧輸出級
230、240‧‧‧共用緩衝
250‧‧‧共用放大器
310、410‧‧‧電壓模式線驅動器
320、430‧‧‧初級繞組
330、420‧‧‧變壓器
340、440‧‧‧次級繞組
350、450‧‧‧傳輸線
360、460‧‧‧乙太網路接收器
470、472‧‧‧埠
480、482‧‧‧輸入終端
第1圖為包括一或更多之共用預輸出級和複數可選擇輸出級之一種線驅動電路之一實施例的方塊圖。
第2圖為包括一或更多之共用預輸出級和複數可選擇輸出級之一種線驅動電路之另一實施例的方塊圖。
第3圖為一種與乙太網路相容之線驅動輸出級之一實施例的方
塊圖。
第4圖為一種與乙太網路相容之線驅動輸出級之另一實施例的方塊圖。
100‧‧‧線驅動電路
110‧‧‧共用預輸入級
120‧‧‧輸出級1
130‧‧‧輸出級2
140‧‧‧輸出級n
150‧‧‧輸出級選擇電路系統
Claims (23)
- 一種線驅動電路,包含:複數輸出級,每一輸出級可用於產生一輸出訊號;一或更多之預輸出級,可用於執行一或更多共用功能;以及電路系統,其根據由該線驅動電路所實施之一有線通訊技術而可用於將該輸出級的其中之一或更多選擇性地耦合至該一或更多之預輸出級。
- 如申請專利範圍第1項之線驅動電路,其中該電路系統可用於將非耦合至該一或更多之預輸出級之該輸出級的至少其中之一選擇性地去耦合。
- 如申請專利範圍第1項之線驅動電路,其中該電路系統包含:第一組開關,其根據由該線驅動電路所實施之該有線通訊技術而可用於將該輸出級的不同者選擇性地耦合和去耦合至該至少一或更多之預輸出級;以及第二組開關,可用於撤銷從該一或更多之預輸出級中去耦合之每一輸出級。
- 如申請專利範圍第1項之線驅動電路,其中該一或更多之預輸出級包含可用於對耦合至該一或更多之預輸出級之每一輸出級加偏壓的偏壓電路系統。
- 如申請專利範圍第4項之線驅動電路,其中由該偏壓電路系統所提供之偏壓量根據耦合至該一或更多之預輸出級之輸出級的數量與效能需求為可程式化的。
- 如申請專利範圍第1項之線驅動電路,其中該電路系統可用於 將該輸出級的其中之一或更多耦合至該一或更多之預輸出級以及根據由該線驅動電路所提供之固線資訊以將該等輸出級中的剩餘者從該一或更多之預輸出級去耦合。
- 如申請專利範圍第1項之線驅動電路,其中該電路系統可用於改變具有該一或更多之預輸出級之該等輸出級的一耦合配置,以響應於由該線驅動電路所實施之該有線通訊技術的改變。
- 如申請專利範圍第1項之線驅動電路,其中該電路系統可用於選擇該一或更多輸出級,以用於產生一輸出訊號,該輸出訊號滿足關聯於由該線驅動電路所實施之該有線通訊技術之電壓和電流狀況。
- 如申請專利範圍第1項之線驅動電路,其中該複數輸出級當耦合至該一或更多之預輸出級時可操作為符合10BASE-T乙太網路、100BASE-T乙太網路、十億位元乙太網路、百億位元乙太網路以及千億位元乙太網路其中至少兩個不同者之訊號需求。
- 如申請專利範圍第1項之線驅動電路,其中該等輸出級的其中之一或更多當耦合至該一或更多之預輸出級時可操作為符合xDSL技術之訊號需求,且其中該等輸出級的其中之一或更多不同者當耦合至該一或更多之預輸出級時可操作為符合E載波技術或是T載波技術之訊號需求。
- 如申請專利範圍第1項之線驅動電路,其中該等輸出級的至少其中之一包含:一電壓模式線驅動器,具有一輸入、一輸出以及一輸出 阻抗;一反饋阻抗,耦合於該電壓模式線驅動器之該輸出和該輸入之間;一前饋阻抗,耦合於該電壓模式線驅動器之該輸入和該輸出之間;一終端阻抗,耦合於該電壓模式線驅動器之該輸出和一傳輸線之間且可用於感測由該電壓模式線驅動器所輸出之電流和電壓;其中該電壓模式線驅動器的該輸出阻抗係基於該反饋和前饋阻抗所合成;其中該輸出級之總和輸出阻抗相當於該電壓模式線驅動器之該輸出阻抗和該終端阻抗之總和;以及其中該終端阻抗之強度大約相當於該傳輸線阻抗和該電壓模式線驅動器之該輸出阻抗之差。
- 一種線驅動電路操作方法,包含:提供一或更多之預輸出級和複數輸出級,當該一或更多複數輸出級耦合至該一或更多之預輸出級時,每一輸出級可用於產生相應於一有線通訊技術的一輸出回應,該一或更多之預輸出級可用於執行共同於該複數輸出級之一或更多功能;根據該有線通訊技術將該等輸出級的其中之一或更多選擇性地耦合至該一或更多之預輸出級;以及從該一或更多之預輸出級中去耦合該等輸出級的剩餘者。
- 如申請專利範圍第12項之線驅動電路操作方法,其中,將一或更多之該等輸出級的其中之一或更多耦合至該一或更多之預輸出級包含根據該有線通訊技術將一或更多反向放大器選擇性地耦合至該一或更多之預輸出級。
- 如申請專利範圍第13項之線驅動電路操作方法,其中,從該一或更多之預輸出級中去耦合該等輸出級的剩餘者包含將一接地電位施用於一n-FET電晶體以及將一電壓電位施用在一p-FET電晶體,該p-FET電晶體包含在從該一或更多之預輸出級去耦合之每一反向放大器中。
- 如申請專利範圍第12項之線驅動電路操作方法,更包含根據耦合至該一或更多之預輸出級之該輸出級的數量以將提供到耦合至該一或更多之預輸出級之每一輸出級之一偏壓總量程式化。
- 如申請專利範圍第12項之線驅動電路操作方法,更包含改變具有該一或更多之預輸出級之該等輸出級的一耦合配置,以響應一不同之有線通訊技術。
- 如申請專利範圍第16項之線驅動電路操作方法,其中,改變具有該一或更多之預輸出級之該等輸出級的該耦合配置包含響應該有線通訊技術從一乙太網路技術改變為另一乙太網路技術而改變該耦合配置。
- 如申請專利範圍第16項之線驅動電路操作方法,其中,改變具有該一或更多之預輸出級之該輸出級的該耦合配置包含響應該有線通訊技術從數位用戶迴路改變為E載波技術或T載波 技術或是從該E載波技術或該T載波技術改變為該數位用戶迴路而改變該耦合配置。
- 如申請專利範圍第1項之線驅動電路,其中該等複數輸出級其中之一包含一乙太網路線驅動電路,且該乙太網路線驅動電路包含:一電壓模式線驅動器,具有一輸入、一輸出以及一輸出阻抗;一變壓器,具有耦合至該電壓模式線驅動器的該輸出之一初級繞組以及可用於驅動一傳輸線之一次級繞組;一反饋阻抗,耦合於該電壓模式線驅動器之該輸出和該輸入之間;一前饋阻抗,耦合於該電壓模式線驅動器之該輸入和該變壓器之該初級繞組之間;一終端阻抗,耦合至該變壓器之該初級繞組且可用於感測由該電壓模式線驅動器所輸出之電流與電壓;其中該電壓模式線驅動器之該輸出阻抗根據該反饋和前饋阻抗所合成;其中該乙太網路線驅動電路之總和輸出阻抗相當於該電壓模式線驅動器之該輸出阻抗和該終端阻抗之總和;以及其中該終端阻抗之強度大約相當於該傳輸線阻抗和該電壓模式線驅動器之該輸出阻抗之差。
- 如申請專利範圍第19項之線驅動電路,其中該終端阻抗耦合於該反饋阻抗與該變壓器之該初級繞組之間。
- 如申請專利範圍第19項之線驅動電路,其中該終端阻抗耦合於該前饋阻抗與該變壓器之該初級繞組之間。
- 如申請專利範圍第21項之線驅動電路,其中該反饋阻抗之一第一元件耦合於該初級繞組之一第一輸入終端與一第一輸入阻抗元件之間,該反饋阻抗之一第二元件耦合於該初級繞組之一第二輸入終端與一第二輸入阻抗元件之間,該終端阻抗耦合於該初級繞組之第一和第二分接點之間,該前饋阻抗之一第一元件耦合於該第一分接點與該第一輸入阻抗元件之間,以及該前饋阻抗之一第二元件耦合於該第二分接點與該第二輸入阻抗元件之間。
- 如申請專利範圍第1項之線驅動電路,其中該一或更多之預輸出級包含一第一共用緩衝及一第二共用緩衝,且該第一共用緩衝及該第二共用緩衝由一共同放大器所驅動。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098113203A TWI462477B (zh) | 2009-04-21 | 2009-04-21 | 線驅動器方法及裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098113203A TWI462477B (zh) | 2009-04-21 | 2009-04-21 | 線驅動器方法及裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201039586A TW201039586A (en) | 2010-11-01 |
TWI462477B true TWI462477B (zh) | 2014-11-21 |
Family
ID=44995575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098113203A TWI462477B (zh) | 2009-04-21 | 2009-04-21 | 線驅動器方法及裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI462477B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1168740A2 (en) * | 2000-06-20 | 2002-01-02 | STMicroelectronics, Inc. | Line driver with adaptive impedance |
US6583659B1 (en) * | 2002-02-08 | 2003-06-24 | Pericom Semiconductor Corp. | Reduced clock-skew in a multi-output clock driver by selective shorting together of clock pre-outputs |
US6762625B1 (en) * | 2002-11-25 | 2004-07-13 | National Semiconductor Corporation | Programmable differential current mode line driver with multiple classes of circuit operation |
US20040150434A1 (en) * | 2003-01-20 | 2004-08-05 | Realtek Semiconductor Corp. | Low voltage differential signaling driving apparatus |
US20040257127A1 (en) * | 2003-06-17 | 2004-12-23 | Alexander Levin | Output signal control from a dac-driven amplifier-based driver |
US20050057274A1 (en) * | 2003-09-11 | 2005-03-17 | Xilinx, Inc. | Tx line driver with common mode idle state and selectable slew rates |
US6919742B1 (en) * | 1999-10-18 | 2005-07-19 | Analog Devices, Inc. | Fast ethernet and ethernet driver |
US6970515B1 (en) * | 2001-06-08 | 2005-11-29 | Lsi Logic Corporation | Line driver for asymmetric digital subscriber line system |
US20060050036A1 (en) * | 2004-09-09 | 2006-03-09 | Nec Electronics Corporation | Grayscale voltage generating circuit and method |
-
2009
- 2009-04-21 TW TW098113203A patent/TWI462477B/zh active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6919742B1 (en) * | 1999-10-18 | 2005-07-19 | Analog Devices, Inc. | Fast ethernet and ethernet driver |
EP1168740A2 (en) * | 2000-06-20 | 2002-01-02 | STMicroelectronics, Inc. | Line driver with adaptive impedance |
US6970515B1 (en) * | 2001-06-08 | 2005-11-29 | Lsi Logic Corporation | Line driver for asymmetric digital subscriber line system |
US6583659B1 (en) * | 2002-02-08 | 2003-06-24 | Pericom Semiconductor Corp. | Reduced clock-skew in a multi-output clock driver by selective shorting together of clock pre-outputs |
US6762625B1 (en) * | 2002-11-25 | 2004-07-13 | National Semiconductor Corporation | Programmable differential current mode line driver with multiple classes of circuit operation |
US20040150434A1 (en) * | 2003-01-20 | 2004-08-05 | Realtek Semiconductor Corp. | Low voltage differential signaling driving apparatus |
US20040257127A1 (en) * | 2003-06-17 | 2004-12-23 | Alexander Levin | Output signal control from a dac-driven amplifier-based driver |
US20050057274A1 (en) * | 2003-09-11 | 2005-03-17 | Xilinx, Inc. | Tx line driver with common mode idle state and selectable slew rates |
US20060050036A1 (en) * | 2004-09-09 | 2006-03-09 | Nec Electronics Corporation | Grayscale voltage generating circuit and method |
Also Published As
Publication number | Publication date |
---|---|
TW201039586A (en) | 2010-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10033412B2 (en) | Impedance and swing control for voltage-mode driver | |
EP0322447B1 (en) | Cmos input buffer receiver circuit | |
US8228096B2 (en) | Circuit and method for current-mode output driver with pre-emphasis | |
US6342800B1 (en) | Charge compensation control circuit and method for use with output driver | |
US7696793B2 (en) | Driver circuit and method for differential signaling with improved signal level control | |
US8896351B2 (en) | Line driver method and apparatus | |
US7391825B2 (en) | Comparator circuit having reduced pulse width distortion | |
US8587339B2 (en) | Multi-mode driver with multiple transmitter types and method therefor | |
US20050057275A1 (en) | Adaptive impedance output driver circuit | |
AU729263B2 (en) | Universal receiver device | |
US7508236B2 (en) | Line driver device | |
WO2020061077A1 (en) | Ethernet line drive | |
US6417708B1 (en) | Resistively-loaded current-mode output buffer with slew rate control | |
US7479805B1 (en) | Programmable differential signaling system | |
TWI462477B (zh) | 線驅動器方法及裝置 | |
US9280162B2 (en) | Method and apparatus for minimizing within-die variations in performance parameters of a processor | |
US8289046B2 (en) | Switchable passive termination circuits | |
US20080084113A1 (en) | Signal transmission circuit | |
Suzuki et al. | A 24-Gb/s source-series terminated driver with inductor peaking in 28-nm CMOS | |
US7148726B2 (en) | Digital signal buffer circuit | |
EP1122923A2 (en) | Line driver with transformer coupling and impedance control | |
US20230064147A1 (en) | Buffer circuit capable of adjusting a gain, receiving circuit and semiconductor apparatus including the same | |
WO2021220680A1 (ja) | 半導体装置 | |
JP2024044006A (ja) | 信号伝送装置 | |
US20050179467A1 (en) | Method and circuit for increased noise immunity for clocking signals in high speed digital systems |